东南大学可变步长计数器
- 格式:doc
- 大小:249.00 KB
- 文档页数:5
自主研学的电工电子实践课程建设摘要:在国家级实验教学示范中心建设中,东南大学电工电子实验中心以电工电子实践课程改革为突破口,设计了“强化项目背景工程性、强化知识应用综合性、强化实现方法多样性、强化实践过程探索性”的一系列实验项目,构建了具有“多知识点融合、跨理论课程知识融合、已有知识与拓展知识融合、课内实验与课外研学融合”特色的电工电子实践课程。
通过案例分析、任务要求、考核规则及研学方法引导,使学生在自主选择任务要求、自主设计方案进程、自主构建实验平台、自主展示实践成果的实践进程中形成“创新意识思维、自主学习研究、项目组织规划、知识综合运用、研究探索发现、工程设计实践”的综合能力与科研素质。
关键词:课程体系;实践模式;实践环境;师资队伍;创新能力一、电工电子实践课程改革背景2000年以前,高校电工电子实验教学常常是理论课的附属。
新世纪以来,各高校纷纷独立开设了“电路实验”、“模拟电子线路实验”、“数字逻辑电路实验”等多门自成体系的实验课程。
电工电子实践课程与电路、模拟电子线路、数字逻辑电路、EDA、在系统编程技术等电工电子基础课程相配合,是工科电类专业及部分非电专业的核心基础实验课程(见图1),也是我校电工电子实验中心教学工作的主体。
随着对学生自主研学、创新设计、工程实践能力与素养要求的提高,这种电工电子基础实验教学课程体系内容、教学进程模式的不足之处越来越凸显:一是实验课程相对于理论课程独立设置,课程间知识结构壁垒制约了跨课程知识体系的综合性实验项目的开设,而现实工程实践中是很难划清知识体系的界限的。
二是受实验教学验证理论知识为主的传统影响,实验项目大都围绕知识点主观设置,实验习题化严重,解决方法单一,缺乏分析研究的空间。
学生遇到实际工程问题仍然束手无策。
三是实验教学中教师直接传授知识有余,对问题的分析过程与解决方法引导不足。
四是实验课程大都是2~3学时的相互孤立的项目,任务要求统一有余,对知识的深度与广度要求层次少有梯度,因材施教不足,实验没有深入与升华的时空条件。
实验九_步长可变的加减计数器实验九步长可变的加减计数器⼀、实验⽬的1.掌握加减法计数器以及特殊功能计数器的的设计原理。
2⽤VHDL语⾔设计多功能计数器。
⼆、实验原理计数分同步计数器和异步计数器,如果按⼯作原理和使⽤情况来分那就更多了。
1.加减⼯作原理加减计数也称为可逆计数,就是根据计数控制信号的不同,在时钟脉冲的作⽤下,计数器可以进⾏加1计数操作或者减1计数操作。
2.变步长⼯作原理如步长为3的加法计数器,计数状态变化为0、3、6、9、12……,步长值由输⼊端控制。
在加法计数时,当计数值达到或超过99时,在计数器下⼀个时钟脉冲过后,计数器清零;在减法计数时,当计数值达到或⼩于0时,在计数器下⼀个时钟脉冲过后,计数器也清零。
三、实验内容1 设计的计数步长可在0~79之间变化2 通过仿真或观察波形图验证设计的正确性。
3 编译下载验证结果。
四、设计提⽰1.注意IF语句的嵌套。
2.注意加减计数状态的变化,计数值由9变0(加法)及由0变9(减法)各位的变化。
由于计数器为⼗进制计数器,还应考虑进位或借位后进⾏加6及减6校正。
五、实验报告要求1.写出多模加减计数器的VHDL源程序。
2.叙述多模加减计数器的⼯作原理。
SF = ‘1’加标志,SF=’0’减标志3.画出计数器⼯作波形图.LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CHANGABLE ISPORT(CLK,RESET,SF:IN STD_LOGIC;SIZE:IN STD_LOGIC_VECTOR(6 DOWNTO 0);DO:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END ENTITY CHANGABLE;ARCHITECTURE C_SIZE OF CHANGABLE ISSIGNAL C_COUNT: STD_LOGIC_VECTOR(6 DOWNTO 0); BEGIN PROCESS(CLK,RESET,SF,SIZE)V ARIABLE TP:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGINIF(RESET = '1')THENC_COUNT<=(OTHERS=>'0');ELSIF(CLK'EVENT AND CLK = '1')THENIF(SF='1')THENTP:=C_COUNT+SIZE;IF(TP>79)THENC_COUNT<=(OTHERS=>'0');ELSEC_COUNT<=C_COUNT+SIZE;END IF;ELSEIF(TP < SIZE)THENC_COUNT<=(OTHERS=>'0');ELSEC_COUNT<=C_COUNT-SIZE;END IF;END IF;END IF;DO<=C_COUNT;END PROCESS;END ARCHITECTURE C_SIZE;。
东南大学生物科学与医学工程学院虚拟仪器实验报告第二次实验实验名称:程序结构专业:生物医学工程姓名:学号:同组人员:学号:实验室: 综合楼716实验时间:10月14日评定成绩:审阅教师:一、计算n的阶乘 (3)1实验题目 (3)2实验目的 (3)3实验内容 (3)4设计方案选择、方案的优缺点。
(3)5软件设计: (3)6调试: (6)7测试结果和分析。
(6)8使用说明: (7)9结束语、总结、心得体会。
(7)二、实现加减乘除的计算器 (7)1实验题目 (7)2实验目的 (7)3实验内容 (7)4设计方案选择、方案的优缺点。
(7)5软件设计: (8)6调试: (9)7测试结果和分析 (10)8使用说明: (10)9结束语、总结、心得体会。
(10)一、计算n的阶乘1实验题目完成计算n的阶乘2实验目的①前面板数字控制器可随意输入n的值,并能显示结果(注:0!=1)。
②For循环中重复时间不少于100ms(即程序每100ms循环一次)。
3实验内容⑴学习while、For循环的使用方法。
⑵学习移位寄存器的概念,学习移位寄存器的使用。
⑶学习使用Case结构,学习添加和删除分支。
4设计方案选择、方案的优缺点。
计算n的阶乘的计算器方案选择:利用循环语句,进行数字n的阶乘运算,利用移位寄存器实现数据的传送完成数字连乘。
利用时间计时器的差值得出程序运行所用时间。
能够简洁明了的实现计算n的阶乘的功能,数据正确。
5软件设计:虚拟仪器设计步骤详细介绍。
(1)程序前面板设计:数值输入控件:名称:输入n 属性:双精度(DBL)用途:面向用户,手动输入n值数值显示控件:名称:n!的值属性:双精度(DBL)用途:显示n!运算结果名称:运行时间(ms)属性:双精度(DBL)用途:显示程序运行时间面板的布局:。
(2)框图程序设计:程序流程图:源程序:6调试:调试步骤:使用高亮执行该段程序,观察数据流的动向。
调试中问题:一开始使用整型,对于较小数值,结算结果正确,但对于较大的数值计算结果错误。
实验六步长可变的加减计数器
一、实验目的
1、掌握加减法计数器以及特殊功能计数器的设计原理;
2、用HDL语言设计多功能计数器。
二、硬件需求
EDA/SOPC实验箱一台。
三、实验原理
计数器的步长是指计数器每次的改变量。
在很多应用场合,都希望计数器的步长可变。
所谓步长可变,也就是计数器的步长是一个不定值,具体是多少是要靠外部干预的,比如外部给定其步长为5,那么该计数器每次要么增加5,要么减少5,也就是说计数器每次的改变量是5。
这种步长可变的计数器才具有一定的实际意义,比如在直接数字频率合成DDFS 中的地址累加器就是一个步长可变的递增计数器。
四、实验内容
本实验要完成的任务就是设计一个8位的计数器,步长的改变量要求从0~15,实验中用拨挡开关模块的SW1A~SW4A来作为步长改变量的输入,用按键F1来控制计数器的增减,具体要求为:当F1输入为高时,计数器为步长可变的加计数器;当F1输入为低时,计数器为步长可变的减计数器。
计数器输出的Q值用七段数码管模块来表示。
实验中计数器的时钟频率为了便于眼睛观察,同上个实验一样用1Hz的时钟。
五、实验步骤
(1)实现程序
本实验采用顶层设计
元件例化
(2)仿真波形图
从仿真波形图可以看出,LED输出波形持续变化,以设定的步长,增减计数,产生相应的七位译码值。
(3)实际结果。
一、实验目的1. 理解数字电路的基本组成和基本原理。
2. 掌握常用数字电路的分析和设计方法。
3. 提高动手实践能力,加深对数字电路理论知识的理解。
二、实验内容本次实验主要包含以下内容:1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验:通过实验了解数字电路的基本组成和基本原理,包括逻辑门、编码器、译码器等。
2. 组合逻辑电路实验:通过实验掌握组合逻辑电路的分析和设计方法,包括加法器、编码器、译码器、数据选择器等。
3. 时序逻辑电路实验:通过实验掌握时序逻辑电路的分析和设计方法,包括触发器、计数器、寄存器等。
五、实验步骤1. 数字电路基础实验- 连接实验箱,检查电路连接是否正确。
- 按照实验指导书的要求,进行逻辑门、编码器、译码器等电路的实验。
- 观察实验结果,分析实验现象,并记录实验数据。
2. 组合逻辑电路实验- 连接实验箱,检查电路连接是否正确。
- 按照实验指导书的要求,进行加法器、编码器、译码器、数据选择器等电路的实验。
- 观察实验结果,分析实验现象,并记录实验数据。
3. 时序逻辑电路实验- 连接实验箱,检查电路连接是否正确。
- 按照实验指导书的要求,进行触发器、计数器、寄存器等电路的实验。
- 观察实验结果,分析实验现象,并记录实验数据。
六、实验结果与分析1. 数字电路基础实验- 通过实验,验证了逻辑门、编码器、译码器等电路的基本原理和功能。
- 实验结果符合理论预期,验证了数字电路的基本组成和基本原理。
2. 组合逻辑电路实验- 通过实验,掌握了组合逻辑电路的分析和设计方法。
- 实验结果符合理论预期,验证了组合逻辑电路的基本原理。
3. 时序逻辑电路实验- 通过实验,掌握了时序逻辑电路的分析和设计方法。
- 实验结果符合理论预期,验证了时序逻辑电路的基本原理。
东南大学《微机实验及课程设计》实验报告实验五8253 计数器/定时器实验六8255 并行输入输出姓名:学号:08011专业:自动化实验室:计算机硬件技术实验时间:2012年04月27日报告时间:2013年05月15日评定成绩:审阅教师:一. 实验目的实验五:1)掌握计数器/定时器8253 的基本工作原理和编程应用方法;2)了解掌握8253 的计数器/定时器典型应用方法实验六:1)掌握8255方式0的工作原理及使用方法,利用直接输入输出进行控制显示;2)掌握8段数码管的动态刷新显示控制;3)分析掌握8255工作方式1时的使用及编程,进一步掌握中断处理程序的编写。
二. 实验内容实验五:必做:5-1 将计数器0设置为方式0,计数初值为N(小于等于0FH),用手动的方式逐个输入单脉冲,编程使计数值在屏幕上显示,并同时用逻辑笔观察OUT0电平变化。
(参考程序p63)5-2 将计数器0、1分别设置在方式3,计数初值设为1000,用逻辑笔观察OUT0电平的变化。
(参考程序p64)实验六:(1)8255方式 0:简单输入输出实验电路如图一,8255C口输入接逻辑电平开关K0~K7,编程A口输出接 LED显示电路L0~L7;用指令从 C口输入数据,再从A口输出。
图一 8255简单输入输出(2)编程将A口 L0-L7控制成流水灯,流水间隔时间由软件产生;流水方向由K0键在线控制,随时可切换;流水间隔时间也可由K4~K7键编码控制,如 0000对应停止,0001对应 1秒,1111对应 15秒,大键盘输入 ESC键退出。
(3)8段数码管静态显示:按图二连接好电路,将 8255的 A口PA0~PA6分别与七段数码管的段码驱动输入端a~g相连,位码驱动输入端 S1接+5V(选中),S0、dp接地(关闭)。
编程从键盘输入一位十进制数字(0~9),在七段数码管上显示出来。
图二单管静态显示(4) 8段数码管动态显示:按图三连接好电路,七段数码管段码连接不变,位码驱动输入端S1、S0 接8255 C口的PC1、PC0。
东南大学电工电子实验中心实验报告课程名称:电路与电子线路实验1第 2 次实验实验名称:可变步长计数器的设计院(系):专业:姓名:学号:实验室: 实验组别:同组人员:实验时间:年月日评定成绩:审阅教师:一、实验内容要求1.可变步长计数器的设计内容:实现N步长计数器●实现1/N步长计数器●N为四位二进制数,可现场设置要求:●在Multisim软件平台上设计实验电路●运行并检验实验结果二、实现方案1.N步长计数器设计方案(1)使用1个全加器和4个D触发器实现N步长加减计数器。
4个D触发器用来存储表示运算结果的4位二进制数,其D输入端分别接全加器的运算结果输出端SUM_1, SUM_2, SUM_3, SUM_4,时钟信号端CP接控制开关A。
控制开关A闭合一次,相当于加一次脉冲信号。
全加器的其中一个4位二进制数输入端A1, A2, A3, A4分别接4个D触发器的输出端Q,另一个4位二进制输入端B1, B2, B3, B4则分别接控制开关B,C,D,E。
这四个开关用于控制步长,每个开关代表着4位二进制数的一位。
设置好步长N后(通过设置控制开关B,C,D,E的闭合与断开实现),每闭合一次控制开关A,全加器将前一次的运算结果+N(二进制加法)后送到4个D触发器,因此4个D触发器的输出结果为前一次结果+N(二进制加法),从而实现了N步长加法计数器。
N步长减法计数器只需在设置步长N时取N的补码即可实现。
(2)使用1个全加器,1个二输入与门,1个二输入与非门,2个74LS47和2个七段数码管实现结果的十进制表示。
运算结果的量程为15,一个数码管用于显示结果的十位数,另一个数码管用于显示结果的个位数。
上述4个D触发器的结果Q输出到全加器的一个4位二进制数输入端,全加器的另一个4位二进制数输入端则或者输入0000,或者输入0110,具体输入哪一个要看与门输出的结果。
全加器的4个输出端接到74LS47上,该74LS47再接到显示个位数的数码管。
数字电路与系统第四次实验
04016636 项剑涛
实验1:
右移功能实验。
设计一个能够直观观察集成移位寄存器74HC194右移功能的电路,通过发光二极管的显示,展示“1000”序列右移的过程。
1.实验原理
74194芯片
2.实验电路图
3.电路实物图
4.实验验证
实验二:
广告流水灯。
用时序器件、组合器件和门电路设计一个广告流水灯,该流水灯由8个LED 组成,工作时始终为1暗7亮,且这一个暗灯循环右移。
1)写出设计过程,画出设计的逻辑电路图,按图搭接电路; 2)验证实验电路的功能;
3)将1秒连续脉冲信号加到系统时钟端,观察并记录时钟脉冲CP 、触发器的输出端Q 2、Q 1、Q 0的波形。
逻辑假设:设D 触发器的每个状态依次(地位到高位)为Q 0n , Q 1n , Q 2n。
输出依次为C=Q 2n ,B=Q 1n ,A=Q 0n 。
1
2、卡诺图
)(01)(1)
(0(1)()1n n n Q Q Q Q
Q n n +=+
C =Q 2n ,B =Q 1n ,A=Q 0n
3、电路原理图连接说明,通过异步时序,使得三个触发器得到的输出可以构成三位二进制的形式,达到计数的形式000-111,对应到74138的C 、B 、A ,对应到每一个138的输出,并输出到8个灯上。
Q 1n Q 0n
4、电路原理图CP
5、硬件连接图
CP
6.实物图
7.实验验证
8.波形图。
东南大学电工电子实验中心
实验报告
课程名称:电路与电子线路实验I
第 3 次实验
实验名称:可变步长计数器的设计
院(系):吴健雄专业:信息
姓名:学号:
实验室: 502 实验组别: 6
同组人员:实验时间:年月日评定成绩:审阅教师:
一、实验内容要求
1.可变步长计数器的设计 内容:
● 实现N 步长计数器 ● 实现1/N 步长计数器
● N 为四位二进制数,可现场设置
要求:
● 在Multisim 软件平台上设计实验电路 ● 运行并检验实验结果
二、 实现方案
整个实验的实现方案的框架如图:
在此基本呢框架上添加量程设置,加减,N 与1/N 步长的具体方案。
三、 电路设计
首先,将电路分为两个模块搭建,分别为可变量程可逆计数的功能模块与可变步长的模块。
可逆功能可以通过用74LS160再加非门实现,也可直接用74LS190或74LS192(可加减十进制计数器)来实现。
本实验将利用74LS190来实现,并通过逻辑门对计数器进行置数与清零的控制,74LS190引脚图如下图所示:
可变量程功能可以通过利用计数器输出数通过逻辑门的判断将结果输入到置数端,与到达最大值时传送信息到到清零端。
可变步长功能可以用74LS283(全加器)与D触发器控制开关来实现,74LS283引脚图如下所示:
四、电路分析仿真
可变量程加减计数模块
N步长计数器
以上模拟电路可以通过控制不同开关,改变步长,步长可以由1-15变化,当计数为16时灯灭。
五、实验总结
1、本实验让我进一步了解了74LS190计数器的基本原理。
基本掌握集成计数器芯片74LS190工作原理及应用。
2、在设计可变量程功能时最开始找不到方法。
经过自己的努力和尝试,渐
渐地思路清晰起来,经过多次尝试,实现了设计的要求。
3、在设计可变步长计数过程中,不知道用什么芯片去实现,而且在可变量程模块基础上难以添加此功能,于是只能另外设计一个模块,然后查阅了资料,并进一步了解了一些常用芯片的功能才完成最后的设计。
4、在设计电路过程中,与同学间的交流很重要,大家可能会有通性的问题,与他们讨论后会给人很大的启发和灵感。