实验一基本门电路的逻辑功能测试一、实验目的1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。
2、了解测试的方法与测试的原理。
二、实验原理实验中用到的基本门电路的符号为：在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电平显示单元显示其逻辑功能。
三、实验设备与器件1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
3、相应74LS系列芯片若干。
四、实验内容测试TTL门电路的逻辑功能：a）测试74LS08（与门）的逻辑功能。
b）测试74LS32（或门）的逻辑功能。
c）测试74LS04（非门）的逻辑功能。
d）测试74LS00（与非门）的逻辑功能。
e）测试74LS02（或非门）的逻辑功能。
f）测试74LS86（异或门）的逻辑功能。
五、实验步骤1、按照芯片的管脚分布图接线（注意高低电平的输入和高低电平的显示）。
2、测试各个芯片的逻辑功能六、实验报告要求1.画好各门电路的真值表表格，将实验结果填写到表中。
2.根据实验结果，写出各逻辑门的逻辑表达式，并判断逻辑门的好坏。
实验二编码器及其应用一、实验目的1.掌握一种门电路组成编码器的方法。
2.掌握8 -3线优先编码器74LS148，10 -4线优先编码器74LS147的功能。
二、实验原理1、8-3线优先编码器74LS148编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见表6-2，它的逻辑图见图6-2。
它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端3、10-4线优先编码器74LS14774LS147逻辑图三、实验设备与器材1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
3、芯片74LS148，74LS20各一片。
四、实验内容及实验步骤1、8-3线优先编码器74LS148将数字逻辑电路实验箱扩展板插在实验箱相应位置，并固定好，找一个16PIN的插座插上芯片74LS148，并在16PIN插座的第8脚接上实验箱的地（GND），第16脚接上电源（VCC）。
八个输入端I0～I7接拨位开关（逻辑电平输出），输出端接发光二极管进行显示（逻辑电平显示）。
2、10-4线优先编码器74LS147测试方法与74LS148类似，只是输入与输出脚的个数不同，功能引脚不同。
五、实验预习要求1、预习编码器的原理。
2、熟悉所用集电路的引脚功能。
3、画好实验所用的表格。
六、实验报告要求说明74LS148的输入信号EI和输出信号GS、EO的作用。
实验三译码器及其应用一、实验目的掌握3 -8线译码器、4 -10线译码器的逻辑功能和使用方法。
二、实验原理1、3-8线译码器74LS138它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0~Y7。
另外它还有三个使能输入端E1、E2、E3。
它的引脚排列见图7-2，功能表见表7-1。
图7-2 74LS138的引脚排列图输入输出E3E1E2 C B A Y0Y1Y2Y3Y4Y5Y6Y7×H ××××H H H H H H H H××H ×××H H H H H H H HL ×××××H H H H H H H HH L L L L L L H H H H H H HH L L L L H H L H H H H H HH L L L H L H H L H H H H HH L L L H H H H H L H H H HH L L H L L H H H H L H H HH L L H L H H H H H H L H HH L L H H L H H H H H H L HH L L H H H H H H H H H H L2、4-10线译码器74LS42它的引脚排列见图7-3，功能表见表7-2。
图7-3 74LS42的引脚排列图二、实验设备与器材1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
3、数字万用表、双踪示波器。
4、芯片74LS138、74LS42各一片。
四、实验内容及实验步骤1.74LS138译码器逻辑功能测试将数字逻辑电路实验箱扩展板插在实验箱相应位置，并固定好，找一个16PIN的插座插上芯片74LS138，并在16PIN插座的第8脚接上实验箱的地（GND），第16脚接上电源（VCC）。
将74LS138的输出端Y0~Y7分别接到8个发光二极管上（实验箱主电路板的逻辑电平显示单元），逐次拨动对应的拨位开关（实验箱主电路板的逻辑电平输出单元），根据发光二极管显示的变化，测试74LS138的逻辑功能。
2.74LS42译码器逻辑功能测试测试方法与74LS138类似，只是输入与输出脚的个数不同，功能引脚不同。
五、实验预习要求1. 复习有关译码器的原理。
2. 根据实验任务，画出所需的实验线路及记录表格。
六、实验报告要求1. 画出实验线路，把观察到的波形画在坐标上，并标上相应的地址码。
2. 对实验结果进行分析、讨论。
实验四组合逻辑电路的设计与测试一、实验目的1.掌握组合逻辑电路的分析与设计方法。
2.加深对基本门电路使用的理解。
二、实验原理用“与非门”设计一个表决电路。
当四个输入端中有三个或四个“1”时，输出端才为“1”。
设计步骤：D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1表11-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式：Z+++=ABCBCDABDCDA⋅=ABC⋅⋅BCDABCACD最后，画出用“与非门”构成的逻辑电路如图11-1所示：图11-1 表决电路原理图输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。
三、实验设备与器材1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
3、数字万用表。
4、芯片74LS10、74LS20。
四、实验内容实验步骤完成表决电路的设计。
五、实验预习要求1.复习各种基本门电路的使用方法。
2.实验前，画好实验用的电路图和表格。
六、实验报告要求1.将实验结果填入自制的表格中，验证设计是否正确。
2.总结组合逻辑电路的分析与设计方法。
实验五 触发器及其应用一、实验目的1. 掌握基本RS 、JK 、T 和D 触发器的逻辑功能。
2. 掌握集成触发器的功能和使用方法。
3. 熟悉触发器之间相互转换的方法。
二、实验原理触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。
触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。
三、实验设备与器材1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
3、芯片74LS00、74LS04、74LS10、74LS74、74LS112四、实验内容及实验步骤1、测试基本RS 触发器的逻辑功能按图13-1，用两个与非门组成基本RS 触发器，输入端S 、R 接逻辑电平输出插孔（拨位开关输出端），输出端Q 和Q 接逻辑电平显示输入插孔（发光二极管输入端），测试它的逻辑功能并画出真值表将实验结果填入表内。
将两个与非门换成两个或非门，要求同上，测试它的逻辑功能并画出真值表将实验结果填入表内。
2、测试JK 触发器74LS112的逻辑功能（1） 测试JK 触发器的复位、置位功能任取一个JK 触发器，D R 、D S 、J 、K 端接逻辑电平输出插孔，CP 接单次脉冲源，输出端Q 和Q 接逻辑电平显示输入插孔。
要求改变D R 、D S （J 、K 和CP 处于任意状态），并在D R =0（D S =1）或D S =0（D R =1）作用期间任意改变J 、K 和CP 的状态，观察Q 和Q 的状态，自拟表格并记录之。
（2）测试JK 触发器的逻辑功能 不断改变J 、K 和CP 的状态，观察Q 和Q 的状态变化，观察触发器状态更新是否发生在CP 的下降沿，记录之。
（3）将JK 触发器的J 、K 端连在一起，构成T 触发器 在CP 端输入1Hz 连续脉冲，观察Q 端的变化，用双踪示波器观察CP 、Q 和Q 的波形，注意相位关系，描绘之。
（4）JK 触发器转换成D 触发器按图13-4连线，方法与步骤同上，测试D 触发器的逻辑功能并画出真值表将实验结果填入表内。
五、实验预习要求1． 复习有关触发器内容，熟悉有关器件的管脚分配。
2． 列出各触发器功能测试表格。
3． 参考有关资料查看74LS112和74LS74的逻辑功能。
六、实验报告要求列表整理各类触发器的逻辑功能。
实验六 计数器及其应用一、 实验目的1. 学会用集成电路构成计数器的方法。
2. 掌握中规模集成计数器的使用及功能测试方法。
二、实验原理计数器是数字系统中用的较多的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也可用与分频、定时、产生节拍脉冲和脉冲序列等。
例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
计数器的种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编程序功能计数器等等。
1、中规模十进制计数器74LS19274LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图15-4 74LS192的引脚排列及逻辑符号（a ）引脚排列 (b) 逻辑符号图中：PL 为置数端，U CP 为加计数端，D CP 为减计数端，U TC 为非同步进位输出端，D TC 为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR 为清除端，Q0、Q1、Q2、Q3为数据输出端。
74LS192的功能表三、实验设备与器材1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
4、芯片74LS192四、实验内容及实验步骤测试74LS192的逻辑功能计数脉冲由单次脉冲源提供，清除端、置数端、数据输入端P3、P2、P1、P0分别接至逻辑电平输出插孔，输出端Q3、Q2、Q1、Q0接一译码器74LS248（或74LS48），经过译码后接至数码管单元的共阴数码，非同步进位输出端与非同步借位输出端接逻辑电平显示插孔。
