东北大学微机原理考试复习题..知识分享
- 格式:doc
- 大小:98.00 KB
- 文档页数:23
微机原理试题库及答案一、选择题(每题2分,共20分)1. 微处理器的内部结构通常分为哪几个部分?A. 算术逻辑单元(ALU)B. 控制单元(CU)C. 寄存器组D. 所有以上2. 下列哪个不是微机的输入设备?A. 键盘B. 鼠标C. 打印机D. 扫描仪3. 微机的存储器分为哪两种类型?A. 只读存储器(ROM)和随机存取存储器(RAM)B. 硬盘和固态硬盘C. 内部存储器和外部存储器D. 缓存和主存4. 微机的总线分为哪几类?A. 数据总线、地址总线和控制总线B. 并行总线和串行总线C. 内部总线和外部总线D. 低速总线和高速总线5. 微机的中断系统的作用是什么?A. 处理异常情况B. 执行程序C. 管理存储器D. 控制输入输出设备6. 微机的指令系统包括哪些基本操作?A. 加法、减法、乘法和除法B. 逻辑运算C. 移位操作D. 所有以上7. 微机的操作系统主要负责什么?A. 管理硬件资源B. 管理用户界面C. 执行程序D. 管理网络通信8. 微机的编译系统的作用是什么?A. 将高级语言程序转换为机器语言程序B. 管理内存C. 执行程序D. 管理输入输出设备9. 微机的硬件系统和软件系统之间的关系是什么?A. 相互独立B. 相互依赖C. 硬件系统可以独立工作D. 软件系统可以独立工作10. 微机的外设接口通常包括哪些类型?A. 并行接口和串行接口B. USB接口和HDMI接口C. 网络接口和音频接口D. 所有以上二、填空题(每空2分,共20分)1. 微机的中央处理器(CPU)主要包括______和______。
2. 微机的存储器地址空间通常分为______和______。
3. 微机的输入输出接口通常包括______、______和______。
4. 微机的总线宽度决定了数据传输的______。
5. 微机的中断优先级是指中断请求的______。
6. 微机的指令集是CPU执行______的集合。
7. 微机的操作系统是管理______和______的软件。
微机原理复习题一、选择题1.8086系统在最大模式增加总线控制器A. 提高总线驱动能力C.解决总线的共享控制和产生总线控制信号 年诞生至今已经历四个发展阶段,但就其工作原理而言,都基于A 、二进制B 、存储程序C 、程序控制D 、存储程序和程序控制 3.微处理器主要包括(MOV AL, FFH ADD AL, 01H6.8086/8088 CPU 内部有一个始终指示下条指令偏移地址的部件是8088/8086系统中,可以用于间接寻址的寄存器为 冯诺依曼提出的(AB )概念。
8288的目的___C ______B.控制协处理器工作 D.以上都不是2.电子计算机自 1946A. 运算器和总线接口B. 控制器和寄存器组C.运算器和寄存器组D.运算器、控制器、寄存器组、总线接口 4.指令 MOV AX, MASK[BX][SI] 中源操作数的寻址方式为 (DA.寄存器寻址B. 变址寻址C.基址变址寻址D.相对基址变址寻址5.执行下列两条指令后,标志位CF 为(C )A.为0B. 变反C.为1D. 不变A.SPB.CSC.IPD.BP7.8. 9.10. A. BX ,SI ,DI ,BPB. AX ,SI ,CX , BPC. AX , BX , CX , DX在DMA 方式下,将内存数据传送到外设的路径是 A.CPU T DMA T外设B.内存T 数据总线 T 外设C.内存T CPU T 总线T 外设 从8086CPU 的内部结构看,其是由 A.控制器和20位物理地址加法器 C.执行单元和总线接口单元 RESET 信号有效后,A. 0FFFFFHD.内存 T DMA T数据总线 T 外设两部分组成 B.运算器和总线接口 D.控制器和运算器8086CPU 的启动地址_C B. 0FFFFHC. 0FFFF0HD. 00000HCPU 响应INTR 和NMI 中断时,相同的必要条件是CPU 与外设间数据传送的控制方式有 (D )B. DMA 方式F 列哪种表示正确A. 有效地址确定内存单元在整个寻址范围内的位置B. 物理确定内存单元在整个寻址范围内的位置C. 偏移地址确定内存单元在整个寻址范围内的位置D. 有效地址就是物理地址8086系统中,中断优先级最低的是 _D8086CPU 对I/O 接口编址采用 A 、I/O 端口和存储器统一编址 C 、I/O 端口单独编址F 列那种方法可用于存放在 AX 和[BX ]内两个无符号数比较11. 12.13.14.15.16. 17.18.19.20. 21.22.A.当前指令执行结束B.允许中断C.当前访问内存结束D.总线空闲 通常,中断服务程序中的一条 STI 指令目的是(D )A. 允许低一级中断产生B. 开放所有可屏蔽中断C.允许同级中断产生指令MOV AX, [3070H ]中源操作数的寻址方式为 A.寄存器间接寻址B.立即寻址D.允许高一级中断产生C.直接寻址D.变址寻址8088 CPU 用来区分是访冋内存还是访冋I/O 端口的控制信号是(C ) A.MRDC (非) B.RD(非)C. M (非) /IOD.M/IO (非)A.中断方式 C. 程序控制方式D. 以上三种都是8086 CPU 内标志寄存器中的控制标志位占 (C )A.9位B.6位C.3位D.16 位8086 CPU 中,(B )引脚信号是决定最大或最小工作模式的控制信号。
信息学院2004--2005学年第2学期微机原理及应用试题A一. 填空题(每小题1分,共10分) 1.十六进制数 01E8H 的十进制表示 为( ); 2.一个字节数据在数据段,DS=3289H, BX= 0100H, 则DS:BX 的物理地址为( ); 3.当8253的CS=88H ,A 1A 0与地址总线的A 2A 1相连,则8253的计时器0的地址为( ); 4.M/IO=0 时,8086外围接口电路的寻址范围是( H- H ); 5. 8251A 工作在同步方式时的波特率范围是( ); 6.假定在串行异步通信时设定的数据传输速率为1200bps ,8位数据,无效验位,一个停止位,问1秒钟可以传送( )字节的数据? 7.8086复位时,CS 寄存器的内容是什么?( ); 8.8片8959A 最多可构成( )级中断; 9.8086中断向量表所占用的地址空间的逻辑地址表示范围是( ); 10.8086工作在最小模式下至少需要( )片8位锁存器; 二. 判断题(每小题1分,共10分) ( )1.8253工作在模式3时,其计数初值最大是0,最小是2; ( )2. A/D 转换器之前都要加上采样保持电路;()3. 命令IN AL, 8020H和IN AL, DX(DX=8020H)的功能是一样的;()4. 因为8086的地址线有20根,数据线有16根,所以通常把8086的总线称为多路总线;()5. 8086CPU中的标志寄存器是16位寄存器;()6. AD0可作低八位数据选通信号是因为偶地址单元总是连接在数据线D0-D7上;()7. BHE=0, A0=0时是从偶地址开始读写一个字节;()8. 8086中每个逻辑地址唯一对应一个物理地址而一个物理地址却对应多个逻辑地址表示形式;()9. 8086中AX,BX,CX,DX都可以作为寄存器间接寻址;()10. 无条件转移指令的转移范围是00000H-FFFFFH;1.指令AND AL, 78H(AL=89H)执行后,各标志寄存器的状态是什么?2.异步方式下传送数据,设数据位为8位,偶效验,1位停止位,设数据为55H,画出TXD的数据传输格式;3.简述可屏蔽中断的响应过程;4.简述中断服务程序主要包括哪些内容?5.简述CPU 和外设交换数据有哪几种方法,各有何优缺点?6.8086系统中,为什么一般情况下外设端口的地址为偶地址?装订线内不要答题7.已知AL=5AH, DX=0E8H,在8086执行指令 OUT DX, AL的过程中,信号M/IO, BHE, WR, RD, D7-D0,A7-A0在有效期各为何状态?8.分类写出8086CPU中所有的寄存器;9.外围接口电路中,如何用少量的端口地址访问接口电路中的多个寄存器?10.如何使8251A复位?写出相应程序段(端口地址自定)四、问答题(每题4分) 1、 硬件中断和软件中断的主要区别是什么?2、一个基本的总线周期是由几个时钟周期组成?每个时钟周期所进行的操作是什么?装订线内不要答题五、设计应用题(共12分)1、用64K×8位的存储器芯片构成256K×8位的存储器, 要求存储器的寻址空间为40000H-7FFFFH。
微机原理复习资料一、选择题1、某单元在数据段中,已知DS=1000H,偏移地址为1200H,则它的物理地址为(B)A 10000HB 11200HC 12100HD 13000H2、某系统中,已知SS=2360H,SP=0800H,若将20H个字节的数据入栈,则SP 的内容为(D)A 0780HB 0820HC 23E20HD 07E0H3、改变( C)寄存器的值,可改变堆栈中栈顶元素的位置。
(A) BP (B) IP (C) SP (D) BX4、加减类运算指令对标志位的状态(A )。
(A) 有影响(B) 部分影响(C) 无影响(D) 任意5、当AH=( C)时,执行INT 21H指令可在屏幕上显示一组字符。
(A) 01H (B) 02H (C) 09H(D) 0AH6、8255A的方式选择控制字为80H其含义为(C)。
(A)A B C 口全为输入 (B) A口为输出,其他为输入(C) A B为方式0(D)AB C口均为方式0,输出7、设串行异步通信的数据格式是:1个起始位,7个数据位,1个校验位,1个停止位,若传输率为1200,则每秒钟传输的最大字符数为(C )。
(A)10个(B)110个(C)120个(D)240个8、异步串行通信中,收发双方必须保持(A)。
(A)收发时钟相同(B)停止位相同(C)数据格式和波特率相同(D)以上都正确9、8253的计数器的最大计数初值是( D)。
(A) 65536 (B) FFFFH (C) FFF0H (D) 0000H10、下列芯片中,可用作CPU与8位A/D转换器之间接口的是(C )。
(A) 8251 (B) 8254 (C) 8255 (D) 825911、从转换工作原理上看,(B)的A/D转换器对输入模拟信号中的干扰抑制能力较强。
(A) 逐次逼近式 (B) 双积分型 (C) 并行比较式 (D) 电压频率式12、按键的抖动是由(C)造成的。
(A) 电压不稳定 (B) 电流不稳定(C) 机械运动抖动和接触不稳定 (D) 按键速度太慢13、如果一个堆栈从地址1250H:0100H开始,SP=0050,则SS的段地址是(B)A、12600HB、1260HC、1265HD、125BH14、若已知[X]补=11101011B,[Y]补=01001010B,则[X – Y ]补=(A)A、10100001BB、11011111BC、10100000BD、溢出15、在中断方式下,外设数据输入到内存的路径是(D)。
1. 简述8086的最小方式和最大方式。
答:8086 CPU有两种工作模式,即最小模式和最大模式。
当MN/MX引脚接高电平时是最小方式,最小模式的特点是: 适用于单一处理机系统;不需总线控制器8288(对内存储器和I/0接口所需的控制信号都由CPU直接提供);M/IO引脚可直接引用。
当MN/MX引脚接地时是最大方式,最大模式的特点是:适用于多处理机系统;需总线控制器8288(对内存储器和I/O接口所需的控制信号要由专用的总线控制器8288提供);M/IO引脚不可直接引用。
2.8086系统中,下一条指令所在单元的物理地址如何计算?答:指令的物理地址为:16×CS+IP(注意CS、IP为十进制值)。
1.8086是( C )。
A.单片机B.单板机C.微处理器D.微机系统2.单片机是( B )。
A.微处理器B.微型计算机C.微机系统D.中央处理器2.设BX=0123H DI=1000H DS=3200H,默认DS作为操作数对应的段寄存器(假定没使用段前缀),试指出下列指令的寻址方式,并写出其操作数的有效地址和物理地址。
(1)MOV AX,[1A38H]解:(1)直接寻址有效地址=1A38H,物理地址=32000H+1A38H=33A38H(2)MOV AX,[BX]解:(2)寄存器间接寻址有效地址=0123H物理地址=32000H+0123H=32123H(3)MOV AX,[BX+1A38H]解:(3)寄存器相对基址寻址有效地址=0123H+1A38H=1B5BH,物理地址=32000H+1B5B=33B5BH(4) MOV AX,[BX+DI]解:(4) 基址变址寻址有效地址=0123H+1000H=1123H,物理地址=32000H+1123H=33123H(5)MOV AX,[BX+DI+1A38H]解:(5)相对基址变址寻址有效地址=0123H+1000H+1A38H=2B5BH,物理地址=32000H+2B5BH=34B5BH4. 如何通过页目录项和页表项得到物理地址。
一、单项选择题1.8086微处理器将下一条指令的地址保存在指令寄存器()中。
A)OP B)MP C)IP D)XP2.以下寻址方式中只有()不需要访问内存。
A)立即寻址B)直接寻址C)寄存器间接寻址D)相对寄存器寻址3.关于微处理器的指令系统,以下说法正确的是()。
A)指令系统就是该处理器能够执行的全部指令B)一个微处理器的指令系统是设计微处理器时决定的,是其固有的功能C)指令系统所能完成功能的强弱,是这种微处理器功能强弱的具体表现D)以上都正确4.在Intel系列微处理器中保护模式下是通过()中的段选择子在描述符表中选择一个描述符,从而得到段的相关信息来访问内存。
A)通用寄存器B)段寄存器C)标志寄存器D)偏移寄存器5.以下存储器中,只有()是以电容来存储信息,需要定期进行刷新。
A)PROM B)EPROM C)DRAM D)SRAM6.以下指令错误的是()。
A)MOV AX,1234H B)MOV AX,BLC) MOV AX,12H D)MOV AL,BL7.8086CPU的中断源中只有()能被CPU的IF标志屏蔽。
A)INTR B)NMI C)软中断D)溢出中断8.一片8259中断控制器可以管理8级外部中断,则2片8259级联最多可以管理()级外部中断。
A)15 B)16 C)17 D)189.8086微处理器的状态标志中,()用于指示当前运算结果是否为零。
A)AF B)CF C) OF D)ZF10.DMA数据传送是指在()之间直接进行的数据传送。
A)CPU和内存B)CPU和外设C)外设和外设D)内存和外设11.微机系统中若用4片8259A构成主、从两级中断控制逻辑,接至CPU的可屏蔽中断请求线INTR上,最多可扩展为()级外部硬中断。
A. 32B. 29C. 28D. 2412.采用查询方式来实现输入输出是因为它( )A. 速度最快B. 在对多个事件查询工作时,能对突发事件做出实时响应C. 实现起来比较容易D. CPU可以不介入13.并行接口与串行接口的区别主要表现在( )之间的数据传输前者是并行,后者是串行A. 接口与MPUB. 接口与外设C. 接口与MPU和外设14.8086CPU通过M/IO控制线来区分是存储器访问,还是I/O访问,当CPU执行IN AL,DX指令时,该信号线为()电平。
微机原理1、8086 从功能上分成两全局部:总线接口单元BIU〔负责 8086CPU与储藏器和 I/O 设备间的信息传达。
〕,执行单元 EU 〔负责指令的执行。
〕2、执行工作方式: 8 位微办理器〔串行工作〕, 8086〔并行工作〕。
3、8086 微办理器的执行环境:地址空间,根本程序执行存放器,堆栈, I/O 端口。
4、根本的程序执行存放器〔8086〕:8 个通用存放器、 1 个指令指针存放器、 1 个标志存放器、 4 个段存放器5、8086 的 16 位通用存放器是:AX〔累加器〕 BX〔基址存放器〕 CX〔计数〕 DX〔数据〕:数据寄存器SI〔源变址〕 DI〔目的变址〕 BP〔基址指针〕 SP〔货仓指针〕:指针存放器6、8086 的 8 位通用存放器是:AL BL CL DL〔低8 位〕AH BH CH DH〔高8 位〕7、16 位的段存放器: CS、SS、DS、ES8、16 位 FLAGS存放器包括一组状态标〔 SF,ZF,OF,CF,AF,PF〕、一个控制标志〔 DF〕和两个系统标志〔 IF,TF 〕9、下一条将要执行指令的PA=〔CS〕内容左移 4 位+〔IP 〕10、逻辑地址的形式为:段存放器:偏移地址;物理地址=段存放器(D S/CS/SS/ES〕左移四位 +偏移地址11、寻址方式:〔1〕马上数寻址方式〔 2〕存放器寻址方式〔 3〕直接寻址方式〔 4〕存放器间接寻址方式〔 5〕存放器相对寻址方式[ 马上方式,存放器方式,储藏器方式]12、最小组态:就是系统中只有一个 8088/8086 微办理器,全部的总线控制信号,都是直接由 CPU产生的,系统中的总线控制逻辑电路被减到最少,该模式适用于规模较小的微机应用系统。
最大组态:系统中能够只有一个微办理器,也能够有两个或两个以上的微办理器,其中一个为主办理器,即 8086/8088CPU,其他的微办理器称之为协处理器,它们是协助主办理器工作的。
微机原理复习题(附答案)一.名词解释1.算术逻辑部件(ALU)(P4)答:cpu内部的算数逻辑部件也叫运算器,是专门用来处理各种数据信息的,它可以进行加、减、乘、除算术运算和与、或、非、异或等逻辑运算。
2.控制器(P5)答:是CPU的控制中心3.字长(P9)答:是cpu同时能处理的数据位数,也称数据宽度。
字长越长,计算能力越高,速度越快。
4.主频(P9)答:Cpu的时钟频率,和cpu的运算速度密切相关,主频越高,运算速度越快。
5.偶校验(P11)答:运算结果的低八位中所含的1的个数为偶数,则PF为1。
6.奇校验(P11)答:运算结果的低八位中所含的1的个数为奇数,则PF为0。
7.总线周期(P12)答:在取指令和传送数据时,CPU总线接口部件占用的时间。
8.最小模式(P13)答:在系统中只有一个微处理器9.中断向量(P27)答:中断处理子程序的入口地址,每个中断类型对应一个中断向量。
10.非屏蔽中断(NMI)(P28)答:从引脚NMI进入的中断,它不受中断允许标志IF的影响。
11.可屏蔽中断(INTR)(P28)答:从引脚INTR进入的中断,它受中断允许标志IF的影响。
12.基址(P77)答:任何通用寄存器都可以作为基址寄存器,即其内容为基址。
注意,这里的基址不是段基址,而只是一个延续下来的习惯叫法,实际上是指有效地址的一个基础量。
13.直接寻址(P77)答:数据在存储器中,有效地址由指令直接给出。
默认段地址寄存器DS。
直接寻址是对存储器访问时可采用的最简单的方式。
14.指令性语句(P127)答:一条指令,在汇编的过程中会产生对应的目标代码。
如:ADD AL,BL和MOV AX,1000都是指令性语句。
15.指示性语句(伪指令)(P127)答:伪指令,为汇编程序提供某些信息,让汇编程序在汇编过程中执行某些特定的功能。
16.接口技术(P177)答:接口按功能分为两类:一类是使CPU正常工作所需要的辅助电路,通过这些辅助电路,使CPU得到时钟信号或接收外部的多个中断请求等;另一类是输入/输出接口,利用这些接口,CPU可接收外部设备送来的信息或发送给外设。
本课主要讲述微型机的组成部分CPU、系统总线、I/O接口、存储器的工作原理和连接。
组成:算数逻辑部件、累加器和寄存器组、控制器三、总线片总线、内总线、外总线并行总线、串行总线并行总线:DB、AB、CB并行总线扩展:地址锁存,分离地址总线和数据总线译码电路:对存储器或接口电路器件操作选择。
对地址总线上的编码数据进行译码。
74LS138、139、GAL等四、存储器与I/O接口1 接口部件准备好系统如何知道接口部件已经准备好数据等待CPU提取,或准备接受CPU送来的数据查询方式:检测接口状态寄存器中“准备好”位或管脚,准备好则传输数据无条件传送:确定外设接口已经准备就绪,直接传输信息。
条件传送方式(查询方式):Step 1:读取状态字(或状态引脚)Step 2:检测(相应位)是否满足“就绪”条件,不满足回到Step 1.Step 3:传送数据中断方式:接口发中断请求响应中断,中断服务程序实现数据传输DMA方式:接口向DMA控制器发送请求,DMA控制器向CPU发送总线控制权请求DMA接管总线,传输数据2 优先级硬件确定:速度快,硬件开销大软件确定:简单、灵活、速度慢二者结合:3 要考虑的问题速度匹配问题总线的负载能力片选信号的产生机制4 接口接入总线要求输入缓冲:三态缓冲器,以便于数据总线相连。
输出锁存:将CPU写出的数据锁存,解决CPU与外设匹配的问题。
5 寻址各类信息在接口中进入不同的寄存器,通常称为I/O端口(port),每个端口有一个唯一的地址。
数据端口:对来自CPU和内存的数据或者发送到CPU和内存的数据起缓冲作用状态端口:存放外部设备或者接口部件本身的状态控制端口(命令端口):存放CPU发出的命令,以便控制接口或设备的动作。
数据输入端口、状态端口:只读数据输出端口、控制端口:只写通常:数据输入端口和数据输出端口的地址一致,通过读写指令区分。
状态端口和命令端口地址一致。
有了端口地址,CPU与外设的IO操作归结为接口芯片各端口的读写操作。
是运放 电阻,被放在电阻,被放在电阻,被放在 。
内部有 地和地和地和 地。
地。
地。
时,数据时,数据 在寄存器,不再随在寄存器,不再随在寄存器,不再随 上的数据变化而变化。
上的数据变化而变化。
上的数据变化而变化。
的,在给定值时产生的的,在给定值时产生的和 。
若D/A 转换行 ; ; 若一个并行一个并行 。
是CMOS 的 位位 转换器。
转换器。
转换器。
EOC 是 信号,可作为信号,可作为信号,可作为 。
6、设被测温度的变化范围为300℃~1000℃,300℃~1000℃,如要求测量误差不超过±1℃,如要求测量误差不超过±1℃,如要求测量误差不超过±1℃,应选用分辨应选用分辨率为多少位的A/D 转换器?转换器?7、模、模--数转换器ADC 常用的有双积分式和逐次逼近式,请扼要比较它们的优缺点。
在微机控制系统的模拟输入通道中常常应用采样机控制系统的模拟输入通道中常常应用采样--保持电路,其主要原因是什么保持电路,其主要原因是什么? ?五、编程应用题1.1. 设状态端口地址为86H 86H,数据端口的地址为,数据端口的地址为87H 87H,外部输入信息准备好状态标,外部输入信息准备好状态标志为D 7=1=1,请用查询方式写出读入外部信息的程序段。
,请用查询方式写出读入外部信息的程序段。
,请用查询方式写出读入外部信息的程序段。
2.2. 设状态端口地址为76H 76H,数据端口地址为,数据端口地址为75H 75H,外部设备是否准备好信息,外部设备是否准备好信息,外部设备是否准备好信息 由D 7位传送,位传送,D D 7=0为未准备好为未准备好((忙),请用查询方式写出CPU 向外部传送数据的程序段。
序段。
3.3. 数据采集系统电路如下图所示。
图中A/D 转换器为ADCO809ADCO809,定时器,定时器,定时器//计数器8233-5的计数器1将5MHz 时钟转换成500KHz 提供给ADC0809ADC0809。
东北大学微机原理考试复习题..微机原理复习题一、选择题1. 8086系统在最大模式增加总线控制器8288的目的___C______A.提高总线驱动能力B.控制协处理器工作C.解决总线的共享控制和产生总线控制信号D.以上都不是2. 电子计算机自1946年诞生至今已经历四个发展阶段,但就其工作原理而言,都基于冯·诺依曼提出的( AB )概念。
3. A、二进制4. B、存储程序5. C、程序控制6. D、存储程序和程序控制7. 微处理器主要包括( D )。
A.运算器和总线接口B.控制器和寄存器组C.运算器和寄存器组D.运算器、控制器、寄存器组、总线接口8. 指令MOV AX, MASK[BX][SI]中源操作数的寻址方式为 ( D )9. A.寄存器寻址 B.变址寻址10. C.基址变址寻址 D.相对基址变址寻址11. 执行下列两条指令后,标志位CF为 ( C )12. MOV AL, FFH13. ADD AL, 01H14. A.为0 B.变反15. C.为1 D.不变16. 8086/8088 CPU内部有一个始终指示下条指令偏移地址的部件是( C)A.SPB.CSC.IPD.BP17. 8088/8086系统中,可以用于间接寻址的寄存器为 A 。
A. BX,SI,DI,BPB. AX,SI,CX,BPC. AX,BX,CX,DX18. 在DMA方式下,将内存数据传送到外设的路径是 ( B )19. A.CPU→DMAC→外设 B.内存→数据总线→外设20. C.内存→CPU→总线→外设 D.内存→DMAC→数据总线→外设21. 从8086CPU的内部结构看,其是由 C 两部分组成A. 控制器和20位物理地址加法器B. 运算器和总线接口C. 执行单元和总线接口单元D. 控制器和运算器10. RESET信号有效后,8086CPU的启动地址 C 。
11. A. 0FFFFFH B. 0FFFFH C. 0FFFF0H D. 00000H11. CPU响应INTR和NMI中断时,相同的必要条件是 ( A )12. A.当前指令执行结束 B.允许中断13. C.当前访问内存结束 D.总线空闲14. 通常,中断服务程序中的一条STI指令目的是 ( D )15. A.允许低一级中断产生 B.开放所有可屏蔽中断16. C.允许同级中断产生 D.允许高一级中断产生17. 指令MOV AX, [3070H]中源操作数的寻址方式为 C 。
A.寄存器间接寻址B.立即寻址C.直接寻址D.变址寻址18. 8088 CPU用来区分是访问内存还是访问I/O端口的控制信号是 ( C )19. A.MRDC(非) B.RD(非)20. C.M(非)/IO D.M/IO(非)21. CPU 与外设间数据传送的控制方式有 ( D )22. A.中断方式 B.DMA方式23. C.程序控制方式 D.以上三种都是24. 下列哪种表示正确_____B____。
A.有效地址确定内存单元在整个寻址范围内的位置B.物理确定内存单元在整个寻址范围内的位置C.偏移地址确定内存单元在整个寻址范围内的位置D.有效地址就是物理地址25. 8086 CPU内标志寄存器中的控制标志位占 ( C )26. A.9位 B.6位27. C.3位 D.16位28. 8086 CPU中,(B)引脚信号是决定最大或最小工作模式的控制信号。
29. A、M/IO B、MN/MX C、DT/R D、BHE/S730. 8086系统中,中断优先级最低的是 D 。
A.INT nB.NMIC.INTRD.单步中断31.主机与外设传送数据时,采用____C_____,CPU的效率最高。
A. 程序查询方式B. 中断方式C. DMA方式D.同步方式32. 8086CPU对I/O接口编址采用 C 。
A、I/O端口和存储器统一编址B、I/O端口和寄存器统一编址C、I/O端口单独编址D、输入和输出口分别编址33. 下列那种方法可用于存放在AX和[BX]内两个无符号数比较 B 。
A. 执行CMP AX, [BX]指令,根据S标志位判断两个数大小B. 执行CMP AX, [BX]指令,根据C标志位判断两个数大小C. 执行CMP AX, [BX]指令,根据O和S标志位判断两个数大小D. 执行CMP AX, [BX]指令,根据O标志位判断两个数大小34. CPU响应中断请求和响应DMA请求的本质区别是 ( B )35. A.中断响应靠软件实现36. B.响应中断时CPU仍然仍控制总线,而响应DMA请求时,CPU要让出总线37. C.速度慢38. D.控制简单39. 关于内部中断的叙述哪个是正确的_____B_______。
A. 中断源来自INTR引脚的硬件信号B. 执行INT n 软中断指令后,可以产生一次内部中断C. 内部中断服务程序入口地址不需要存放在中断向量表内D. CLI指令可以关闭内部中断40. 堆栈的工作方式是 ( D )41. A.先进先出 B.随机读写42. C.只能读出,不能写入 D.后进先出43. 在下列伪指令中定义字节变量的是( A )。
A)DB B)DW C)DD D)DT44. 在异步通信方式中,通信双方能同时进行收发的传送方式,称为(C)45. A.单工通信方式46. B.半双工通信方式47. C.全双工通信方式48. D.并行通信方式49. 指令( C )的源操作数的寻址方式为直接寻址。
A)MOV [2000H],AL B)IN AL,DXC)XOR AL,[2000H] D)MOV AX,2000H50. 8086在响应外部HOLD请求后,( D )。
A)转入特殊中断服务程序 B)进入等待周期C)只接收外部数据 D)所有三态引脚处于高阻,CPU放弃对总线控制权。
51. 现行数据段位于存储器BOOOOH到BOFFFH字节单元,则段寄存器DS的内容及该段长度(字节数)分别为:( C)A)BOOOH,1000H B)O0OOH,OFFFHC)BOOOH,OFFFH D)BOOOH,OOFFH52. 在远距离串行数据传输中,接收端配置MODEM是为了(C)53. A.将串行数据转换成并行数据54. B.进行电平转换55. C.把模拟信号转换成数字信号56. D.提高传输速率57. 8086在最小模式下,分时使用AD0-AD15,所以必须外接地址锁存器,当总线上为地址信息时,通过( B )将地址送入地址锁存器。
A)DEN B)ALE C)BHE D)DT/ R58. 程序查询流程总是按( A )次序完成一个字符的传输。
A.读状态端口,写数据端口 B.写数据端口,读状态端口,写数据端口C.写控制端口,读状态端口,写数据端口 D.随I/O接口的具体要求而定59. 8086/8088CPU响应硬件中断INTR请求的必要条件除IF=1外,还需满足( B )。
A.访存储器操作结束 B.当前指令执行完C.无软件中断请求 D.无内部中断请求60. 8088/8086系统中,可以用于间接寻址的寄存器为( A )。
A. BX,SI,DI,BPB. AX,SI,CX,BPC. AX,BX,CX,DX61. CPU与I∕O设备间传送的信号有 ____D_________。
A.数据信息B.控制信息C.状态信息D.以上三种都是62. CPU进行中断处理,保留断点时,共占用堆栈区( B)字节。
A. 6个B.4个C. 2个63. 如果AL的内容为50H,执行TEST AL,01H指令后,AL的内容为(C )。
A. 49HB. 4FHC. 50HD. 01H64. 8086CPU包括 B 。
A. 运算器、控制器和存储器B. 运算器、控制器和寄存器C. 运算器、控制器和接口部件D. 运算器、控制器和累加器65. 8086的I/O寻址空间为 C 字节。
A. 1024个B. 1M个C. 64K个D. 32K个34.以下说法中, D 是错误的。
A. 逻辑段允许在整个存储空间内浮动。
B. 一个程序可以有代码段、数据段和堆栈段。
C. 段与段之间可以连续,也可以重叠。
D. 段与段之间可以连续,不可以重叠。
35.中断向量可以提供___C___。
A.被选中设备的起始地址 B.传送数据的起始地址C.中断服务程序入口地址D.主程序的断点地址36.在中断响应周期内,将IF置0是由___A____来处理的。
A.硬件自动完成的B.用户在编制中断服务程序时设置的C.关中断指令完成的37.一片8259A只占两个I/O地址,可以用地址码A1来选择端口,如果其中一个端口地址为92H,则另一个端口地址为_____A_____。
A. 90HB. 91HC.93HD.94H38.当多片8259A级联使用时,对于主8259A,信号CAS0~CAS是__B______。
A.输入信号B.输出信号C.输入/输出信号39. 8259A中的中断服务寄存器用于B 。
A.指示外设向CPU发中断申请B.指示有中断正在进行C.开放或关闭中断系统40.通常情况下,一个外中断服务程序的第一条指令是STI,其目的是____C_____.A.开放所有的屏蔽中断B.允许低一级中断产生C.允许高一级中断产生D.允许同一级中断产生41. PC采用向量中断方式处理8级中断,中断号依次是08H~0FH,在RAM中0:2CH单元依次存放23H、FFH、00H和F0H四个字节,该向量对应的中断号好中断程序入口地址是__B_____。
A. 0CH,23FF:00F0HB.0BH, F000:FF23HC. 0BH, 00F0:23FFHD.0CH, F000:FF23H42. CPU响应外部中断请求是___A_____。
A.在一条指令执行结束时B.在一个机器周期结束时C.一旦请求,立即响应D.由中断类型码n引起43. IF可以屏蔽的中断类型有___C____。
A.内部中断B. 外部中断C.外部中断的可屏蔽中断D.外部中断和内部中断均可屏蔽44. 在DMA方式下,CPU与总线的关系是___C________。
A.只能控制数据总线B. 只能控制地址总线C. 成隔离状态D. 成短接状态45. 软中断INT n(n=10~FFH)的优先级排列原则是 D 。
A. n值越小级别越高B. 无优先级别C. n值越大级别越高D. 随应用而定二、填空题1. 8086 CPU通过(1) CS 寄存器和(2) IP 寄存器能准确找到指令代码。
2. 8086从功能上分为两部分:总线接口单元和(4)执行单元。
3. 8086输入输出指令间接寻址必须通过 DX 寄存器。
4. 总线周期是指每当CPU要从存储器或 I/O端口存取一个字节就是一个总线周期。
一个总线周期通常包括 4 个时钟周期。