下载文档原格式
第1章 数字逻辑概论 一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换 二、基本逻辑门电路 第2章 逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与00=⋅AA A +＝1与A A ⋅＝0 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+ＡA B B A ⋅=⋅b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）)()(C B A C B A ⋅⋅=⋅⋅c.分配律：)(C B A ⋅⋅＝+⋅B A C A ⋅))()(C A B A C B A ++=⋅+）3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：B A B A ⋅=+，B A B A +=⋅b.关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C+⊕⋅⋅BACBA⊕可令Ｌ＝CB⊕则上式变成L+A⋅⋅＝CLA⊕⊕=A⊕LBA三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+1⋅A==⋅,将二项合并为一项，合并时可消去BB=+AA或AA一个变量例如：Ｌ＝BA=B++)(A=CCABCCBA2）吸收法利用公式A⋅A⋅可以是+，消去多余的积项，根据代入规则BBAA=任何一个复杂的逻辑式例如化简函数Ｌ＝E+AB+DBA解：先用摩根定理展开：AB＝+再用吸收法Ｌ＝E+AB+BDA＝E+A++DBAB＝)()(E B B D A A +++ ＝)1()1(D +++ ＝B A +3）消去法利用B A B A +=+ 消去多余的因子 例如，化简函数Ｌ＝ABC E B A B A B A +++ 解： Ｌ＝ABC E B A B A B A +++ ＝)()(ABC B A E B A B A +++＝)()(BC B A E B B A +++＝))(())((C B B B A B B C B A +++++ =)()(C A C B +++ =AC B A C A B A +++ =C B A B A ++4)配项法利用公式C A B A BC C A B A ⋅+⋅=+⋅+⋅将某一项乘以（A +），即乘以1，然后将其折成几项，再与其它项合并。
数电复习知识点
第一章：二、八、十、十六进制的转换；8421码；格雷码
第二章：反演定理、对偶定理、公式化简、卡诺图化简（带有约束项）、卡诺图运算
第三章：3.5 TTl门电路
第四章：4.3.2 译码器4.3.3 数据选择器4.4.3 消除竞争-冒险现象的方法（主要出在填空题）第五章：（不会单独出题）D（上升沿）、JK（下降沿）、T触发器5.6 触发器的逻辑功能及其描述方法
第六章：(重点) 判断周期、设计、序列信号发生器161（160）+数据选择器（译码器）
第七章：7.4 存储容量的拓展7.5 用存储器实现组合逻辑函数（例1）
第十章：10.5 555定时器及其应用（画波形、计算）
第十一章：转换精度
习题
第三章：3.7 3.14 3.15 3.24
第四章：4.12 4.14 4.19 4.25
第六章：6.3 6.4 6.12 6.14 6.20 6.31 6.29
第十章：10.1
第十一章：11.5 11.8 11.9 11.10。
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态，存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是R S=0。
12、在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.１B.２C.４D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输入情况下，“与非”运算的结果是逻辑0。
数字电路各章知识点第1章 逻辑代数基础一、 数制和码制1．二进制和十进制、十六进制的相互转换 2．补码的表示和计算 3．8421码表示二、 逻辑代数的运算规则1．逻辑代数的三种基本运算：与、或、非 2．逻辑代数的基本公式和常用公式 逻辑代数的基本公式（P10） 逻辑代数常用公式： 吸收律：A AB A =+消去律：AB B A A =+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ∙=+ B A AB B A B A +=+三、 逻辑函数的三种表示方法及其互相转换 ★ 逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-6、例1-7 逻辑函数的最小项表示法 四、 逻辑函数的化简： ★1、 利用公式法对逻辑函数进行化简2、 利用卡诺图队逻辑函数化简3、具有约束条件的逻辑函数化简例1.1 利用公式法化简 BD C D A B A C B A ABCD F ++++=)( 解：BD C D A B A C B A ABCD F ++++=)(BD C D A B A B A ++++= )(C B A C C B A +=+ BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+ C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：00 01 11 1000011110AB CD111×11××××D B A Y +=第2章集成门电路一、 三极管如开、关状态 1、饱和、截止条件：截止：beTV V < 饱和：CSBSBI iIβ>=2、反相器饱和、截止判断 二、基本门电路及其逻辑符号 ★与门、或非门、非门、与非门、OC门、三态门、异或、传输门（详见附表：电气图用图形符号 P321 ）二、门电路的外特性★1、电阻特性：对TTL门电路而言，输入端接电阻时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。
（完整版）数字电路期末复习题及答案数字电路期末复习题及答案⼀、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1 和0 来表⽰。
2、分析数字电路的主要⼯具是逻辑代数，数字电路⼜称作逻辑电路。
3、逻辑代数⼜称为布尔代数。
最基本的逻辑关系有与、或、⾮三种。
常⽤的⼏种导出的逻辑运算为与⾮或⾮与或⾮同或异或。
4、逻辑函数的常⽤表⽰⽅法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到⼀起可实现线与功能。
8、T T L与⾮门电压传输特性曲线分为饱和区、转折区、线性区、截⽌区。
9、触发器有2个稳态，存储8位⼆进制信息要8个触发器。
10、⼀个基本R S触发器在正常⼯作时，它的约束条件是R+S=1，则它不允许输⼊S=0且R=0的信号。
11、⼀个基本R S触发器在正常⼯作时，不允许输⼊R=S=1的信号，因此它的约束条件是R S=0。
12、在⼀个C P脉冲作⽤下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发⽅式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，⼜称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显⽰器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光⼆极管数码显⽰器，应采⽤低电平驱动的七段显⽰译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统⼀的时钟控制分为同步时序电路和异步时序电路。
⼆、选择题1、⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
B.２C.４D. 162、⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
数电期末考试题及答案解析一、选择题1. 在数字电路中，最基本的逻辑关系是（）。
A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：C解析：在数字电路中，最基本的逻辑关系是反相器（非逻辑），它是所有其他逻辑门的基础。
2. 下列哪个不是组合逻辑电路的特点？（）A. 无记忆功能B. 输出只依赖于当前输入C. 输出可以延迟输入D. 结构简单答案：C解析：组合逻辑电路的特点是无记忆功能，输出只依赖于当前输入，结构简单，而输出不能延迟输入。
3. 触发器的主要用途是（）。
A. 实现组合逻辑B. 实现时序逻辑C. 作为放大器使用D. 作为电源答案：B解析：触发器是一种具有记忆功能的电路元件，主要用于实现时序逻辑。
二、填空题1. 一个4位二进制计数器可以计数到 _________ 。
答案：15解析：4位二进制计数器的计数范围是从0到2^4-1，即从0到15。
2. 一个D触发器的Q端在时钟信号的上升沿触发时，Q端输出的是_________ 。
答案：D输入端的当前状态解析：D触发器在时钟信号的上升沿触发时，Q端输出的是D输入端的当前状态。
三、简答题1. 解释什么是同步时序逻辑电路和异步时序逻辑电路的区别。
答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，触发器在时钟信号的上升沿或下降沿同时触发。
而异步时序逻辑电路中的触发器没有统一的时钟信号，触发器的触发时间取决于输入信号的变化。
解析：同步时序逻辑电路的优点是设计简单，易于实现同步操作，但可能存在时钟偏斜和传播延迟问题。
异步时序逻辑电路的优点是不受时钟信号限制，可以灵活设计，但设计复杂，难以实现大规模集成。
四、计算题1. 假设有一个4位二进制计数器，初始状态为0000，求在经过10个时钟周期后计数器的状态。
答案：1010解析：4位二进制计数器从0000开始计数，每经过一个时钟周期，计数器的状态依次为0001、0010、0011、0100、0101、0110、0111、1000、1001、1010。
数电期末考试复习题（习题册）（含答案）第一章（选择、判断共20题）一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C.余三码D.格雷码3．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）8比十进制数（18）10小。
（）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。
（）9．十进制数（9）10比十六进制数（9）16小。
数电期末知识点总结一、数字逻辑1. 数字系统数字系统是一种表示数值和计算的方式。
常见的数字系统有二进制、八进制、十进制和十六进制。
二进制是计算机内部用的数字系统，十六进制则是计算机系统常见的数字系统。
2. 基本逻辑门基本逻辑门包括与门、或门、非门、异或门、同或门等。
这些逻辑门可以用来构建各种数字逻辑系统。
3. 逻辑函数逻辑函数可以表示为逻辑表达式或者真值表。
逻辑函数的不同表示方式可以用来进行数字逻辑系统的设计和分析。
4. 布尔代数布尔代数是逻辑函数的数学理论基础。
在数字逻辑系统的设计和分析中，布尔代数是非常重要的基础知识。
5. 组合逻辑电路组合逻辑电路是由逻辑门直接连接而成的数字逻辑系统。
组合逻辑电路的设计和分析是数字逻辑课程的重点内容之一。
6. 时序逻辑电路时序逻辑电路是由组合逻辑电路和时钟信号组成的数字逻辑系统。
时序逻辑电路的设计和分析是数字逻辑课程的另一个重要内容。
二、数字电路1. 数字集成电路数字集成电路是由大量的逻辑门和触发器等数字元件组成的电路芯片。
数字集成电路是数字逻辑系统的基础。
2. 二极管逻辑电路二极管逻辑电路是由二极管直接连接而成的数字逻辑系统。
二极管逻辑电路在数字逻辑发展的早期有重要的应用。
3. TTLTTL是一种重要的数字电路技术标准。
TTL技术具有高速、稳定、可靠等特点，是数字集成电路的主要技术之一。
4. CMOSCMOS是另一种重要的数字电路技术标准。
CMOS技术具有低功耗、高密度等特点，是数字集成电路的主要技术之一。
5. FPGAFPGA是一种灵活可编程的数字逻辑芯片。
FPGA具有很高的可编程性和并行性，可以实现各种复杂的数字逻辑系统。
6. ASICASIC是一种专门定制的数字逻辑芯片。
ASIC可以根据特定的应用需求进行设计和制造，具有很高的性能和可靠性。
三、数字信号处理1. 采样采样是将连续信号转换为离散信号的过程。
在数字信号处理中，采样是非常重要的步骤。
2. 量化量化是将连续信号的幅度值转换为离散值的过程。
2009数电期末复习8.1.3由集成单稳态触发器74121组成的延时电路及输入波形如图题所示。
(1)计算输出脉宽的变化范围；(2)解释为什么使用电位器时要串接一个电阻。
图为一通过可变电阻R W实现占空比调节的多谐振荡器，图中R W=R W1+R W2，试分析电路的工作原理，求振荡频率f和占空比q的表达式。
图为一通过可变电阻R W实现占空比调节的多谐振荡器，图中R W=R W1+R W2，试分析电路的工作原理，求振荡频率f和占空比q 的表达式。
Page 图为一心律失常报警电路，图中v I 是经过放大后的心电信号，其幅值v Im=4V 。
（1）对应v I 分别画出图中v o1、v o2、v o 三点的电压波形；（2）说明电路的组成及工作原理V I T+V T-V V o1C V 23CCV V o2oV Iv v IOv Cv R R R电路的组成及工作原理：第一级555定时器构成施密特触发器，将心律信号整形为脉冲信号；第二级555定时器构成可重复触发的单稳态触发器，也称为失落脉冲捡出电路。
当心律正常时，V o1的频率较高，周期较短，使得V C 不能充电至2/3Vcc ，所以V o2始终为高电平，V o 始终为低电平，发光二极管D 1亮，D 2不亮，表示心律正常；当心律异常时，脉冲间隔拉大，V o1的的周期加长，可使V C 充电至2/3Vcc ， V o2变为低电平，V o 变为高电平，发光二极管D 2亮，D 1不亮，表示心律失常。
某存储器具有6条地址线和8条双向数据线，存储容量有多少位？ 指出64K × 1存储系统至少需要几条地址线和数据线设存储器的起始地址全为0，试指出2K ×1存储系统的最高地址为多少？用16×4位EPROM 实现下列各逻辑函数，画出存储矩阵的连线图。
16×4位EPROM 有四个地址输入端和四个数据输出端，可以实现四输入变量、四输出变量的逻辑函数。
1.将逻辑函数展开为ABCD 四变量逻辑函数的最小项表达式：(+12V)画出存储矩阵的连线图：ABCD 四输入变量由EPROM 的地址端输入，Y 1Y 2 Y 3Y 4四输出变量由EPROM 的数据输出端引出。
EPROM 的与门阵列是固定的，或门阵列是可编程的，根据以上各式对或门阵列编程：表达式中包含的最小项，在或门阵列相应的位置上画点，否则不画。
MCM6264是MOTOROLA 公司生产的8k ×8位SRAM ，该芯片采用28脚塑料双列直插式封装，单电源＋5V 供电。
图题7.5给出了该芯片的管脚排列图和逻辑功能表，图中A 0～A 12为地址输入，DQ 0～DQ 7为数据输入/输出，W 为写允许，E 1、E 2为片选，NC 为空引脚。
试用MCM6264 SRAM 芯片设计一个16k ×16位的存储器系统，画出其逻辑图。
12345678910111213141516171819202122232425262728NC A A A A A A A A A A A A DQ DQ DQ DQ DQ DQ DQ DQ A E E W V V G 12012345670123456711011982C C SSMCM6264SRAME E G W H × × ×× L × ×L H H H L H L H L H × L方式无选择无选择输出禁止读写I/O 高阻态高阻态高阻态D D 周期读写O I∑=+=)15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0(4m ABC ABC Y ∑=++=)15,14,11,10,3,2,1,0())((3m C A B A Y )11,10,9,8,7,6,5,4(2∑=+=m B A B A Y A B C D1234与门阵列Y )15,14,7,6,5,4,3,2()(1∑=++=m C B A ABC Y解：一片MCM6264的存储容量是8k ×8位，要求扩展为16k ×16位的存储器系统。
可见，位数需扩大两倍，字数也需扩大两倍。
首先，将两片6264相并（A 0～A 12、W 、G 、E 1、E 2分别相并），每片6264有8个数据输入/输出端DQ 0～DQ 7，两片合并则有16个端：DQ 0～DQ 15。
这样，由两片6264扩展得到8k ×16位的存储器。
若要使字数扩大两倍，可以对两组8k ×16位存储器的E 1、E 2加适当的控制，并将其它端分别相并，即可扩展为16k ×16位的存储器系统。
其中，DQ 0～DQ 15是它的16条数据输入/输出线，A 0～A 13为14条地址输入线，W 为写允许，G 为读允许。
扩展的存储器系统如图所示。
电路如图所示，已知CP 和A 、B 的波形，试画出Q 1和Q 2的波形。
设触发器的初始状态均为0。
CP A B Q 12Q 01213W G7D 08D电路如图所示，已知CP 和A 、B 的波形，试画出Q 1和Q 2的波形。
设触发器的初始状态均为0。
试分析图所示时序逻辑电路，列出状态表，画出状态图和波形图。
Q Q CP Z∧1D C1&A CP11J C11K ∧=1CPA B 1Q 2Q （b）（a）CP ABCP A B Q 12Q ∧1D C1&A CP11J C11K ∧=1CPA B 1Q 2Q （b）（a）CP A B解：图所示电路属于同步时序逻辑电路，其中Q 1 Q 0是触发器的输出状态，X 、Y 分别是电路的输入和输出信号。
分析过程如下：1.写出各逻辑方程：驱动方程：J 0=K 0=1 J 1=K 1=将驱动方程代入JK 触发器的特性方程，得： 次态方程：输出方程：2.列出状态表如表所示。
3.画出状态图及波形图如图所示。
4.逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。
当X =0时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z =1。
当X =1时，按照减1规律从11→10→01→00→11循环变化。
所以该电路是一个可控的进制计数器，其中 Z 是进位信号输出端。
4.逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。
当X =0时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z =1。
当X =1时，按照减1规律从11→10→01→00→11循环变化。
所以该电路是一个可控的进制计数器，其中 Z 是进位信号输出端。
nn n n n n n Q Q X Q Q X Q Q X Q 10101011)()()(⊕⊕=⊕+⊕=+nn QQ 010=+nn Q Q Z 01=分析如图电路，写出它的激励方程组、状态方程组、输出方程，画出状态表和状态图。
试分析图所示的计数器电路。
写出它的驱动方程、状态方程，列出状态转换真值表和状态图，画出时序波形图，说明是几进制计数器CPQ QRd Q X 0CP Q 1ZQ 1Q 0X/Z。
1.写出各逻辑方程：驱动方程：状态方程：2.列出状态表3.画出状态图及波形图4.由以上分析可见，此电路在5个状态之间循环，是同步五进制计数器。
用4个负边沿触发的JK触发器组成的4位异步二进制减法计数器用4个正边沿触发的JK触发器组成的4位异步二进制减法计数器用4个负边沿触发的D触发器组成的4位异步二进制减法计数器用4个正边沿触发的D触发器组成的4位异步二进制减法计数器都接成T’触发器是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号加法类似试用负边沿JK触发器组成4位二进制异步减法计数器，画出逻辑图。
3Q清零脉冲计数脉冲Q试用负边沿D 触发器组成4位二进制异步加计数器，画出逻辑图。
试用正跳变沿触发的D 触发器设计一个同步五进制加计数器, 列出状态表，求出驱动方程和输出方程，画出逻辑图， 检查能否自启动及画出完整的状态转换图。
试用JK 触发器和门电路设计一个同步七进制加法计数器，并检查能否自启动。
试用JK 触发器设计一个脉冲序列为11010的时序逻辑电路CP Q 3计数脉冲Q 2Q 1Q 0清零脉冲CRQ Q 31计数脉冲清零脉冲3Q 1清零脉冲计数脉冲Q试分析图所示的电路，画出它的状态图，说明它是几进制计数器。
解：74161是异步清零、同步置数，模16计数器。
其中R D 是异步清零端，L D 是同步预置数控制端，两者均是低电平有效，D 3、D 2、D 1、D 0是预置数据输入端，EP 和ET 是计数使能端，计数时EP 、ET 均应置于高电平，RCO 是进位输出端，CP 是计数脉冲输入端。
分析下图的功能试用计数器74161和数据选择器设计一个01100011序列发生器。
1Q 2Q Q 3Q 计数脉冲Q Q Q Q计数脉冲EP=ET =1，保证正常计数，R D=1说明清零无效，D 3D 2D 1D 0=Q 3Q 211，Q 1控制L D 。
此电路工作过程如下：设0000为初始状态，则D 3D 2D 1D 0=0011，L D ＝0，这意味着在第一个脉冲作用下，要置数，使Q 3Q 2Q 1Q 0=0011；当Q 3Q 2Q 1Q 0=0011时，则L D ＝1，这意味着在第二个脉冲作用下，要计数，而置数无效，使Q 3Q 2Q 1Q 0=0100；……就这样逐次分析各个状态，并画出对应的状态图所示。
可见它是八进制计数器。
试分别用以下方法设计一个七进制计数器：（1）利用74290的异步清零功能；（2）利用74163的同步清零功能；（3）利用74161的同步置数功能。
解：（1）74290是二—五—十进制异步加法计数器，具有异步清零功能。
可以利用异步清零法构成七进制计数器：由于七进制计数器的状态数已超过5而小于10，所以可用一片74290构成该计数器，并且应将Q 0与CP 2相连，使其构成8421BCD 码十进制计数器。
它将在0000～1001十个状态之间循环，而七进制计数器只要其中0000～0110七个状态，所以，可以利用输出状态0111(此状态一闪即逝，不作为有效状态)来反馈清零。
（2）74163是16进制同步加法计数器，它的清零端R D 为同步清零方式。
所以要利用同步清零法来完成七进制计数器：由于七进制计数器的模数小于16，所以用一片74163即可。
但要构成七进制计数器，应利用输出状态0110反馈清零。
电路的输出也将在0000～0110之间循环，当出现0110时，与非Q 0Q 3Q21Q计数脉冲门输出低电平，使R D 为0，在下一个CP 脉冲的作用下，才可清零，所以0110是有效状态。
