5半导体存储器习题解答

半导体器件物理课后作业第二章对发光二极管（LED）、光电二极管（PD）、隧道二极管、齐纳二极管、变容管、快恢复二极管和电荷存储二极管这7个二端器件，请选择其中的4个器件，简述它们的工作原理和应用场合。

解：发光二极管它是半导体二极管的一种，是一种固态的半导体器件，可以把电能转化成光能；常简写为LED。

工作原理：发光二极管与普通二极管一样是由一个PN结组成，也具有单向导电性。

当给发光二极管加上正向电压后，从P区注入到N区的空穴和由N区注入到P区的电子，在PN结附近数微米内分别与N区的电子和P区的空穴复合，产生自发辐射的荧光。

不同的半导体材料中电子和空穴所处的能量状态不同。

当电子和空穴复合时释放出的能量多少是不同的，释放出的能量越多，则发出的光的波长越短；反之，则发出的光的波长越长。

应用场合：常用的是发红光、绿光或黄光的二极管，它们主要用于各种LED显示屏、彩灯、工作（交通）指示灯以及居家LED节能灯。

光电二极管光电二极管（Photo-Diode）和普通二极管一样，也是由一个PN结组成的半导体器件，也具有单方向导电特性，但在电路中它不是作整流元件，而是把光信号转换成电信号的光电传感器件。

工作原理：普通二极管在反向电压作用时处于截止状态，只能流过微弱的反向电流，光电二极管在设计和制作时尽量使PN结的面积相对较大，以便接收入射光，而电极面积尽量小些，而且PN结的结深很浅，一般小于1微米。

光电二极管是在反向电压作用下工作的，没有光照时，反向电流极其微弱，叫暗电流；当有光照时，携带能量的光子进入PN结后，把能量传给共价键上的束缚电子，使部分电子挣脱共价键，从而产生电子—空穴对，称为光生载流子。

它们在反向电压作用下参加漂移运动，使反向电流迅速增大到几十微安，光的强度越大，反向电流也越大。

这种特性称为“光电导”。

光电二极管在一般照度的光线照射下，所产生的电流叫光电流。

如果在外电路上接上负载，负载上就获得了电信号，而且这个电信号随着光的变化而相应变化。

存储器习题解答1. ⽤下列芯⽚构成存储系统，各需要多少个RAM芯⽚？需要多少位地址作为⽚外地址译码？设系统为20位地址线，采⽤全译码⽅式。

（1）512×4位RAM构成16KB的存储系统；（2）1024×1位RAM构成128KB的存储系统；（3）2K×4位RAM构成64KB的存储系统；（4）64K×1位RAM构成256KB的存储系统。

解：(1) 需要16KB/512×4=64⽚，⽚外地址译码需20-log2512=11位地址线。

(2) 需要128KB/1K×1=1024⽚，⽚外地址译码需20-log21024=10位地址线。

(3) 需要64KB/2K×4=64⽚，⽚外地址译码需20-log2(1024×2)=9位地址线。

(4) 需要256KB/64K×1位=32⽚，⽚外地址译码需20-log2(1024×64)=4位地址线。

2. 现有⼀种存储芯⽚容量为512×4位，若要⽤它组成4KB的存储容量，需多少这样的存储芯⽚？每块芯⽚需多少寻址线？⽽4KB存储系统最少需多少寻址线？解: 4K×8bit /512×4bit= 16⽚，需要16⽚存储芯⽚；29 = 512，每⽚芯⽚需9条寻址线；212 = 4096，4KB存储系统最少需12条寻址线。

3. ⼀个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的⼤⼩为4个32位字。

（1）求该主存地址中区号、块号和块内地址的位数。

（2）求主存地址为ABCDEF16的单元在Cache中的位置。

解: (1) 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12；区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9；块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。

第六章存储器和可编程器件6.1 填空1、按构成材料的不同，存储器可分为磁芯和半导体存储器两种。

磁芯存储器利用 正负剩磁 来存储数据；而半导体存储器利用 器件的开关状态 来存储数据。

两者相比，前者一般容量较 大 ；而后者具有速度 快 的特点。

2、半导体存储器按功能分有 ROM 和 RAM 两种。

3、ROM 主要由 地址译码器 和 存储矩阵 两部分组成。

按照工作方式的不同进行分类，ROM 可分为 固定内容的ROM 、 PROM 和 EPROM 三种。

4、某EPROM 有8数据线，13位地址线，则其存储容量为 213×8 。

5、PLA 一般由 与ROM 、 或ROM 和 反馈逻辑网络 三部分组成。

6.2 D 0A 0D 1m(3,6,9,12,15)D 210D 3m(0,5,9,13)==∑=⋅=∑⎧⎨⎪⎪⎪⎩⎪⎪⎪ 6.3地址译码器A1A0D3 D2 D1 D0B1B0m 0m 156.4 1。

F Q Q Q Q Q Q Q F Q Q Q Q Q Q Q Q Q F Q Q 110212102210210210310=⋅+⋅+⋅=⋅⋅+⋅+⋅⋅=⋅⎧⎨⎪⎪⎩⎪⎪2、CP F1F2F36.5A AB BC C i-1i-1S i C i6.6 用PLA 实现BCD8421码十进制加法计数器和相应的显示译码电路。

D 1Q1Q1D2 Q2 Q2D3 Q3Q3D4Q4Q49 87654 3210a b c d e f ga b cdef g。

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。

存储器选择题：1、下面关于半导体存储器组织叙述中，错误的是()。

DA、存储器的核心部分是存储体，由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成C、一个存储单元有一个编号，就是存储单元地址D、同一个存储器中，每个存储单元的宽度可以不同2、下面()存储器是目前已被淘汰的存储器。

CA、半导体存储器B、磁表面存储器C、磁芯存储器D、光盘存储器3、若SRAM芯片的容量为1024*4位，则地址和数据引脚的数目分别是()。

AA、10,4B、5,4C、10,8D、5,84、若计算机字长16位，主存地址空间大小是64KB，按字节编址，则主存寻址范围是()。

AA、0~64K-1B、0~32K-1C、0~64KB-1D、0~32KB-15、需要定时刷新的半导体存储器芯片是()BA、SRAMB、DRAMC、EPROMD、Flash Memory6、假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为()。

CA、4000HB、6000HC、8000HD、A000H7、假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器，芯片内各单元交叉编址，则地址BFFFH所在的芯片的最小地址为()。

DA、0000HB、0001HC、0002HD、0003H8、假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，，主存块大小为1个字，每字32位，写操作时采用全写方式，则能存放32K字数据的Cache的总容量至少应有多少位( )。

BA、1504KB、1536KC、1568KD、1600K9、假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，，主存块大小为1个字，每字32位，写操作时采用回写方式，则能存放32K字数据的Cache的总容量至少应有多少位( )。

CA、1504KB、1536KC、1568KD、1600K10、假定主存地址位数为32位，按字节编址，主存和Cache之间采用全相连映射方式，，主存块大小为1个字，每字32位，写操作时采用回写方式和随机替换策略，则能存放32K 字数据的Cache的总容量至少应有多少位( )。

第六章存储器系统本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。

6.1 重点与难点本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。

主要掌握的知识要点如下：6.1.1 半导体存储器的基本知识1.SRAM、DRAM、EPROM和ROM的区别RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。

根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。

SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。

一般工作条件下，EPROM 是只读的。

2.导体存储器芯片的主要性能指标（1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。

（2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。

TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。

（3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。

MTBF越长，可靠性越高。

（4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。

第四章思考题与习题1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory答：主存：与CPU 直接交换信息，用来存放数据和程序的存储器。

辅存：主存的后援存储器，不与CPU 直接交换信息。

CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。

RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。

SRAM：静态RAM，以触发器原理存储信息。

DRAM：动态RAM，以电容充放电原理存储信息。

ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。

PROM：一次性编程的只读存储器。

EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。

EEPROM：用电可擦除的可编程只读存储器。

CDROM：只读型光盘Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。

答：寄存器、缓存、主存、磁盘、磁带等。

速度按顺序越来越慢，容量越来越高和价格/位越来越低3．存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存4．说明存取周期和存取时间的区别。

答：存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。

即：存取周期= 存取时间+ 恢复时间5．什么是存储器的带宽？若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。