45nm工艺库的版图规则(ppt,课件)

格式：ppt
大小：2.29 MB
文档页数：28

下载文档原格式

45nm工艺库的版图规则

Metal1
Rule 7.1 7.2 7.3 7.4 Description Minimum width Minimum spacing Minimum overlap of any contact Minimum spacing when either metal line is wider than 10 lambda um 0.065 0.065 0.035/0
Rule POLY.1 POLY.2 POLY.3 POLY.4 POLY.5
Value 50 nm 140 nm 50nm 70 nm 50 nm
Description Minimum width of poly Minimum spacing of poly AND active Minimum poly extension beyond active Minimum enclosure of active around gate Minimum spacing of field poly to active
可获得的Contact hole and Via hole metal1/diff 接触孔 metal1/poly 接触孔 metal1/metal2 通孔 metal2/metal3 通孔
通孔尺寸 Cut(通孔): overlap (复盖) : 65 x 65 5 65 35/90
minimum spacing(间距): diff接触孔与poly间距：
POLY.6
75 nm
Minimum Minimum spacing of field poly
50 50
140
70
50
75
Rule WEL L.1 WEL L.2 WEL L.3 WEL L.4

半导体集成电路设计流程PowerPoint演示文稿

22
6 VLSI制造工艺
集成电路生产工艺就是将设计人员的设计转移到硅材料中，制造出能完成特定功能的芯片。
集成电路生产工艺主要技术包括：图形转换技术；薄膜制备技术；掺杂技术。
23
集成电路制造的主要流程
24
芯片加工主要过程
硅片
由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层
用掩膜版重复20-30次
版图级设计：设计完成版图。版图用于制造集成电路生产所需要的光刻版。数字电路设计一般采用自动布局布线的方式生成版图。
布局后验证：在版图生成后，将寄生的电容提取然后再仿真以获得精确的电路特性。
11
版图系统规划
IO Hardmacro Row of power for standard cells
2、电路仿真工具：Cadence公司Spectre，Synopsys公司的Hspice 等
3、版图设计工具：Candence公司的Virtuoso 等，Synopsys公司的 Cosmos，华大的熊猫系列产品。
4、版图验证与参数提取工具：Cadence公司的Diva，Dracula， Assura，Synopsys公司的Herculers，Mentor公司的Calibre等。
目录
1 VLSI设计及发展特点 2 集成电路设计与制造的主要流程 3 集成电路设计分类 4 数字集成电路设计流程 5 模拟集成电路设计流程 6 VLSI制造工艺
1
1 VLSI设计及发展特点
集成电路设计是将设计人员头脑中的概念转换成半导体工艺生产所需要的版图。
2
集成电路的发展特点
2000年代以来，集成电路工艺发展非常迅速，已从深亚微米(0.18到0.35微米)进入到超深亚微米(90，65， 45，32纳米)。其主要特点：特征尺寸越来越小,45nm以下芯片尺寸越来越大，12英寸，已有36英寸单片上的晶体管数越来越多，上亿时钟速度越来越快，电源电压越来越低，布线层数越来越多， I/O引线越来越多，

集成电路工艺和版图设计参考培训课件

02.10.2020
4
生产工厂简介
PSI
02.10.2020
5
02.10.2020
Fab Two was completed January 2, 1996 and is a "State of the Art" facility. This 2,200 square foot facility was constructed using all the latest materials and technologies. In this set of cleanrooms we change the air 390 times per hour, if you do the math with ULPA filtration this is a Class One facility. We have had it tested and it does meet Class One parameters (without any people working in it). Since we are not making microprocessors here and we don't want to wear "space suits", we run it as a class 10 fab. Even though it consistently runs well below Class Ten.
6
Here in the Fab Two Photolithography area we see one of our 200mm .35 micron I-Line Steppers. this stepper can image and align both 6 & 8 inch wafers.

解析45NM纳米CPU制作工艺

解析45NM纳米CPU制作工艺CPU的发展史也可以看作是制作工艺的发展史。

如果想要提高CPU的性能，那么更高的频率、更先进的核心以及更优秀的缓存架构都是不可或缺的，而此时自然也需要以制作工艺作为保障。

几乎每一次制作工艺的改进都能为CPU发展带来最强大的源动力，无论是Intel还是AMD，制作工艺都是发展蓝图中的重中之重，如今处理器的制造工艺已经走到了45纳米的新舞台，它将为新一轮CPU高速增长开辟一条康庄大道。

很多用户都对不同的CPU的制作工艺非常熟悉，然而如果问他们什么是制作工艺，65纳米、45纳米代表的是什么，有什么不同，这些问题他们未必能够准确地解答，下面我们就一起来详细了解一下吧。

一、铜导互连的末代疯狂：45纳米制作工艺几乎每一次制作工艺的改进都会给CPU发展带来巨大的源动力。

以如今炙手可热的Pentium4为例，从最初的0.18微米到随后的65纳米，短短四年中我们看到了惊人的巨变。

如今，45纳米制作工艺再一次突破了极限，这也被视为是铜导互连技术的最终畅想曲。

1．制作工艺的重要性早期的微处理器都是使用0.5微米工艺制造出来的，随着CPU频率的增加，原有的工艺已无法满足产品的要求，这样便出现了0.35微米以及0.25微米工艺，不久以后，0.18微米、0.13微米以及90纳米制造的处理器产品也相继面世。

另外一方面，早期芯片内部都是使用铝作为导体，但是由于芯片速度的提高，芯片面积的缩小，铝线已经接近其物理性能极限，所以芯片制造厂商必须找出更好的能够代替铝导线的新的技术，这便是我们常说的铜导技术。

铜导线与铝导线相比，有很大的优势，具体表现在其导电性要优于铝，而且电阻小，所以发热量也要小于现在所使用的铝，从而可以有效地提高芯片的稳定性。

我们今天所要介绍的65纳米技术也是向着这一方向发展。

Intel在IDF 2007上骄傲地展示45nm工艺光刻蚀是目前CPU制造过程当中工艺非常复杂的一个步骤，其过程就是使用一定波长的光在感光层中刻出相应的刻痕，由此改变该处材料的化学特性。

Virtuoso软件的使用技巧

使icfb和终端可以同时使用
Tools →Library Manager
新建库： File→New →Library
File→New →Cell View
Tool:Composer-Schematic
主要内容
1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
主要内容
1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
Calibre →Run PEX
128
129 # add layout topcell name to replace xxx
130 setenv LAYOUT_PRIMARY "OP_CL_3p"
131 #setenv LAYOUT_PRIMARY "mpw_08"
132 #setenv LAYOUT_PRIMARY "HDPWM_top_with_buffer"
调用生成的模块
常用的快捷键
i (instance)：插入元件 f (full screen)：全屏幕 w (wire) ：连线 p (pin):加管脚 q (quality):编辑属性
e：进入下一层模块 ctrl+e：返回上一层模
块
[ : 缩小两倍 ] :放大两倍
主要内容
1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真

纳米加工技术ppt课件

❖ 微观操作
❖ 引发化学反应
❖ STM在场发射模式时，针尖与样品仍相当接近，此时用不很高的外加电压（最低可到10V左右）就可产生足够高的电场，电子在其作用下将穿越针尖的势垒向空间发射。这些电子具有一定的束流和能量，由于它们在空间运动的距离极小，至样品处来不及发散，故束径很小，一般为毫微米量级，所以可能在毫微米尺度上引起化学键断裂，发生化学反应。
纳米加工分类
❖ 包括切削加工（精密切削等）、化学腐蚀(电化学等）、能量束加工（电子束、离子束等）、复合加工、扫描隧道显微技术加工等多种方法
严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。
纳米加工关键技术
严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。
国外纳米技术进展
❖ 朗讯公司和牛津大学: 纳米镊子 ❖ 碳纳米管“秤”，称量一个病毒的重量 ❖ 称量单个原子重量的“纳米秤”
严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。
严格执行突发事件上报制度、校外活动报批制度等相关规章制度。做到及时发现、制止、汇报并处理各类违纪行为或突发事件。
❖ 纳米压印技术于20世纪90年代中叶诞生的纳米压印
(naIloimprim limography，NIL)技术，最近被国外称为 “将改变世界的十大新兴技术”之一。NIL技术的概念可说是源自于我们日常生活中盖印章的行为，此动作可将原来在印章上的图形压印到另外一件物体表面上。

Virtuoso软件的使用技巧

主要内容
1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
Exceed Broadcast →选择用户
设置环境变量：setenv DISPLAY IPso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
Calibre →Run PEX
仿真环境：Tools →Analog Environment
添加库文件：Setup →Model Libraries
Browse →Add
设定仿真参数:Analyses →Choose
节点电流：Outputs →To Be Saved Select On Schematic
保存仿真参数：Session → Save state
netlist and run 与run
simulation → Output log
瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态……
仿真结果的测量
主要内容
1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真
版图与原理图一致性的错误——检查工具 LVS(Layout versus Schematic)。
Calibre →Run DRC
Rules →Run DRC
查找错误
LVS(Layout vs. Schematic) Input the netlist
由版图生成.gds文件 there is no errors and

英特尔45nm半导体工艺技术解析

英特尔45nm半导体工艺技术解析2008/3/25/08:50 来源：电子工程专辑在2007年12月国际电子元件会议(IEDM)举行前约一个月，美国EETimes 杂志曾提到，英特尔公司45nm工艺技术的主要特点是采用铪基高k介电材料，将氮化钛(TiN)用于PFET取代栅极，并将TiN阻挡层与一种功函数调整金属组成的合金用于NFET取代栅极。

英特尔公司的45nmHKMG(高k金属栅极)技术的一些重点在于：高k栅极先加工、金属栅后加工的集成方式；氧化铪栅极介电材料(1.0nmEOT)；以及双带边功函数金属栅极(TiN用于PMOS，TiAlN用于NMOS)。

栅极后加工集成是一个重点，需要在英特尔公司工艺流程中作进一步说明。

上面提到的“先加工”和“后加工”是指按照多晶硅积淀工艺形成高k栅极和金属栅极的顺序。

目前众所周知的是，英特尔公司在45nm节点采用了一种栅极后加工或取代栅极工艺流程。

但这也引发了对其语义的激烈争论：它究竟是“栅极”还是“后加工”。

取代栅极流程让英特尔公司能够复用过去多晶硅栅极技术中的许多工艺步骤和工具。

曝光多晶硅并形成传统二氧化硅及氮化硅侧壁分隔层的工艺，在源/漏极形成及它们的轻掺杂延伸区域中均利用了已获验证的自对准工艺。

一旦这些步骤完成，多晶硅就被除去，而功函数金属取而代之被积淀。

但在第一次多晶硅积淀之前有一些很有趣的事情发生。

与IEDM发表的文章叙述相反，英特尔公司在牺牲的栅极多晶硅之前积淀了第一个功函数金属层。

图1：英特尔公司PenrynPMOS晶体管结构。

图2：晶体管的物理栅极长度(LG)测量。

图3：0.346平方微米的SRAM单元。

对于P沟道晶体管，TiN紧跟着HfO2介电材料之后被积淀。

添加铝形成TiAlN后可以将功函数调整为适合于N沟道晶体管。

英特尔的工艺通过在多晶硅形成和图样化之前积淀首个功函数层可以保护HfO2免受多晶硅蚀刻。

SI工程师把首个金属栅极层称为顶部接口层(TIL)，因为它为HfO2电介质提供了无可否认的保护。

微电子工艺PPT课件

1833年，英国科学家电子学之父法拉第最先发现硫化银的电阻随着温度的变化情况不同于一般金属，一般情况下，金属的电阻随温度升高而增加，但巴拉迪发现硫化银材料的电阻是随着温度的上升而降低。这是半导体现象的首次发现。
1874年，电报机、电话和无线电相继发明等早期电子仪器亦造就了一项新兴的工业──电子业的诞生。
如今，渝德科技被中航集团收购，更名为中航微电子。我市已有西南集成电路、中航微电子、奥特斯集成电路基板、台晶（重庆）电子、重庆石墨烯科技公司、SK海力士、中电24所、四联微电子等集成电路生产和研发机构，形成了设计-制造-封装的完备产业链，重庆大学和重庆邮电大学成立了半导体学院培养集成电路人才。
.
20
1958年：仙童公司Robert Noyce与德仪公司基尔比间隔数月分别发明了集成电路，开创了世界微电子学的历史；
1960年：H H Loor和E Castellani发明了光刻工艺；1962年：美国RCA 公司研制出MOS场效应晶体管。
1963年：F.M.Wanlass和C.T.Sah首次提出CMOS技术，今天， 95%以上的集成电路芯片都是基于CMOS工艺
1971年：全球第一个微处理器4004由Intel公司推出，这是一个里程碑式的发明； 1978年：64kb动态随机存储器诞生，不足0.5平方厘米的硅片上集成了 14万个晶体管，标志着超大规模集成电路（VLSI）时代的来临；
1979年：Intel推出5MHz 8088微处理器，之后，IBM基于8088推出全球第一台PC
.
115
本课程内容结构？
集成电路制造技术—原理与工艺
硅材料
集成电路工艺
集成和封装测试
第1单元
1 单晶硅结构
2 硅锭及圆片制备

第6章版图设计准则ppt课件

符号尺寸
含义
10.c 0.4 有源区,
(d, e)
Poly1, Poly2对最小孔最小覆盖
10.c.3 0.8 有源区对butting contact最小覆盖
10.f 0.6 漏源区接触孔与栅最小间距
10.g 0.6 Poly1,2上孔与有源区最小间距
dg
c
af
a
b
a.1 e
.
c.3
g
设计规则 metal1
8.c 0.6 注入区对有源区最小包围
8.d 0.6 注入区与有源区最小间距
H
c d N+
E
f
.
设计规则 implant
符号尺寸
含义
8.E 0.75 N+(P+)注入区与P+(N+)栅间距
8.f 0.75 N+(P+)注入区与N+(P+)栅间距
8.H 0 注入区对有源区最小覆盖（定义butting contact）
4.f 0.5 硅栅与有源区最小内间距
4.g 0.3 场区poly1与有源区最小内间距
e
e
N+
f
b
g
c
P+
f
b
g
a
d
b
.
设计规则 High Resistor
在Poly2上定义高阻区
符号尺寸
含义
5.a 2.0 高阻最小宽度
5.b 1.0 高阻最小间距
5.c 1.0 高阻对poly2的最小覆盖
5.d 1.0 高阻与poly2的间距
.
引言
• 解决办法 • 厂家提供的设计规则(topological design rule)，

集成电路工艺和版图设计参考ppt课件

认识到了贫困户贫困的根本原因，才能开始对症下药，然后药到病除。近年来国家对扶贫工作高度重视，已经展开了“ 精准扶贫”项目
微电子制造工艺
23.02.2024
Jian Fang
1
认识到了贫困户贫困的根本原因，才能开始对症下药，然后药到病除。近年来国家对扶贫工作高度重视，已经展开了“ 精准扶贫”项目
23.02.2024
Jian Fang
10
认识到了贫困户贫困的根本原因，才能开始对症下药，然后药到病除。近年来国家对扶贫工作高度重视，已经展开了“ 精准扶贫”项目
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
23.02.2024
Jian Fang
12
认识到了贫困户贫困的根本原因，才能开始对症下药，然后药到病除。近年来国家对扶贫工作高度重视，已经展开了“ 精准扶贫”项目
Currently our PS300A and PS300B diffusion tools are capable of running both 200mm & 300mm wafers. We can even process the two sizes in the same furnace load without suffering any uniformity problems! (Thermal Oxide Only)

电路切片本文采用四十五所提供的划片机将刻蚀完的超导薄膜按照图51所示进行切割。切割时基片双。。。

独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。

据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。

与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。

签名：日期：年月日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。

本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。

（保密的学位论文在解密后应遵守此规定）签名：导师签名：日期：年月日摘要摘要本文主要介绍了高温超导材料的基本特性，超导滤波器的设计制作与调试,并且简要介绍了制冷系统，最终设计研制了高性能接收机前端。

该前端系统不仅具有极高的灵敏度，而且具有很强的抗干扰能力。

该系统主要由超导滤波器、低温低噪声放大器及制冷系统三部分组成。

通过一种全波电磁仿真软件IE3D，本文设计制作了1.8GHz超导滤波器。

为了得到较好的高端抑制频响特性和较小的体积，滤波器采用SIR（Step impedance resonator）结构，实现了滤波器的小型化、较好的带外抑制和高选择性。

在实验的过程当中，发现基片材料－YBCO的刻蚀工艺对滤波器的性能有很大影响，于是围绕高温超导薄膜YBCO的激光刻蚀技术展开了一系列研究，主要侧重于研究它的激光化学效应，并获得了无掩模时激光化学刻蚀图形，对其特点进行分析。

为了让超导滤波器正常工作，传统的方法是将滤波器放入液氮，但此方法难以实用化。

所以为了获得液氮温区，本文采用了一种STIRLING制冷机。

将超导滤波器和低温低噪声放大器置于低温杜瓦中，并将其与制冷机冷头相连，由此利用制冷机获得滤波器和放大器正常工作所需温度。

IC工艺和版图设计之栓锁效应与布局规则 PPT

防止闩锁的方法4
隔离槽
P+ N+
N+ P+
Nwell
P-epi
P+sub
Holding Voltage
Trench=2.5u
Trench=1.4u
Trench=0u N+和P+间距
防止闩锁的方法4：使用使用隔离槽
latch-up保护方法
防止闩锁的方法5（1）
保护PMOS
保护NMOS
VDD GND VDD GND
N+ P+
In Out P+ N+ P+ N+ P+ N+
N+ P+
Nwell P- epi
Nwell Latch up path
P+sub
Rwell
Q1
Rw2
Rs2 Rsub Q2
latch-up保护方法
防止闩锁的方法5（2）
防止闩锁的方法5 使用Guardring： 1.多子GuardRing ： P+ Ring环绕NMOS并接GND； N+ Ring环接PMOS并接VDD。使用多子保护环可以降低Rwell和Rsub的阻值，且可以阻止多数载流子到基极。 2.少子GuardRing ：制作在N阱中的N+ Ring环绕NMOS并接VDD； P+Ring环绕PMOS并接GND。使用少子保护环可以减少因为少子注入到阱或衬底引发的闩锁。
此时latch up不会产生。
latch-up原理分析
OUT Q1
Rwell
Rsub Q2
当一个BJT集电极电流受外部干扰突然增加到一定值时，

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

PS=PD =105n×2+W
AS=AD =105n×W
重要
90 50
3 50
50
50
55
单位：nm
最小尺寸
W
90
L
50
Poly伸出有源区
50
扩散层伸出poly
105
Poly与有源区间距
50
扩散层与阱边缘间距
55
Contact hole and Via hole (接触孔和通孔)
可获得的Contact hole and Via hole metal1/diff 接触孔 metal1/poly 接触孔 metal1/metal2 通孔 metal2/metal3 通孔
Description Minimum width of poly Minimum spacing of poly AND active Minimum poly extension beyond active Minimum enclosure of active around gate Minimum spacing of field poly to active Minimum Minimum spacing of field poly
Value 70 nm 25 nm 45 nm none
Description Minimum spacing of nimplant/ pimplant to channel Minimum spacing of nimplant/ pimplant to contact Minimum width/ spacing of nimplant/ pimplant Nimplant and pimplant must not overlap
Rule CONTACT.1 CONTACT.2 CONTACT.3 CONTACT.4 CONTACT.5 CONTACT.6 CONTACT.7
Value 65 nm 75 nm none 5 nm 5 nm 35 nm 90 nm
Description Minimum width of contact Minimum spacing of contact saveDerived: contact must be inside active or poly or metal1 Minimum enclosure of active around contact Minimum enclosure of poly around contact Minimum spacing of contact and gate Minimum spacing of contact and poly
层内设计规则
单位：nm
Well
相同阱
0 or 135
200
不同阱
0 or 225
gatepolys fieldpolys
140
75
Poly
50
80
Active
Metal1
65
N+，P+
90
Poly
65
75
con/via1
35
Metal2
70
65
M1 or M2
70
Implant可与well同样大小

35
WEL 135 Minimum spacing of nwell/pwell at L.3 nm the same potential
WEL 200 L.4 nm
Minimum width of nwell/pwell
Rule IMPLANT.1 IMPLANT.2 IMPLANT.3/4 IMPLANT.5
Rule ACTIVE.1 ACTIVE.2 ACTIVE.3 ACTIVE.4
Value 90 nm 80 nm 55 nm none
Description Minimum width of active Minimum spacing of active Minimum enclosure/spacing of nwell/pwell to active saveDerived: active must be inside nwell or pwell
50 140
50
70
50
75
Rule
Valu e
Description
WEL L.1
none
saveDerived: nwell/pwell must not overlap
WEL 225 Minimum spacing of nwell/pwell at L.2 nm different potential
35
重要
最小宽度
Poly
50
metal1
65
有源区（扩散区，N+，P+） 90
Contact or Via Hole
65
最小间距
75/140 65 80 65
2）Inter-Layer Design Rules 层间设计规则
Transistors
70 55
50
50 65 35
90
50
5
单位： nm
设计规则
• lamda规则
– 最小尺寸以lamda的倍数来规定
• 微米规则
– 直接用具体的微米、纳米等单位来规定
• Grid
– 由具体工艺规定 – 分辨率 – 0.18mm工艺为45nm，45nm工艺为2.5nm – 版图中所绘制的矩形、互连线等尺寸必须是它
的倍数
1）Intra-Layer Design Rules
通孔尺寸
Cut(通孔): overlap (复盖) :
65 x 65 5
minimum spacing(间距): 65
diff接触孔与poly间距： 35/90
Rule POLY.1 POLY.2 POLY.3 POLY.4 POLY.5 POLY.6
Value 50 nm 140 nm 50nm 70 nm 50 nm 75 nm
Rule
Value Description
METAL1.1 65 nm Minimum width of metal1
METAL1.2 65 nm Minimum spacing of metal1
NCSU PDK45nm 版图规则
工艺流程
• 与版图的对应关系 • 了解一定的工艺流程背景知识有助于画好
版图
gate-oxide
Tungsten n+
p-well
p-epi p+
TiSi2
AlCu SiO2
poly
n-well
SiO2 p+
VDD
VDD
M2 M4
Vin
Vout
Vout2
M1
M3

45nm工艺库的版图规则(ppt,课件)

合集下载