当前位置：文档之家 › 数字逻辑设计及应用 专科3 答案

数字逻辑设计及应用 专科3 答案

  • 格式：pdf
  • 大小：224.43 KB
  • 文档页数：3

下载文档原格式

  / 3

合集下载

电子科大18秋《数字逻辑设计及应用(专科)》在线作业1

电子科大18秋《数字逻辑设计及应用(专科)》在线作业1

------------------------------------------------------------------------------------------------------------------------------ (单选题) 1: 状态si和sj等介的条件是A: 只要到达的次态相同B: 只要在相同输入时有相同的输出C: 只要si的次态是sj，sj的次态是siD: 同时具备A和B正确答案:(单选题) 2: 两个与非门交叉耦合构成的SR锁存器（基本RS触发器），当加入后，触发器的状态将是A: Q=0，Q'=1B: Q=Q'=1C: Q=1，Q'=0D: Q=Q'=0正确答案:(单选题) 3: 欲比较两个多位二进制数的大、小抑或相等，应选用A: 编码器B: 译码器C: 加法器D: 数值比较器正确答案:(单选题) 4: 逻辑式A'+B（C'+DE）的对偶式是A: A'B+C'D+EB: A'[B+C'(D+E)]C: AB'+CD'+E'D: A[B'+C(D'+E')]正确答案:(单选题) 5: 下列数中最大的是A: （101101）2B: （55）8C: （45）10D: （2E）16正确答案:(单选题) 6: 参考书第254页图P5.18中，在Q9～Q12中，是翻转触发器的是A: Q9B: Q10C: Q11D: Q12正确答案:(单选题) 7: 一块八选一的数据选择器，其选择（地址）输入有A: 1位B: 3位C: 5位D: 8位正确答案:------------------------------------------------------------------------------------------------------------------------------ (单选题) 8: 某符号二进制数的原码是10110101,则其补码是A: 11001011B: 11001010C: 110101D: 1001010正确答案:(单选题) 9: n级触发器构成的扭环形计数器，其有效循环内的状态数有A: n个B: 2n个C: 2n-1个D: 2n个正确答案:(单选题) 10: 逻辑式A'+AB＝A: A'+BB: A'+AC: A'D: AB正确答案:(单选题) 11: 逻辑式A'（B+C'D）的反演式是A: A（B'+CD')B: A+B'(C+D')C: A+B'C+D'D: A'+B(C'+D)正确答案:(单选题) 12: 一片存储容量为1024×8位的ROM，其地址码有A: 8位B: 1024位C: 10位D: 82位正确答案:(单选题) 13: TTL电路使用的电源电压Vcc＝A: 0.2VB: 1.4VC: 3.4VD: 5V正确答案:(单选题) 14: 十六进制数（FF）16对应的十进制数是A: 1515B: 255C: 256D: 225正确答案:(单选题) 15: 逻辑式A'（B+C'D）的反演式是------------------------------------------------------------------------------------------------------------------------------ A: A（B'+CD')B: A+B'(C+D')C: A+B'C+D'D: A'+B(C'+D)正确答案:(单选题) 16: 一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（）。

电子科技大学14秋《数字逻辑设计及应用》在线作业3答案

电子科技大学14秋《数字逻辑设计及应用》在线作业3答案
A.错误
B.正确
?
正确答案：A
A.错误
B.正确
?
正确答案：A
4.若AB＝AC，一定是B＝C。
A.错误
B.正确
?
正确答案：A
5.施密特触发器是一种双稳态电路。
A.错误
B.正确
?
正确答案：B
6.若AB＋AC＝1，则一定是A＝1。
A.错误
B.正确
?
正确答案：B
7.施密特触发器可以用来鉴别脉冲幅度。
A.错误
B.正确
?
正确答案：B
8.若A＋B＝A＋C，则一定是B＝C。
A. 1位
B. 3位
C. 4位
D. 8位
?
正确答案：B
4.下列电路中，是时序电路的是
A.二进制译码器
B.移位寄存器
C.数值比较器
D.编码器
?
正确答案：B
5.属于组合逻辑电路的部件是（）
A.编码器
B.寄存器
C.触发器
D.计数器
?
正确答案：A
6.一个多输入的或非门，输出为1的条件是
A.只要有一个输入为1，其余输入无关
A.数据选择器
B.数值比较器
C.加法器
D.触发器
?
正确答案：AB
2.逻辑代数的三种基本运算是
A.与
B.或
C.非
D.相除
?
正确答案：ABC
三,判断题
1.扭环形计数器都是不能自启动的。
A.错误
B.正确
?
正确答案：A
2.数据选择器是一种时序电路。
A.错误
B.正确
?
正确答案：A
3.任何一个逻辑函数的最简与或式一定是唯一的。

数字逻辑第3章习题参考解答

数字逻辑第3章习题参考解答

3.68
分析图 3-37 所示反相器的下降时间，设 RL=900Ω ，VL=2V。
解：该电路图可以等效为下列带开关的一阶电路图。当输出从高态转 为低态时，可以等效为开关 K 从位置 1 转到位置 2。
按照一阶电路三要素法的分析方法，对于电容上的电压分析如下： 初态：VH=4.45V 终态：VL=0.2V
VOUT VL VH VL (1 e t / )
由上式可以得出从 1.5V 到 3.5V 的上升时间为：
t ln VH 1.5 19ns VH 3.5
可以驱动。
I=（3.84-2.03）/0.487 = 3.72 < 4mA
可以驱动。
3.40 一个发光二极管导通时的电压降约为 2.0V，正常发光时需要约 5mA 的电流。当发光二极管如图 3－54（a）那样连接时，确定上拉电 阻的适当值。 解：根据 3.7.5 所给的条件，低态输出电平 VOLmax=0.37V。 对应等效 电路如下：
13 画出 NOR3 对应的电路图。 解：3 输入端或非门结构应为：上部 3 个 P 管串联，下部 3 个 N 管并 联，结构如图所示。
3.15 画出 OR2 所对应的电路图。 解：在 NOR2 电路的输出端后面级联一个 INV。
3.59 解：
画出图 X3.59 逻辑图所对应的电路图。
3.21 若输出低电平阈值和高电平阈值分别设置为 1.5V 和 3.5V，对 图 X3.21 所示的反相器特性，确定高态与低态的 DC 噪声容限。 解：由图中可以看到，输出 3.5V 对应的输入为 2.4V,输出 1.5V 对应 的输入为 2.5V； 所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声 容限为：2.4-1.5=0.9 V。

2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答

2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答

2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答------------------------------------------作者------------------------------------------日期电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称：♉数字逻辑设计及应用♉♉ 考试形式： 闭卷 考试日期：   年  月  日考试时长：♉♉♉♉分钟课程成绩构成：平时  ， 期中  ， 实验 ， 期末  本试卷试题由♉♉♉七♉♉部分构成，共♉♉♉♉♉页。

✋ ☞♓●● ☐◆♦ ⍓☐◆❒ ♋⏹♦♦♏❒♦ ♓⏹ ♦♒♏ ♌●♋⏹♦ ☎❼ ✠ ❼✆ ✋♐ ♋ ⌧ ♌♓⏹♋❒⍓ ♎♏♍☐♎♏❒ ♒♋♦  ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ✌ ♦♒♏ ♋♍♦♓❖♏ ☹ ☐◆♦☐◆♦ ✡ ♦♒☐◆●♎ ♌♏ ☎  ☐❒ ♒♓♑♒ ✆ ✋♐ ♦♒♏ ⏹♏⌧♦ ♦♦♋♦♏ ☐♐ ♦♒♏ ◆⏹◆♦♏♎ ♦♦♋♦♏♦ ♋❒♏ ❍♋❒♏♎ ♋♦ ❽♎☐⏹❼♦♍♋❒♏♦❾ ♦♒♏⏹ ♎♏♦♓♑⏹♓⏹♑ ♋ ♐♓⏹♓♦♏ ♦♦♋♦♏ ❍♋♍♒♓⏹♏ ♦♒♓♦ ♋☐☐❒☐♋♍♒ ♓♦ ♍♋●●♏♎ ❍♓⏹♓❍♋● ☎ ♍☐♦♦ ✆ ♋☐☐❒☐♋♍♒❆♒♏ ♉☹ ☐♐ ♌♓♦ ♍☐◆⏹♦♏❒ ⌧ ♓♦ ☎  ☐❒ ●☐♦ ✆ ♦♒♏⏹ ♍☐◆⏹♦♓⏹♑ ♦☐  ♓⏹ ♎♏♍❒♏♋♦♓⏹♑ ☐❒♎♏❒ ❆☐ ♎♏♦♓♑⏹ ♋ ✂✂ ♦♏❒♓♋● ♦♏❑◆♏⏹♍♏ ♑♏⏹♏❒♋♦☐❒ ♌⍓ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒♦ ♦♒♏ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒ ♦♒☐◆●♎ ⏹♏♏♎☎  ✆ ♌♓♦ ♋♦ ●♏♋♦♦ ⏹♏ ♦♦♋♦♏ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹ ♓♦ ✈✉☺✈❼❼✈ ✋♐ ♦♏ ◆♦♏ ❆ ♐●♓☐♐●☐☐ ♦♓♦♒ ♏⏹♋♌●♏ ♦☐ ♍☐❍☐●♏♦♏ ♦♒♏ ♏❑◆♋♦♓☐⏹，♦♒♏ ♏⏹♋♌●♏ ♓⏹☐◆♦ ☐♐ ❆ ♐●♓☐♐●☐☐ ♦♒☐◆●♎ ♒♋❖♏ ♦♒♏ ♐◆⏹♍♦♓☐⏹ ☜☠☎ ☺✈❼✈ ✆ ✌ ♌♓♦ ♓⏹♋❒⍓ ♍☐◆⏹♦♏❒ ♍♋⏹ ♒♋❖♏ ☎  ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♋♦ ❍☐♦♦ ♌♓♦ ☺☐♒⏹♦☐⏹ ♍☐◆⏹♦♏❒ ♦♓♦♒ ⏹☐ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎  ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♌♓♦ ●♓⏹♏♋❒ ♐♏♏♎♌♋♍ ♦♒♓♐♦❒♏♑♓♦♦♏❒ ☎☹☞✆ ♍☐◆⏹♦♏❒ ♦♓♦♒ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎  ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ✋♐ ♦♏ ◆♦♏ ♋  ♦♒☐♦♏ ♍♋☐♋♍♓♦⍓ ♓♦    ♌♓♦♦ ♦☐ ♍☐⏹♦♦❒◆♍♦ ♋ ♌♓♦ ♌♓⏹♋❒⍓ ♍☐♎♏ ♦☐ ♑❒♋⍓ ♍☐♎♏ ♍☐⏹❖♏❒♦♏❒ ♦♒♏⏹ ♦♒♏ ♋♎♎❒♏♦♦ ♓⏹☐◆♦♦ ♋❒♏  ☎  ✆ ♦♓●● ♌♏ ♦♒♏ ☐◆♦☐◆♦ ♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦  ☐♐ ♋⏹  ♌♓♦ ✌  ♦♒♏ ♍☐❒❒♏♦☐☐⏹♎♓⏹♑ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ✞ ❆♒♏ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ☎  ✆ ✞ ♦♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦ ✋✋ ●♏♋♦♏ ♦♏●♏♍♦ ♦♒♏ ☐⏹●⍓ ☐⏹♏ ♍☐❒❒♏♍♦ ♋⏹♦♦♏❒ ♓⏹ ♦♒♏ ♐☐●●☐♦♓⏹♑ ❑◆♏♦♦♓☐⏹♦☎❼ ✠ ❼✆ ✋♐♋ ⌧ ❍♋♑⏹♓♦◆♎♏ ♍☐❍☐♋❒♋♦☐❒ ♒♋♦ ✌☹❆✋☠ ✌☝❆✋☠ ✌☜✈✋☠ ✌✌✌✌   ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ♦♒♏ ☐◆♦☐◆♦♦ ♋❒♏ ☎ ✆✌✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✌♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏  ♦♒♋♦ ♦☐◆●♎ ♦♒♏ ☐◆♦☐◆♦♦ ☐♐ ♦♒♏ ♌♓♦ ♋♎♎♏❒ ⌧ ♌♏ ☎  ✆ ♦♒♏⏹ ✌✌ ✌✌  ♋⏹♎ ✌✌✆   ✆  ✆  ✆  ☞♓♑◆❒♏  ♒♓♍♒ ☐♐ ♦♒♏ ♐☐●●☐♦♓⏹♑ ♦♦♋♦♏❍♏⏹♦♦ ♓♦ ✋☠☜❆✍ ☎ ✌ ✆✌✆ ✌  ●♋♦♍♒ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦ ♦♓●● ♐☐●●☐♦ ♦♒♏ ♓⏹☐◆♦ ♋♦ ●☐⏹♑ ♋♦ ♦♒♏ ♍☐⏹♦❒☐● ♓⏹☐◆♦  ♓♦ ♋♍♦♓❖♏ ●☐♦✆ ✌  ♐●♓☐ ♐●☐☐ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦♦ ☐◆♦☐◆♦ ♦♓●● ⏹☐♦ ♍♒♋⏹♑♏ ◆⏹♦♓● ♦♒♏ ♏♎♑♏ ☐♐ ♦♒♏ ♍☐⏹♦❒☐●●♓⏹♑ ☹ ♦♓♑⏹♋●✆ ✌⏹  ●♋♦♍♒ ❍♋⍓ ♑☐ ♓⏹♦☐ ❍♏♦♋♦♦♋♌●♏ ♦♦♋♦♏ ♓♐ ♌☐♦♒  ♋⏹♎  ♋❒♏ ♍♒♋⏹♑♓⏹♑ ♐❒☐❍  ♦☐  ♦♓❍◆●♦♋⏹♏☐◆♦●⍓✆ ❆♒♏ ☐◆●♦♏ ♋☐☐●⍓♓⏹♑ ♦☐ ♋⏹⍓ ♓⏹☐◆♦ ☐♐ ♋⏹   ●♋♦♍♒ ❍◆♦♦ ❍♏♏♦ ♦♒♏ ❍♓⏹♓❍◆❍ ☐◆●♦♏ ♦♓♎♦♒ ❒♏❑◆♓❒♏❍♏⏹♦ ❆♒♏ ♍♋☐♋♍♓♦⍓ ☐♐ ♋ ❍♏❍☐❒⍓ ♦♒♋♦ ♒♋♦  ♌♓♦♦ ♋♎♎❒♏♦♦ ♌◆♦ ♋⏹♎ ♍♋⏹ ♦♦☐❒♏  ♌♓♦♦ ♋♦ ♏♋♍♒ ♋♎♎❒♏♦♦ ♓♦ ☎  ✆✌✆  ✆  ✆  ✆  ♒♓♍♒ ♦♦♋♦♏ ♓⏹ ☞♓♑◆❒♏  ♓♦ ☠❆ ♋❍♌♓♑◆☐◆♦ ☎ ✆✌✆ ✌ ✆  ✆  ♋⏹♎  ✆ A BCDWXW+YZZ’X’+YYZ1X’Z’☞♓♑◆❒♏ ✋✋✋ ✌⏹♋●⍓♏ ♦♒♏ ♦♏❑◆♏⏹♦♓♋●♍♓❒♍◆♓♦ ♋♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏   ☞●♓☐☞●☐☐ ♦♓♦♒ ♋♦⍓⏹♍♒❒☐⏹☐◆♦ ☐❒♏♦♏♦ ♋⏹♎ ♍●♏♋❒ ♓⏹☐◆♦♦ ☯❼❒♓♦♏ ☐◆♦ ♦♒♏ ♏⌧♍♓♦♋♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♋⏹♎ ☐◆♦☐◆♦ ♏❑◆♋♦♓☐⏹ ☯❼✌♦♦◆❍♏ ♦♒♏ ♓⏹♓♦♓♋● ♦♦♋♦♏ ✈ ✈  ♍☐❍☐●♏♦♏ ♦♒♏ ♦♓❍♓⏹♑ ♎♓♋♑❒♋❍ ♐☐❒ ✈ ✈ ♋⏹♎ ☪ ☯❼☞♓♑◆❒♏ 参考答案：激励方程  ✈ ， ✈转移方程：✈ ✉  ✈ ，✈ ✉  ✈输出方程：☪ ☎☹✈ ✆参考评分标准： 个方程正确得 分；每错一个扣 分，扣完 分为止；得分沿和下降沿各 分，错 处扣 分，扣完 分为止。

数字逻辑第3章答案

数字逻辑第3章答案
(4) F A B[(C D)E G]
F， A B[(C D)E G]
5 (1) 如果已知 X + Y 和 X + Z 的逻辑值相同,那么 Y 和 Z 的逻
辑值一定相同。正确吗?为什么? (2) 如果已知 XY 和 XZ 的逻辑值相同,那么那么 Y 和 Z 的逻辑值
一定相同。正确吗?为什么? (3)如果已知 X + Y 和 X + Z 的逻辑值相同,且 XY 和 XZ 的逻辑
(1) F(A, B,C, D) BD AD CD CD ACD ABD
(2) F(A, B,C, D) (AB AB) C (AB AB) C
解答
G(A, B,C, D) AB BC AC (A B C) ABC
(1) 当 b a 时，令 a=1,b=0 能得到最简“与-或”表达式： F BC CD ACD （3 项）
(2) 当 a=1,b=1 时，能得到最简的“与-或”表达式：
F BC CD AC （3 项）
11 用列表法化简逻辑函数
F(A, B,C, D) m(0,2,3,5,7,8,10,11,13,15)
10
0
0
01 0 0 1 1
1
1
10 0 0 1 1
1
1
11 0 1 0 1
0
0
4 求下列函数的反函数和对偶函数： (1) F AB AB
(2) F A B A C C DE E
(3) F (A B)(C DAC)
(4) F A B CD E G
值相同，那么 Y = Z。正确吗?为什么? (4) 如果已知 X+Y 和 X·Y 的逻辑值相同,那么 X 和 Y 的逻辑值

数字电路逻辑设计课后习题答案第三章

数字电路逻辑设计课后习题答案第三章

3-1 分析题图3-1所示电路，写出电路输出Y 1和Y 2的逻辑函数表达式，列出真值表，说明它的逻辑功能。

解：由题图3-1从输入信号出发，写出输出Y 1和Y 2的逻辑函数表达式为1Y A B C =⊕⊕ ； 2()()Y A B C AB A B C A =⊕⋅⋅=⊕⋅+B将上式中的A 、 B 、C 取值000～111，分别求出Y 1和Y 2，可得出真值表如题解 表3-1所示。

题解 表3-1ABCA B ⊕()A B C ⊕⋅AB1Y2Y0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 1 0 0 0 1 0 1 111111综上，由题解 表3-1可以看出，该电路实现了一位全加器的功能。

其中，A 和B 分别是被加数及加数，C 为相邻低位来的进位数；Y1为本位和数，Y 2为相邻高位的进位数。

3-2 分析题图3-2所示电路，要求：写出输出逻辑函数表达式，列出真值表，画出卡诺图，并总结电路功能。

解：由题图3-2从输入信号出发，写出输出F 的逻辑函数表达式为()()F A B C D =:::将上式中的A 、 B 、C 、D 取值0000～1111，求出F ，可得真值表和卡诺图分别如题解 表3-2和题解 图3-1所示。

题解 表3-2A B C DA B : C D :F0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 11 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1综上，由题解 表3-2可以看出，当输入A 、 B 、C 、D 中含有偶数个“1”时，输出；否则，当输入A 、 B 、C 、D 中含有奇数个“1”时，输出。

《数字逻辑设计及应用》试题2答案


n 1
2
1
0
0
0
0
0
0
1
0
0
1
0
1
0
Q2Q1Q0
0
1
0
1
0
0
0
1
1
1
1
0
101
011
1
0
0
0
0
0
1
0
1
0
1
0ቤተ መጻሕፍቲ ባይዱ
000
001
010
100
110
1
1
0
1
0
0
1
1
1
1
1
0
111
可见，该电路是一个可自启动的四进制计数器。 （2 分）
命题人签名：
年月日
CLK
O
J
t
O
K
t
O
Q
t
O
Q
t
O
t
六、（14 分） 解：实现方法一：
实现方法二：
七、（14 分） 解：（1）列驱动方程
（4 分）
J 0 Q0Q1Q2 ，K 0 Q0Q1Q2 J1 Q0 ，K1 Q0 J 2 Q1 ，K 2 Q1 （2）求状态方程 （3 分）
Q n1 0

电子科技大学中山学院试题标准答案及评分标准
课程名称 命题人
基 本 要 求
（2009-2010 学年第一学期）
数字逻辑设计及应用 考试班级
石建国
送题时间
试题套数 考试形式
A 闭卷
对填空题、选择题、判断题等客观类题目的答案须做到答题标准唯
一，简述题、论述题、分析题等主观类题目的答案，须提供"答题要点

《数字逻辑-应用与设计》部分习题参考答案

6.4c 激励表达式： T1=F2F1’+F2’x+F1x’ T2=F2+F3’F1x+F3F1’x T3=F2F1’x’+F3x’+F3F1’
6.4d 激励表达式： T1=F1+F3’F2’ T2=F2+F3’F1’x1’+F3’x1x2’x3+F3’F2’F1’x3’ T3=F3F2’+F2F1+F1x1’+F1x3’
十进制 +12 -12 +9.5 -22.5
+19.75 -17.25
以 1 为基的补码 01100 10011 01001.1
1 01001.0 10011.11 101110.10
以 2 为基的补码 01100 10100 01001.1
1 01001.1 10011.11 101110.11
Made by HeYuchu&QinPiqi
5.b 略(见课本附录 B-奇数号习题参考答案)
6.1c 激励表达式：
S3=F2F1’x S2=F3’F1x+F3F1’x S1=F1’x+F2F1’+F3x R3=F3 R2=x’+F3’F1’ R1=F3’F2’F1+F1x’
6.1d 激励表达式：
R1=F1 R2=F2 R3=F1’ S1=F3’F2’F1’ S2=F3’F2’F1’x1’+F3’F2’F1’x3’+F3’F2’x1x2’x3 S3=F2F1+F1x1’+F1x2+F1x3’
or=A’B+A’C=(A+B’)’+(A+C’)’=[(A+B’)(A+C’)]’ f. (A’B’)’(CD’)’=(A’B’+CD’)’=(A+B)’+(C’+D)’ g. W+Q=(W’Q’)’ h. (A+B+C)D=(AD+BD+CD)=(A’+D’)’+(B’+D’)’+(C’+D’)’ i. (AB’+C’D+EF)’=[(A’+B)’+(C+D’)’+(E’+F’)’]’=(A’+B)(C+D’)(E’+F’) j. [(A+B)’+C’]’=(A’B’+C’)’=(A’B’)’C=(A+B)C

《数字逻辑》总复习测试题参考答案

数字逻辑总复习测试题参 考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通 过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器 会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位 错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条 件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方 式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信 号中至少有一个为高电平时，输出信号为高 电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析

《数字逻辑设计及应用》试题3答案


n 1
2
1
0
0
0
0
0
0
1
0
0
1
0
1
1
Q2Q1Q0
0
1
0
1
0
1
000 101
010
0
1
1
1
1
1
1
0
0
0
0
1
1
0
1
0
1
1
001
011
111
110
100
1
1
0
1
0
0
1

1
1
1
0
可见，该电路是一个可自启动的五进制计数器。 （2 分）
命题人签名：
年月日
七、（14 分） 解：（1）列驱动方程
（4 分）
D0 Q1 Q2 D1 Q0 D2 Q1
（2）求状态方程
（3 分）
Q n1 0

D0
Q1
Q2
Q n1 1

D1
Q0
Q n1 2

D2
Q1
（3）列状态表
（3 分）
（4）画状态图 （2 分）
Q2
Q1
Q0
Q Q Q n1
n 1
Y (S, A, B) m2 +m3 +m5 +m7 =m2 m3 m5 m7
（3）2 选 1 数据选择器实现电路如下：（4 分）
五、（12 分） 解：JK 触发器波形图如下：（ Q 及 Q 端波形各 6 分）
CLK
O
J
t
O
K
t
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

F BC / D A / CD B / C B / D / 或者 F BC / D A / BD B / C B / D /
二、填空题（每空 1 分，共 10 分） ；A⊕0= A ； 1、A⊕1= A/ 1C 2、2810= 11100 2= 34 8= 16= 00110100 8421BCD 3、某状态机的状态数为 129，请问至少需要 8 位编码才能完成； 器来实现； 4、如果要从多路输入数据中，选出一路作为输出，应采用 数据选择 5、如果要比较两个二进制数的大小，应采用 比较 器来实现； 器来实现； 6、如果待实现的时序状态机中存在状态循环圈，应采用 计数
激励方程
Q1* D XQ0 Q0 * D X
电路图略 七、时序逻辑分析，要求如下： （15 分） 逻辑电路图如图 7 所示，具体要求如下： 1、 写出激励方程； 2、 写出输出方程； 3、 写出状态方程 4、 画出状态转换图或者状态转换表。 解答： 图7
* / / / / Q 2 J 2 Q 2 K 2 Q 2 XQ 2 Q 2 Q1 2 .状态方程： * / / / Q1 J1Q1 K1 Q1 XQ1 Q 2 Q1
…………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …线… … … …… … … ……………………
班号________________学号__________________教学中心_________器也可以构建成计数器； （√ ） 8、对于 RS 触发器而言，使用时输入不必受到约束； （ Х） 9、时序逻辑中状态化简的目的在于降低成本； （Х ） 10、 移位寄存器型计数器的反馈函数的输出对应着该移位寄存器的串行输入端；（ √ 四、利用卡诺图化简（7 分） 请将该逻辑化简成最简的与或函数式：F（A,B,C,D） = m( 0, 2, 3, 5, 7, 8, 10, 11, 13)
3.状态表
状态表
或者状态图：
状态方程和输出方程
Q1* XQ0 Q0 * X Y XQ1
2
以上图表任画一个即得分。
八、时序逻辑设计，要求如下： （15 分） 利用 D 触发器和一定的门电路，设计一个六进制的二进制加计数器，具体要求如下： 1、 画出状态图； 2、 写出状态方程、激励方程和输出方程； 3、 画出逻辑电路图； 状态图： 状态方程：
五、时序逻辑设计，要求如下： （8 分） 利用一个 D 触发器和一定的门电路实现 JK 触发器的逻辑功能。具体要求如下： 1、 写出所选触发器的激励方程； 2、 画出逻辑图
1
六、时序逻辑设计，要求如下： （15 分） 采用 mealy 型时序逻辑电路设计一个 101 串行数据检测的时序逻辑电路，并利用 D 触发器实现该逻辑。具体 要求如下： 1、 画出状态转换图并进行化简； 2、 写出状态方程； 3、 写出激励方程和输出方程； 4、 画出逻辑电路图； 状态图
Q2 * Q1Q0 Q2Q0
Q1* Q2Q1Q0 Q1Q0 Q0* Q0
激励方程：
Q2 * D2 Q1Q0 Q2Q0 Q1* D1 Q2Q1Q0 Q1Q0 Q0 * D0 Q0
输出方程:在状态 101 产生输出有效 Y=Q2Q0
电路图略
3
(20
考试时间 年 月
三、判断题（每题 1 分，共 10 分） 1、 AB AC BCDEFGH AB AC ，等式成立； （ √ ）
年至 20
学年度第
学期)
日(120 分钟) 课程 数字逻辑设计及应用（专科） 教师签名_____
大题号 得 分
一
二
三
四
五
六
七
八
九
十
合 计
2、所有最小项之和为 1； （ √ ） 3、组合逻辑静态冒险产生的原因是由于逻辑信号的竞争； （ √ ） 4、TTL 逻辑比 CMOS 逻辑的运行功耗更低，所以更利于集成； （Х ） 5、二进制译码器是一种时序电路； （Х ） 6、 因为 D 触发器的特性方程为 Q
）
姓名__________________ 专业名称__________________
6、下面描述方法，对于一个组合逻辑而言，具备唯一性的是： ①.逻辑函数式 ②.真值表 ③.卡诺图 ④.逻辑电路图 个触发器： 7、如果用触发器和门电路来实现 12 进制的计数器，则至少需要 ②.3 个 ③.4 个 ④.5 个 ①.2 个 8、下面触发器中，只能实现保持和翻转两种状态更新方式的触发器是： ①. JK 触发器 ②. D 触发器 ③. SR 触发器 ④. T 触发器 9、下面能够直接用于线与的集成门电路为： ①.三态门 ②.传输门 ③.OC 门 ④.与门 10、下面各个组成部分，对于一个时序逻辑来说，不可缺少的是 ①. mealy 型输出 ②.输入 ③.moore 型输出 ④.存储单元
n 1
D， 所以任何时刻其状态输出 Q 都等于 D； （ Х）
一、选择题(每题 2 分，共 20 分) 1、 正逻辑和负逻辑之间的关系是： ①. 对偶关系 ②. 反演关系 ③. 相等关系 ④. 互补关系 2、或非逻辑的对偶逻辑是： ①. 与非逻辑 ②. 与逻辑 ③. 或逻辑 ④. 异或逻辑 个 74138（3-8 译码器）来实现： 3、如果实现 5-32 的译码器电路，需要 ②. 3 ③. 4 ④. 8 ①. 2 4、要实现 8 选 1 的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为： ②. 3 、8 ③. 8、8 ④. 3、3 ①. 8、3 5、逻辑式 A ( B CD) 的反演式是： ①. AB(C D) ③. A BC D ②. A B(C D) ④. A B(C D)