- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
激励方程
Q1* D XQ0 Q0 * D X
电路图略 七、时序逻辑分析，要求如下： （15 分） 逻辑电路图如图 7 所示，具体要求如下： 1、 写出激励方程； 2、 写出输出方程； 3、 写出状态方程 4、 画出状态转换图或者状态转换表。 解答： 图7
* / / / / Q 2 J 2 Q 2 K 2 Q 2 XQ 2 Q 2 Q1 2 .状态方程： * / / / Q1 J1Q1 K1 Q1 XQ1 Q 2 Q1
3.状态表
状态表
或者状态图：
状态方程和输出方程
Q1* XQ0 Q0 * X Y XQ1
2
以上图表任画一个即得分。
八、时序逻辑设计，要求如下： （15 分） 利用 D 触发器和一定的门电路，设计一个六进制的二进制加计数器，具体要求如下： 1、 画出状态图； 2、 写出状态方程、激励方程和输出方程； 3、 画出逻辑电路图； 状态图： 状态方程：
五、时序逻辑设计，要求如下： （8 分） 利用一个 D 触发器和一定的门电路实现 JK 触发器的逻辑功能。具体要求如下： 1、 写出所选触发器的激励方程； 2、 画出逻辑图
1
六、时序逻辑设计，要求如下： （15 分） 采用 mealy 型时序逻辑电路设计一个 101 串行数据检测的时序逻辑电路，并利用 D 触发器实现该逻辑。具体 要求如下： 1、 画出状态转换图并进行化简； 2、 写出状态方程； 3、 写出激励方程和输出方程； 4、 画出逻辑电路图； 状态图
…………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …线… … … …… … … ……………………
班号________________学号__________________教学中心_________________
电子科技大学网络教育考卷（C 卷）
）
姓名__________________ 专业名称__________________
6、下面描述方法，对于一个组合逻辑而言，具备唯一性的是： ①.逻辑函数式 ②.真值表 ③.卡诺图 ④.逻辑电路图 个触发器： 7、如果用触发器和门电路来实现 12 进制的计数器，则至少需要 ②.3 个 ③.4 个 ④.5 个 ①.2 个 8、下面触发器中，只能实现保持和翻转两种状态更新方式的触发器是： ①. JK 触发器 ②. D 触发器 ③. SR 触发器 ④. T 触发器 9、下面能够直接用于线与的集成门电路为： ①.三态门 ②.传输门 ③.OC 门 ④.与门 10、下面各个组成部分，对于一个时序逻辑来说，不可缺少的是 ①. mealy 型输出 ②.输入 ③.moore 型输出 ④.存储单元
F BC / D A / CD B / C B / D / 或者 F BC / D A / BD B / C B / D /
二、填空题（每空 1 分，共 10 分） ；A⊕0= A ； 1、A⊕1= A/ 1C 2、2810= 11100 2= 34 8= 16= 00110100 8421BCD 3、某状态机的状态数为 129，请问至少需要 8 位编码才能完成； 器来实现； 4、如果要从多路输入数据中，选出一路作为输出，应采用 数据选择 5、如果要比较两个二进制数的大小，应采用 比较 器来实现； 器来实现； 6、如果待实现的时序状态机中存在状态循环圈，应采用 计数
(20
考试时间 年 月
三、判断题（每题 1 分，共 10 分） 1、 AB AC BCDEFGH AB AC ，等式成立； （ √ ）
年至 20
学年度第
学期)
日(120 分钟) 课程 数字逻辑设计及应用（专科） 教师签名_____
大题号 得 分
一
二
三
四
五
六
七
八
九
十
合 计
2、所有最小项之和为 1； （ √ ） 3、组合逻辑静态冒险产生的原因是由于逻辑信号的竞争； （ √ ） 4、TTL 逻辑比 CMOS 逻辑的运行功耗更低，所以更利于集成； （Х ） 5、二进制译码器是一种时序电路； （Х ） 6、 因为 D 触发器的特性方程为 Q
Q2 * Q1Q0 Q2Q0
Q1* Q2Q1Q0 Q1Q0 Q0* Q0
激励方程：
Q2 * D2 Q1Q0 Q2Q0 Q1* D1 Q2Q1Q0 Q1Q0 Q0 * D0 Q0
输出方程:在状态 101 产生输出有效 Y=Q2Q0
电路图略
3
7、移位寄存器也可以构建成计数器； （√ ） 8、对于 RS 触发器而言，使用时输入不必受到约束； （ Х） 9、时序逻辑中状态化简的目的在于降低成本； （Х ） 10、 移位寄存器型计数器的反馈函数的输出对应着该移位寄存器的串行输入端；（ √ 四、利用卡诺图化简（7 分） 请将该逻辑化简成最简的与或函数式：F（A,B,C,D） = m( 0, 2, 3, 5, 7, 8, 10, 11, 13)
n 1
D， 所以任何时刻其状态输出 Q 都等于 D； （ Х）
源自文库
一、选择题(每题 2 分，共 20 分) 1、 正逻辑和负逻辑之间的关系是： ①. 对偶关系 ②. 反演关系 ③. 相等关系 ④. 互补关系 2、或非逻辑的对偶逻辑是： ①. 与非逻辑 ②. 与逻辑 ③. 或逻辑 ④. 异或逻辑 个 74138（3-8 译码器）来实现： 3、如果实现 5-32 的译码器电路，需要 ②. 3 ③. 4 ④. 8 ①. 2 4、要实现 8 选 1 的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为： ②. 3 、8 ③. 8、8 ④. 3、3 ①. 8、3 5、逻辑式 A ( B CD) 的反演式是： ①. AB(C D) ③. A BC D ②. A B(C D) ④. A B(C D)
