计算机组成原理B卷

2022年重庆邮电大学网络工程专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下述说法中正确的是（）。

I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、连续两次启动同一存储器所需的最小时间间隔称为（）。

A.存储周期B.存取时间C.存储时间D.访问周期3、（）可区分存储单元中在放的是指令还是数据。

A.存储器B.运算C.用户D.控制器4、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。

A.目标程序B.编译程序C.解释程序D.汇编程序5、在计算机系统中，表明系统运行状态的部件是（）。

A.程序计数器B.指令寄存器C.程序状态字D.累加寄存器6、在计数器定时查询方式下，正确的描述是（）。

A.总线设备的优先级可变B.越靠近控制器的设备，优先级越高C.各设备的优先级相等D.对硬件电路故障敏感7、某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、8位数据位、1位校验位和1位停止位。

若要求每秒传送640个字符，那么该设备的有效数据传输率应为（）。

A.640b/sB.640B/sC.6400B/sD.6400b/s8、下列说法中正确的是（）。

A.微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快B.若采用微程序控制方式，则可用μPC取代PCC.控制存储器可以用掩膜ROM，EPROM或闪速存储器实现，D.指令周期也称为CPU周期9、下面是段MIPS指令序列：add $a3, $s1, $s0 #R[$t3] ←R[$s1] +R($s0]add $t2, $s0, $s3 #R[$t2]←R[$s0] +R [$s3]Lw $t1,0($t2) #R[$t1] ←M[R[$t2] +0]add $t1, $t1, $t2 #R[$t1] ←R[$t1]+R[$t2]以上：指令序列中，指令之间发生数据相关？（）A.1和2，2和3B.1和2，2和4C.1和3，2和3，2和4，3和4D.1和2，2和3，2和4，3和410、传输一幅分辨率为640像素×480像素、65 536色的图片（采用无压缩方式），假设采用数据传输速度为56kbit/s，大约需要的时间是（）。

2022年绵阳职业技术学院计算机网络技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、局部性原理是一个持久的概念，对硬件和软件系统的设计和性能都有着极大的影响。

局部性通常有两种不同的形式：时间局部性和空间局部性。

程序员是否编写出高速缓存友好的代码，就取决于这两方面的问题。

对于下面这个函数，说法正确的是（）。

int sumvec(int v[N]){int i, sum=0;for(i=0;i<N;i++)sum+= v[i]eturn sum;}A.对于变量i和sum，循环体具有良好的空间局部性B.对于变量i、sum和v[N]，循环体具有良好的空间局部性C.对于变量i和sum，循环体具有良好的时间局部性D.对于变量i、sum和v[N]，循环体具有良好的时间局部性22、下列存储器中，在工作期间需要周期性刷新的是（）。

A. SRAMB. SDRAMC.ROMD. FLASH3、下列关于进制的说法中正确的是（）。

I.任何二进制整数都可用十进制表示Ⅱ.任何二进制小数都可用十进制表示Ⅲ.任何十进制整数都可用二进制表示IⅣ.任何十进制小数都可用二进制表示A.I、ⅢB. I、Ⅱ、ⅢC.I、Ⅱ、Ⅲ、ⅣD.Ⅱ、IV4、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。

A.阶符与数符相同，则为规格化数B.小数点后第一位为1，则为规格化数C.数符与小数点后第1位数字相异，则为规格化数D.数符与小数点后第1位数字相同，则为规格化数5、计算机中表示地址时，采用（）。

A.原码B.补码C.移码D.无符号数6、总线的半同步通信方式是（）。

A.既不采用时钟信号，也不采用握手信号B.只采用时钟信号，不采用握手信号C.不采用时钟信号，只采用握手信号D.既采用时钟信号，又采用握手信号7、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。

A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能8、CPU中的译码器要用（）。

2022年西南石油大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的存取周期为50ms。

在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成的存取次数为200次，该Cache一主存系统的效率是（）。

【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；Cache访问未命中，则等待主存访问】A.0.833B.0.856C.0.95 8D.0.8622、主存储器主要性能指标有（）。

1.存储周期Ⅱ.存储容量Ⅲ.存取时间Ⅳ.存储器带宽A.I、IⅡB.I、IⅡ、IVC. I、Ⅲ、lVD.全部都是3、在浮点机中，（）是隐藏的。

A.阶码B.数符C.尾数D.基数4、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。

A.rlxr4B.r2xr3C.rlxr4D.r2xr45、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。

A.阶符与数符相同，则为规格化数B.小数点后第一位为1，则为规格化数C.数符与小数点后第1位数字相异，则为规格化数D.数符与小数点后第1位数字相同，则为规格化数6、控制总线主要用来传送（）。

I.存储器和1/O设备的地址码II.所有存储器和I/O设备的时序信号III.所有存储器和1/O设备的控制信号IV.来自I/O设备和存储器的响应信号A.II、IIIB. I，III，IVC. III，IVD.II，III. IV7、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备8、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。

2022年河北师范大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、连续两次启动同一存储器所需的最小时间间隔称为（）。

A.存储周期B.存取时间C.存储时间D.访问周期2、在全相联映射、直接映射和组相联映射中，块冲突概率最小的是（）。

A.全相联映射B.直接映射C.组相联映射D.不一定3、计算机中表示地址时，采用（）。

A.原码B.补码C.移码D.无符号数4、若x=103，y=-25，则下列表达式采用8位定点补码运算时，会发生溢出的是（）。

A.x+yB.-x+yC.x-yD.x-y5、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。

A.原部分积加[-x]补，然后右移一位B.原部分积加[x]补，然后右移一位C.原部分积加[-x] 补，然后左移一位D.原部分积加[x]补，然后左移一位6、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。

若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。

A.20nsB.40nsC.50nsD.80ns7、控制总线主要用来传送（）。

I.存储器和1/O设备的地址码II.所有存储器和I/O设备的时序信号III.所有存储器和1/O设备的控制信号IV.来自I/O设备和存储器的响应信号A.II、IIIB. I，III，IVC. III，IVD.II，III. IV8、下列选项中，能缩短程序执行时间的措施是（）。

1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化A.仪I、ⅡB.仅I、ⅢC.仅Ⅱ、ID.I、Ⅱ、Ⅲ9、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。

则以下结论错误的是（）。

I.序列一比序列二少l条指令Ⅱ.序列一比序列二的执行速度快Ⅲ.序列一的总时钟周期数比序列二多1个Ⅳ.序列一的CPI比序列二的CPI大A.I、llB.1、ⅢC. ll、1VD.Ⅱ10、CRT的分辨率为1024×512像素，像素的颜色数为256，则刷新存储器的容量为（）A.256MBB.IMBC.512KBD.2MB11、内部异常（内中断）可分为故障（Fault）、陷阱（Trap）和终止（Abort）三类。

2022年暨南大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下列关于虚拟存储器的说法，错误的是（）。

A.虚拟存储器利用了局部性原理B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享2、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。

A.8MB.16MBC.16MD.8MB3、某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y] 补=l0110000。

若整型变量z=2x+y/2，则z的机器数为（）。

A.11000000B.00100100C.10101010D.溢出4、下列关于定点数原码一位乘算法的描述正确的是（）。

I.符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位II.在原码一位乘算法过程中，所有移位均是算术移位操作Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器A.II，III C.只有IIIB.只有Ⅲ D.全错5、在浮点机中，判断原码规格化的形式的原则是（）。

A.尾数的符号位与第一数位不同B.尾数的第一数位为1，数符任意C.尾数的符号位与第一位相同D.阶符与数符不同6、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。

若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。

A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s7、下列有关总线定时的叙述中，错误的是（）。

07级1-2班《计算机组成原理》期末考试卷（B卷）2009－2010学年第⼀学期计算机科学学院07级（1-2）班《计算机组成原理》期末考试卷（B 卷）2、此试卷适⽤于计算机科学与技术本科专业。

⼀、填空题（本题共10⼩题，每个空1分，共20分）1．计算机软件⼀般分为两⼤类：⼀类叫__系统软件____________ ，另⼀类叫____应⽤软件________ 。

操作系统属于__系统软件____________ 类。

2． BCD 码的含义是⼆进制编码的⼗进制数，最⼴泛使⽤的⼀种BCD 码是 8421BCD 码。

3．若浮点数的尾数⽤补码表⽰，当运算结果的两位符号位和⼩数点后的第⼀位是 00.1 或 11.0 时，表明结果是规格化的数。

4．每条指令由两部分组成，即操作码部分和地址码部分。

5．在补码⼀位乘法中，如果判断位Y i Y i-1=10，则下⼀步（但不是最后⼀步）的操作是将部分积加上 [-X]补，再向右移⼀位。

（设x 为被乘数，y 为乘数）6．静态 RAM 是利⽤触发器电路的两个稳定状态来表⽰信息——————————————装————————————————订————————————————线————————————————————————————————“0”和“1”，故在不断开电源时，可以长久保持信息；动态RAM利⽤电容器存储的电荷来表⽰信息“0”和“1”，因此需要不断进⾏刷新。

7．某半导体存储器的地址码为16位，因此该机由地址码计算出的主存最⼤容量为64K 个单元。

8．由于⼀个存储器芯⽚的容量和位数⼀般不能满⾜使⽤要求，所以通常将若⼲个芯⽚按串联（或地址串联）和并联(或位并联) 两种⽅式相连接。

9．根据⽬前常⽤的存储介质将存储器分为_____半导体存储器__ ____、_____磁表⾯存储器 ____和光盘存储器三种。

10.按数据传输格式来分，I／O接⼝类型可分并⾏接⼝和串⾏接⼝两种。

⼆、选择题（本题共10⼩题，每个空1分，共10分）1、若X=－0.1010，则其对应的[X]补为（A）。

2022年中国科学院大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下述说法中正确的是（）。

I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应该是（）。

A.23B.25C.50D.193、当定点运算发生溢出时，应（）。

A.向左规格化B.向右规格化C.舍入处理D.发出出错信息4、浮点数加/减运算过程一般包括对阶、尾数运算、规格化、舍入和判断溢出等步骤。

设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。

若有两个数，即x=2×29/32，y=25×5/8，则用浮点数加法计算xty的最终结果是（）。

A.001111100010B.001110100010C.010*********D.发生溢出5、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。

A.通用寄存器组B.数据总线C.ALUD.地址寄存器6、下列关于多总线结构的叙述中，错误的是（）。

A.靠近CPU的总线速度较快B.存储器总线可支持突发传送方式C.总线之间需通过桥接器相连D.PCI-Expressx16采用并行传输方式7、下列有关总线定时的叙述中，错误的是（）。

A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由各设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制8、下列关于计算机操作的单位时间的关系中，正确的是（）。

A.时钟周期>指令周期>CPU周期B.指令周期CPU周期>时钟周期C.CPU周期>指令周期>时钟周期D.CPU周期>时钟周期>指令周期9、计算机硬件能够直接执行的是（）。

2022年华北电力大学(北京)计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、存储器采用部分译码法片选时，（）。

A.不需要地址译码器B.不能充分利用存储器空间C.会产生地址重叠D.CPU的地址线全参与译码2、下列关于Cache和虚拟存储器的说法中，错误的有（）。

I.当Cache失效（即不命中）时，处理器将会切换进程，以更新Cache中的内容II.当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容III.Cache 和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的IV.虚拟存储器的容量等于主存和辅存的容量之和A.I、IⅣB.Ⅲ、VC. I、Ⅱ、ⅢD. I、Ⅲ、Ⅳ3、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、为了表示无符号十进制整数，下列哪些是合法的8421BCD码？（）I.01111001 Ⅱ.11010110 Ⅲ.00001100 Ⅳ.1000010lA.I、IⅡB.Ⅱ、ⅢC.I、ⅣD.I、Ⅱ、Ⅲ5、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。

A.通用寄存器组B.数据总线C.ALUD.地址寄存器6、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。

请问若全部访问都为读操作，该存储器的数据传输速率为（）。

A.114.3MB/sB.126.0MB/sC.133.3MB/sD.144.3MB/s7、关于总线的叙述，下列说法正确的是（）。

I.总线忙信号由总线控制器建立II.计数器定时查询方式不需要总线同意信号III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询A.仅I、IIIB.仅II，IIIC.仅IIID.仅II8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。

试 卷 密 封 装 订 线装 订 线 请 不 要 答 题试 卷 装 订 线学 院 班 级 姓 名 学 号 陇东学院2012 ——2013 学年第 1 学期计算机科学与技术 专业 计算机组成原理 课程试卷（B ）一、填空题（每空1分，共10分）。

1、存储程序并按程序顺序执行，这是_ 冯诺依曼 型计算机的工作原理。

2、主存储器的性能指标主要是存储容量、 存储带宽和存储速度。

3、计算机软件一般分为两大类：一类叫 系统软件 ,另一类叫 应用软件 。

4、Cache 是一种 高速缓冲 存储器，是为了解决CPU 和主存之间 速度 不匹配而采用的一项重要硬件技术。

5、指令寻址的基本方式有两种， 顺序寻址 方式和 跳跃寻址方式。

6、按IEEE754标准，一个浮点数由符号位、 阶码 、 尾数 三个部分组成。

二、 选择题（每小题2分，共30分）。

1、定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是 A 。

A 、-215 ~ +（215 -1）B 、-（215 –1）~ +（215 –1）C 、-（215 + 1）~ +215D 、-215 ~ +215 2、算术/逻辑运算单元74181ALU 可完成 C 。

A 、16种算术运算功能B 、16种逻辑运算功能C 、16种算术运算功能和16种逻辑运算功能D 、4位乘法运算和除法运算功能 3、存储器是计算机系统的记忆设备，主要用于 D 。

A 、存放程序B 、存放软件C 、存放微程序D 、存放程序和数据 4、某SRAM 芯片，存储容量为64K ×16位，该芯片的地址线和数据线数目为____D__。

A 、64，16 B 、16，64 C 、64，8 D 、16，16 5、用某个寄存器中操作数的寻址方式称为__C___寻址。

A 、直接B 、间接C 、寄存器直接D 、寄存器间接 6、计算机的外围设备是指 D 。

A 、输入/输出设备B 、外存储器C 、远程通信设备D 、除了CPU 和内存以外的其它设备 7、中断向量地址是__C___。

2022年北京信息科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、地址线A15~A0（低），若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（）译码产生片选信号。

A.A15，A14B.A0，AlC.A14，A13D.A1，A22、在全相联映射、直接映射和组相联映射中，块冲突概率最小的是（）。

A.全相联映射B.直接映射C.组相联映射D.不一定3、4位机器内的数值代码，则它所表示的十进制真值可能为（）。

I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V4、一个浮点数N可以用下式表示：N=mr me，其中，e=rc g；m：尾数的值，包括尾数采用的码制和数制：e：阶码的值，一般采用移码或补码，整数；Tm：尾数的基；re：阶码的基；p：尾数长度，这里的p不是指尾数的：进制位数，当ra=16时，每4个二进制位表示一位尾数；q：阶码长度，由于阶码的基通常为2，因此，在一般情况下，q就是阶码部分的二进制位数。

研究浮点数表示方式的主要目的是用尽量短的字长（主要是阶码字长q和尾数字长的和）实现尽可能大的表述范围和尽可能高的表数精度。

根据这一目的，上述6个参数中只有3个参数是浮点数表示方式要研究的对象，它们是（）。

A.m、e、rmB. rm、e、rmC.re、p、qD. rm、p、q5、计算机中表示地址时，采用（）。

A.原码B.补码C.移码D.无符号数6、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。

A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能7、下列关于总线仲裁方式的说法中，正确的有（）。

I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高III.链式查询方式对电路故障最敏感IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器A.III，IVB. I，III，IVC. I，II，IVD.II，III，IV8、计算机（）负责指令译码。

南阳理工学院_2014_-2015学年第1学期试卷（B卷）课程：《计算机组成原理》1504108150考核方式：（闭卷）课程性质：__必修__ 适用对象：12软工本科/专升本题号一二三四五总分复核人满分30 10 20 20 20 100得分一、选择题：（每题 2 分，共30 分）评卷人得分（说明：将认为正确答案的字母填写在每小题后面的括号内）1．计算机中（ B ）负责指令译码。

A 算术逻辑单元B 控制单元C 存储器译码电路D 输入输出译码电路2．存储字长是指（B ）。

A 存放在一个存储单元中的二进制代码组合B 存放在一个存储单元中的二进制代码的位数C 存储单元的个数D 机器指令的位数3．在三种集中式总线控制方式中，（C ）方式响应速度最快。

A 链式查询B计数器定时查询C独立请求 D 一样快4．定点小数是指（B ）。

A 小数点固定在最低位数的后面B 小数点固定在符号位和第一数值位之间C 小数点的位置可以随意指定D 没有小数的数5．下列是计算机中几种常见的机器数编码：①原码②反码③补码④移码零的表示唯一的是（B ）。

A 仅③B ③、④C ①、②D ②、③、④6．下列关于浮点数规格化目的的描述中，正确的是（B ）。

A 增加数据的表示范围B提高浮点数的精度C 防止运算溢出D使数据的表示方式唯一7．二进制数01101011对应的十进制数为（A ）。

A 100B 107C 117D 1278．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常常采用（ C ）。

A堆栈寻址方式B隐含寻址方式C立即寻址方式D直接寻址方9．假定指令地址码给出的是操作数本身，则该操作数采用的是（ C ）寻址方式。

A 立即B直接C基址D変址10．在单级中断系统中，CPU一旦响应中断，则立即关闭（B ）标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A 中断允许B 中断请求C 中断屏蔽D中断保护11．DMA方式的接口电路中有程序中断部件，其作用是（A ）。

2022年大理大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。

A.64，16B.64，32C.32，16D.16，642、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。

若主存读/写时间为30ms，Cache的读/写时间为3ns，平均读/写时间为3.27ms，则Cache的命中率为（）。

A.90%B.95%C.97%D.99%3、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327694、float型数据通常用IEEE754标准中的单精度浮点数格式表示。

如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。

A.C1040000HB.C2420000HC. C1840000HD.CIC20000H5、下列关于各种移位的说法中正确的是（）。

I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A. Ⅲ、Ⅱ B.只有Ⅱ C.只有Ⅲ D.全错6、内部总线（又称片内总线）是指（）。

A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线7、控制总线主要用来传送（）。

I.存储器和1/O设备的地址码II.所有存储器和I/O设备的时序信号III.所有存储器和1/O设备的控制信号IV.来自I/O设备和存储器的响应信号A.II、IIIB. I，III，IVC. III，IVD.II，III. IV8、CPU中的译码器要用（）。

2022年成都职业技术学院计算机网络技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。

A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息2、下列关于虚拟存储器的说法，错误的是（）。

A.虚拟存储器利用了局部性原理B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享3、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。

A.循环冗余校验码B.海明码C.奇校验码D.偶校验码4、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x 和z是int型，y为short型。

当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（）。

A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFFO076HC.X=0000007FH，y-FFF7H，z=FFFF0076HD.X=0000007FH，y=FFF7H，z=00000076H5、常用的（n，k）海明码中，冗余位的位数为（）。

A.n+kB.n-kC.nD.k6、在（）结构中，外部设备可以和主存储器单元统一编址。

A.单总线B.双总线C.三总线D.以上都可以7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。

2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下述说法中正确的是（）。

I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。

A.8MB.16MBC.16MD.8MB3、计算机中表示地址时，采用（）。

A.原码B.补码C.移码D.无符号数4、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）A.2-9B.2-8C.2-7D.2-65、4位机器内的数值代码，则它所表示的十进制真值可能为（）。

I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、下列关于同步总线的说法中，正确的有（）。

I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV7、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。

A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。

现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s，使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需要的时钟周期数为在A上的1.5倍。

2022年北京工商大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x 对应的存储单元地址。

若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次数至少是（）。

A.0B.1C.2D.342、关于Cache的3种基本映射方式，下面叙述中错误的是（）。

A.Cache的地址映射有全相联、直接和多路组相联3种基本映射方式B.全相联映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高C.多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率D.直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率3、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、在补码加减交替除法中，参加操作的数和商符分别是（）。

A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成5、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（）。

A.-126B.-125C.-32D.-36、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。

请问若全部访问都为读操作，该存储器的数据传输速率为（）。

A.114.3MB/sB.126.0MB/sC.133.3MB/sD.144.3MB/s7、总线按连接部件不同可分为（）。

2022年重庆大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下列关于ROM和RAM的说法中，错误的是（）。

I.CD-ROM是ROM的一种，因此只能写入一次ⅡFlash快闪存储器属于随机存取存储器，具有随机存取的功能Ⅲ.RAM的读出方式是破坏性读出，因此读后需要再生IV.SRAM读后不需要刷新，而DRAM读后需要刷新A.I、ⅡB.I、Ⅲ、ⅣC.Ⅱ、ⅢD.I、Ⅱ、lⅢ2、下列关于Cache和虚拟存储器的说法中，错误的有（）。

I.当Cache失效（即不命中）时，处理器将会切换进程，以更新Cache中的内容II.当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容III.Cache 和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的IV.虚拟存储器的容量等于主存和辅存的容量之和A.I、IⅣB.Ⅲ、VC. I、Ⅱ、ⅢD. I、Ⅲ、Ⅳ3、在补码加减交替除法中，参加操作的数和商符分别是（）。

A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成4、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327695、当满足下列（）时，x>-1/2成立。

A.x1必须为l，x2~x4至少有一个为1B.x1必须为1，x2~x4任意C.x1必须为0，x2~x4至少有一个为1D.x1必须为0，X2~x4任意6、某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、8位数据位、1位校验位和1位停止位。

若要求每秒传送640个字符，那么该设备的有效数据传输率应为（）。

A.640b/sB.640B/sC.6400B/sD.6400b/s7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。

2022年重庆邮电大学软件工程专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某机器的主存储器共32KB，由16片16K×l位（内部采用128×128存储阵列）的DRAM芯片字和位同时扩展构成。

若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个存储周期。

A.128B.256C.1024D.163842、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。

A.64，16B.64，32C.32，16D.16，643、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。

若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。

A.55sB.60sC.65 sD.70s4、下列关于配备32位微处理器的计算机的说法中，正确的是（）。

该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ5、冯·诺依曼型计算机的设计思想主要有（）。

1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理A. I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ6、关于总线的叙述，下列说法正确的是（）。

I.总线忙信号由总线控制器建立II.计数器定时查询方式不需要总线同意信号III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询A.仅I、IIIB.仅II，IIIC.仅IIID.仅II7、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。

I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现，A. I，IIB. I，III，IVC. I，II，IVD.I，IV8、某计算机主存地址空间大小为256MB，按字节编址。

2022年福建师范大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下述说法中正确的是（）。

I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用写回（Write Back）方式，则能存放4K字数据的Cache的总容量的位数至少是（）。

A.146KB.147KC.148KD.158K3、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。

假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。

A.22HB.33HC.66HD.77H4、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。

A.-1.5×213B.-1.5×212C.-0.5×213D.-0.5×2125、组成一个运算器需要多个部件，但下面所列（）不是组成运算器的部件。

A.通用寄存器组B.数据总线C.ALUD.地址寄存器6、按数据传送格式，总线常被划分为（）。

A.并行总线与串行总线B.同步总线与异步总线C.系统总线与外总线D.存储总线与I /O总线7、总线的半同步通信方式是（）。

A.既不采用时钟信号，也不采用握手信号B.只采用时钟信号，不采用握手信号C.不采用时钟信号，只采用握手信号D.既采用时钟信号，又采用握手信号8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。

2022年中南大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、访问相联存储器时，（）A.根据内容，不需要地址B.不根据内容，只需要地址C.既要内容，又要地址D.不要内容也不要地址2、设存储器容量为32字，字长为64位。

模块数m=4，采用低位交叉方式。

存储周期T=200ns，数据总线宽度为64位，总线传输周期r=50ns。

该交叉存储器的带宽是（）。

A.32×107bit/sB.8×107bit/sC.73×107bit/sD.18×107bit/s3、信息序列16位，若想构成能纠正一位错、发现两位错的海明码，至少需要加（）位校验位。

A.4B.5C.6D.74、float型数据通常用IEEE754标准中的单精度浮点数格式表示。

如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。

A.C1040000HB.C2420000HC. C1840000HD.CIC20000H5、为了表示无符号十进制整数，下列哪些是合法的8421BCD码？（）I.01111001 Ⅱ.11010110 Ⅲ.00001100 Ⅳ.1000010lA.I、IⅡB.Ⅱ、ⅢC.I、ⅣD.I、Ⅱ、Ⅲ6、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。

A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能7、在异步通信方式中，一个总线传输周期的过程是（）。

A.先传送数据，再传送地址B.先传送地址，再传送数据C.只传输数据D.无法确定8、冯·诺依曼型计算机的设计思想主要有（）。

1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理A. I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。

2022年西安文理学院计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、访问相联存储器时，（）A.根据内容，不需要地址B.不根据内容，只需要地址C.既要内容，又要地址D.不要内容也不要地址2、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储系统，按先ROM后RAM进行编址。

采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。

A.第一片ROMB.第五片ROMC.第一片RAMD.第一片RAM和第二片RAM3、float 型数据常用IEEE754单精度浮点格式表示。

假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y之间的关系为（）。

A.x<y且符号相同B.x<y符号不同C.x>y且符号相同D.x>y且符号不同4、ALU属于（）。

A.时序电路B.控制器C.组合逻辑电路D.寄存器5、在定点机中执行算术运算时会产生溢出，其根本原因是（）。

A.主存容量不够B.运算结果无法表示C.操作数地址过大D.栈溢出6、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。

A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能7、关于同步控制说法正确的是（）。

A.采用握手信号B.由统一时序电路控制的方式C.允许速度差别较大的设备一起接入工作D.B和C8、计算机（）负责指令译码。

A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路9、计算机硬件能够直接执行的是（）。

1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入A.仅IB.仅I、ⅡC.仅I、ⅢD. I、Ⅱ 、Ⅲ10、传输一幅分辨率为640像素×480像素、65 536色的图片（采用无压缩方式），假设采用数据传输速度为56kbit/s，大约需要的时间是（）。