数字电子技术基础4

第七章半导体存储器[题7.1] 存储器和寄存器在电路结构和工作原理上有何不同？[解] 参见第7.1节。

[题7.2] 动态存储器和静态存储器在电路结构和读/写操作上有何不同？[解] 参见第7.3.1节和第7.3.2节。

[题7.3] 某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，试计算它的最大存储量是多少？[解] 最大存储量为232×16=210×210×210×26=1K×1K×1K×26=64G[题7.4] 试用4片2114（1024×4位的RAM）和3线-8线译码器74LS138（见图3.3.8）组成4096×4位的RAM。

[解] 见图A7.4。

[题7.5] 试用16片2114（1024×4位的RAM）和3线-8线译码器74LS138（见图3.3.8）接成一个8K×8位的RAM。

[解] 见图A7.5。

[题7.6] 已知ROM 的数据表如表P7.6所示，若将地址输入A 3A 2A 1A 0作为4个输入逻辑变量，将数据输出D 3D 2D 1D 0作为函数输出，试写出输出与输入间的逻辑函数式。

[解] D 3=0123012301230123A A A A A A A A A A A A A A A A +++D 2=01230123012301230123A A A A A A A A A A A A A A A A A A A A +++++0123A A A AD 1=0123012301230123A A A A A A A A A A A A A A A A +++D 0=01230123A A A A A A A A +[题7.7] 图P7.7是一个16×4位的ROM ，A 3、、A 2、A 1、A 0为地址输入，D 3、D 2、D 1、D 0是数据输出，若将D 3、D 2、D 1、D 0视为A 3、、A 2、A 1、A 0的逻辑函数，试写出D 3、D 2、D 1、D 0的逻辑函数式。

在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器

1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述


数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点


任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法

最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：


1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法

Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q

2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T

D触发器→JK触发器

A BY
0 00 0 11 1 01 1 11
4 、 或逻辑符号
A ≥1 Y B
5、或逻辑运算 0+0=0； 0+1=1； 1+0=1； 1+1=1
三、 非运算
1 、非逻辑定义
条件具备时，事件不能发生；条件不具备时事件一定 发生。这种决定事件的因果关系称为“非逻辑关系”。
2、非逻辑真值表 AY 01 10
1.7.1 逻函的标准形式
逻函有两种标准表达形式，即最小项和最大项表达形式， 这里主要介绍最小项表达形式。
一、最小项
定义： 设某逻函有ｎ个变量，ｍ是ｎ个变量的一个乘积 项，若ｍ中每个变量以原变量或反变量的形式出现一次且只出 现一次，则ｍ称为这个逻函的一个最小项。
如：Y（A、B、C、D）＝ABCD+ABCD+ABC
7
0111 1010 0111 1101 1100 1111
8
1000 1011 1110 1110 1101 1110
9
1001 1100 1111 1111 1111 1010
权
8421
2421 2421 5211
1.2 逻辑代数中的三种基本运算
逻辑代数(布尔代数) 用来解决数字逻辑电路的分析与设计问题。
5 、 非逻辑运算
3 、非逻辑函数式 Y = A 4、 非逻辑符号 A 1 Y
0=1
1=0
四、 几种最常见的复合逻辑运算
1 、 与非 Y=A B A &Y B
ABY
0 01 0 11 1 01 1 10
3 、 同或
Y= AB+A B =A⊙B
A
Y
B
A BY