膜
衬底
具有垂直刻蚀剖面的各向异性刻蚀
各向异性刻蚀是仅在一 个方向刻蚀
胶 膜 衬底
湿法腐蚀和干法刻蚀的剖面
刻蚀中的钻蚀和过刻蚀
钻蚀 光刻胶 过刻蚀 膜 衬底
两种刻蚀方法
湿法刻蚀：化学溶液中进行反应腐蚀，选择性好
干法刻蚀：气相化学腐蚀（选择性好）或物理腐蚀（方向性 好），或二者兼而有之
二氧化硅、硅、氮化硅的各向异性腐蚀
离子增强刻蚀-Ion Enhanced etching
无离子，XeF2对Si不刻蚀 纯Ar离子，对Si不刻蚀 Ar离子和XeF2相互作用，刻蚀速率很快
等离子体刻蚀的化学和物理过程并不是两个相互独立的 过程，而且相互有增强作用。 物理过程（如离子轰击造成的断键/晶格损伤、辅助挥发 性反应产物的生成、表面抑制物的去除等）将有助于表面化 学过程/化学反应的进行。
无图形的硅片 完成的硅片 扩散 光刻
抛光
刻蚀
测试/拣选
注入
Used with permission from Advanced Micro Devices
刻蚀的应用
光刻胶 被刻蚀材料 被保护层
光刻胶
(a) 有光刻胶图形衬底
(b) 刻蚀后的衬底
本章主要内容
1. 刻蚀的性能参数 2. 两种刻蚀方法：湿法腐蚀、干法刻蚀
（2）干法腐蚀能达到高的分辨率，湿法腐蚀较差
（3）湿法腐蚀需大量的腐蚀性化学试剂，对人体和环境有害 （4）湿法腐蚀需大量的化学试剂去冲洗腐蚀剂剩余物，不经济
湿法各向同性化学腐蚀
各向同性刻蚀是在各方向上 以同样的速率进行刻蚀 胶
膜优点 • 刻蚀反应
干法刻蚀与湿法腐蚀相比的优点
价键密度：<111> > <110> > <100> 腐蚀速度：R(100) 100 R(111)
利用Si的各向异性湿法腐蚀制作的MEMS （MicroElectroMechanical Systems）结构
湿法腐蚀的缺点
在大规模集成电路制造中，湿法腐蚀正被干法刻蚀所替代： （1）湿法腐蚀是各向同性，干法可以是各向异性
时间
在等离子体刻蚀中被激发的基团的特征波长
材料 硅 SiO2 铝 刻蚀气体的 发射基团 CF4/O2 Cl2 CHF3 Cl2 BCl3 O2 光刻胶 N2（用于刻 蚀前后的净 化气体） SiF SiCl CO Al AlCl CO OH H N2 NO 氮气 反应产物 波长(纳米) 440; 777 287 484 391; 394; 396 261 484 309 656 337 248
刻蚀的方向性 A=0, 各项同性；A=1, 各项异性 横向单边的过腐蚀量（钻蚀）
刻蚀速率R
T = 刻蚀掉的厚度 T
t = 刻蚀时间
刻蚀开始
刻蚀结束
刻蚀均匀性
在一批中随机抽取 3 至 5片 在每片上测5至9个点处的刻蚀速率， 然后计算每片的刻蚀均匀性并比较片 与片之间的均匀性
刻蚀速率均匀性
Rhigh Rlow Rhigh Rlow
在多晶硅栅刻蚀中不期望的微槽
离子
栅氧化硅中的沟槽
光刻胶 多晶
栅氧化层 衬底
硅槽的刻蚀
硅、Si3N4和SiO2刻蚀
CF4中添加少量O2可增加对Si， SiO2和Si3N4的腐蚀速率
Si+4F*SiF4 SiO2+4F*SiF4 +O2 Si3N4+12F*3SiF4 +2N2
10%O2可获得最大的Si/SiO2刻蚀比
x100%
Rhigh: 最大刻蚀速率 Rlow: 最小刻蚀速率
两大关键问题：选择性和方向性
待刻材料的刻蚀速率
选择性S：
R1 S R2
掩膜或下层材料的刻蚀速率
横向刻蚀速率
各向异性度A
Rl A 1 Rv
纵向刻蚀速率
A＝0
0<A<1
A=1
各向同性化学腐蚀
各向同性刻蚀是在各方向上 以同样的速率进行刻蚀 胶
7. 不会腐蚀金属.
VLSI/ULSI 技术中的复合金属层
钨的反刻
通孔
SiO2 ILD-2 金属1 复合层 ILD-1
钨
(a) 通孔刻穿 ILD-2 (SiO2)层 钨塞 SiO2 金属2复合层 钨塞
(b) 钨 CVD 通孔填充
(c) 钨反刻
(d) 金属2 淀积
去胶机中氧原子与光刻胶的反应
顺流等离子体 1) O2 分子进入反 应腔
刻蚀的性能参数
刻蚀速率R (etch rate) 单位时间刻蚀的薄膜厚度。对产率有较 大影响
刻蚀均匀性 (etch uniformity)
选择性S (Selectivity) 各向异性度A (Anisotropy) 掩膜层下刻蚀 (Undercut)
一个硅片或多个硅片或多批硅片上刻蚀 速率的变化 不同材料之间的刻蚀速率比
刻蚀多晶硅步骤
1. 第一步是预刻蚀，用于去除自然氧化层、硬的掩蔽层 （如SiON）和表面污染物来获得均匀的刻蚀（这减少 了刻蚀中作为微掩蔽层的污染物带来的表面缺陷。 2. 接下来的是刻至终点的主刻蚀。这一步用来刻蚀掉大 部分的多晶硅膜，并不损伤栅氧化层和获得理想的各 向异性的侧壁剖面。 3. 最后一步是过刻蚀，用于去除刻蚀残留物和剩余多晶 硅，并保证对栅氧化层的高选择比。这一步应避免在 多晶硅周围的栅氧化层形成微槽（小槽形成）。
干法刻蚀的应用
• 介质的干法刻蚀
– 氧化物 – 氮化硅
• 硅的干法刻蚀
– 多晶硅栅刻蚀 – 单晶硅的刻蚀
• 金属的干法刻蚀
– 铝和金属复合层 – 钨的反刻 – 接触金属刻蚀
• 去胶
一个成功的干法刻蚀要求
1. 对不需要刻蚀的材料（主要是光刻胶和下层材料）的 高选择比. 2. 获得可接受的产能的刻蚀速率.
半导体制造技术
第6章
刻蚀
第一章 引言 第二章 晶体生长 第三章 工艺中的气体、化试、水、环境和硅片的清洗 第四章 硅的氧化 第五章 光刻 第六章 刻蚀 第七章 扩散 第八章 离子注入 第九章 薄膜淀积 第十章 工艺集成 第十一章 集成电路制造
通常的CMOS工艺流程
硅片制造 (前端) 硅片起始
薄膜
气体输入
去胶反应腔 6) 副产物去除 l l 3) 等离子体能 量将氧变成正 离子 Exhaust 5) 副产物解吸 附 + + + + +
2) O2 分解成原子氧 中性氧原子团
+
+
4) 中性 O和O+ 与光刻胶中的 C 和 H反应 光刻胶 衬底
+
等离子刻蚀终点检测
终点检测 正常刻蚀 刻蚀参数 在刻蚀速率探 测发生变化的 地方. 终点信号停止刻 蚀.
各向异性 刻蚀
衬底
阴极
各向同性刻 蚀
化学干法等离子体刻蚀 和物理干法等离子体刻蚀
刻蚀参数 物理刻蚀（RF电场 垂直于硅片表面） 化学刻蚀（RF电场平 行于硅片表面） 化学刻蚀 物理和化学刻蚀
物理离子溅射 刻蚀机理 等离子体中的活性基 与硅片表面反应* 液体中的活性基与硅 片表面反应
在干法刻蚀中，刻蚀 包括离子溅射和活性 元素与硅片表面的反 应 各向同性到 各向异性 一般/高 (5:1 至100:1) 适中 好/非常好
各向异性
侧壁剖面 差/难以提高 选择比 刻蚀速率 线宽控制 (1:1) 快 一般/好 各向同性 一般/好 (5:1至 100:1) 适中 差 各向同性 高/很高 (高于 500:1) 慢 非常差
* Used primarily for stripping and etchback operations.
思考题
1、刻蚀工艺有哪两种类型？各自的优缺点是什么？
2、什么是刻蚀中的等离子体诱导损伤？以及这些 损伤会带来什么问题？
密度 (g/cm3) 2.24 – 2.27 2.18 – 2.21 < 2.00 < 2.00
腐蚀速率 (nm/s) 1 1.5 1.5– 5 10 – 20
硅的各向异性腐蚀
4、Si采用KOH腐蚀 Si + 2OH- + 4H2O Si(OH)2++ + 2H2 + 4OH-
硅湿法腐蚀由于晶向而产生的各向异性腐蚀
1、SiO2采用HF腐蚀
实际使用：缓冲液BHF 2、Si采用HNO3和HF腐蚀（HNA）
加入NH4F缓冲液： 弥补F和降低对胶的刻蚀
3、Si3N4采用热磷酸腐蚀
25° C 在BHF 溶液中近似的氧化硅腐蚀速率
25 C 在 BHF 溶液中近似的氧化硅腐蚀速率
氧化硅类型 干氧氧化生长 湿法氧化生长 CVD 淀积 溅射
1. 刻蚀剖面是各向异性，具有非常好的侧壁剖面 控制. 2. 好的 CD 控制. 3. 最小的光刻胶脱落或粘附问题. 4. 好的片内、片间、批次间的刻蚀均匀性. 5. 较低的化学制品使用和处理费用.
化学和物理的干法刻蚀机理
物理刻蚀
溅射的表面材料 反应正离子 轰击表面
化学刻蚀
副产物 的解吸附
原子团与表面膜 的表面反应
3. 4. 5. 6.
好的侧壁剖面控制. 好的片内均匀性. 低的器件损伤. 宽的工艺制造窗口.
氧化物刻蚀反应器
CF4
C3F8 C4F8 CHF3 NF3 SiF4 Ar CF2 HF 等离子体 CH4 F CHF
碳氟化合物和碳氢化物的 选择
硅片
静电吸盘
多晶硅导体长度
多晶硅栅
栅氧化硅
栅 源 漏
栅长确定沟道长度并定义源 漏电极的边界
在CF4中加入少量H2，可使CFx：F*的浓度比增加。 从 而使SiO2:Si及Si3N4：Si的腐蚀速率比增大
