四位数字频率计实验报告

2011年电子技术实验实验报告频率计一、概述数字频率计是使用领域非常广泛的测量仪器，在计算机、通讯设备、音频视频等科研生产领域不可缺少。

通过十进制数字显示被测信号频率，具有测量迅速，精度高，显示直观等诸多优点。

本实验中，我们使用VHDL开发FPGA的一般流程，采用频率计开发的基本原理和相应的测量方案，在FPGA实验开发板进行数字频率计的设计和实现。

数字频率计是数字电路中的一个典型应用，随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整个系统大大简化，提高整体的性能和可靠性。

本次的频率计设计主要是顶层设计，通过各个模块综合使用，学习常用的数字系统设计方法。

采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。

在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。

该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。

本实验，我采用硬件描述语言VHDL，在软件开发平台ISE上完成，该设计的频率计能准确的测量频率在10Hz到100MHz之间的信号。

使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到FPGA上。

VHDL主要用于描述数字系统的结构、行为、功能和接口。

除了含有许多具有硬件特征的语句外，VHDL的语言形式，描述风格以及句法十分类似于一般的计算机高级语言。

VHDL的程序结构特点是将一项工程设计，或称为设计实体（可以是一个元件、一个电路模块或一个系统）分成外部（又称为可视部分，即端口）和内部（又称为不可视部分），即设计实体的内部功能和算法完成部分。

在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其它的设计就可以直接调用这个实体。

这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

数电课程设计报告题目：频率计目录第一章设计指标 (2)1.1设计指标 (2)第二章系统概述 (3)2.1设计思想 (3)2.2可行性论证 (3)2.3各功能的组成 (3)2.4总体工作过程 (3)第三章单元电路设计与分析 (5)3.1各单元电路的选择 (5)3.2设计及工作原理分析 (5)第四章电路的组构与调试 (12)4.1遇到的主要问题 (12)4.2现象记录及原因分析 (12)14.3解决措施及效果 (12)4.4功能的测试方法、步骤、设备、记录的数据 (12)第五章结束语 (15)5.1对设计题目的结论性意见及进一步改进的意向 (15)5.2总结设计的收获与体会 (15)附图（电路图、电路总图） (16)参考文献 (18)第一章:设计指标设计指标：要求设计一个测量TTL方波信号频率的数字系统。

用按键选择测量信号的频率。

测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。

频率的测量范围有四档量程。

1）测量结果显示4位有效数字，测量精度为万分之一。

2）频率测量范围：100.1Hz——999.9kHz，分四档。

第一档：100.1Hz——999.9kHz第二档：1.000Hz——9.999kHz第三档：10.00kHz——99.99kHz第四档：100.0kHz——999.9kHz3）量程切换可以采用两个按键或由电路控制自动切换。

4）设计一个周期性方波产生电路频率计调试所需的信号。

输出信号的频率范围与测量范围相同，分为四个量程。

再设置四个按键在每档范围内选择4为有效数字的9~16个固定频率，最高位数值必须分布为1~9，信号占空比可以任意。

第二章：系统概述2.1设计思想所谓周期性信号频率，是指信号在1s时间内的周期数。

所以，通过记录信号在1s内的周期数即可确定其频率。

2.2可行性论证针对上述设计思想，可采用计数器来实现记录周期数的功能；采用时基信号产生计数时间作为采样时间；要通过数码管显示结果，考虑如果计数器直接将数据输入到数码管显示，则会出现数码管的数据不断变化，累计增加的情况，例如，一信号的频率为100Hz，计数器则会从1一直计数，数码管会在每秒内变化100次，所以采用寄存器或锁存器，在每个时间信号内，给予一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器。

频率计实验报告一、实验目的本次实验的目的是通过设计和搭建频率计电路，掌握频率测量的基本原理和方法，熟悉相关电子元器件的使用，提高电路设计和调试的能力，并深入理解数字电路中计数器、定时器等模块的工作原理。

二、实验原理频率是指周期性信号在单位时间内重复的次数。

频率计的基本原理是通过对输入信号的周期进行测量，并将其转换为频率值进行显示。

常见的频率测量方法有直接测频法和间接测频法。

直接测频法是在给定的闸门时间内，对输入信号的脉冲个数进行计数，从而得到信号的频率。

间接测频法则是先测量信号的周期，然后通过倒数计算出频率。

在本次实验中，我们采用直接测频法。

使用计数器对输入信号的脉冲进行计数，同时使用定时器产生固定的闸门时间。

在闸门时间结束后，读取计数器的值，并通过计算得到输入信号的频率。

三、实验设备与器材1、数字电路实验箱2、示波器3、函数信号发生器4、集成电路芯片（如计数器芯片、定时器芯片等）5、电阻、电容、导线等若干四、实验步骤1、设计电路原理图根据实验要求和原理，选择合适的计数器芯片和定时器芯片，并设计出相应的电路连接图。

确定芯片的引脚连接方式，以及与外部输入输出信号的连接关系。

2、搭建实验电路在数字电路实验箱上，按照设计好的电路原理图，插入相应的芯片和元器件，并使用导线进行连接。

仔细检查电路连接是否正确，确保无短路和断路现象。

3、调试电路接通实验箱电源，使用示波器观察输入信号和输出信号的波形，检查电路是否正常工作。

调整函数信号发生器的输出频率和幅度，观察频率计的测量结果是否准确。

4、记录实验数据在不同的输入信号频率下，记录频率计的测量值，并与函数信号发生器的设定值进行比较。

分析测量误差产生的原因，并尝试采取相应的措施进行改进。

五、实验数据与分析以下是在实验中记录的部分数据：｜输入信号频率（Hz）｜测量值（Hz）｜误差（％）｜｜｜｜｜｜100|98|2|｜500|495|1|｜1000|990|1|｜2000|1980|1|从数据中可以看出，测量值与输入信号的实际频率存在一定的误差。

完整word版,数字频率计仿真实验报告编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（完整word版,数字频率计仿真实验报告）的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。

本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为完整word版,数字频率计仿真实验报告的全部内容。

上海电力学院课题名称数字频率计课题代码 201 院(系）电力与自动化工程学院专业电气工程及其自动化班级学号及姓名时间指导教师签名：教研室主任（系主任)签名:任务书一、目的1、了解并掌握电子电路的一般设计方法，具备初步的独立设计能力.2、通过查阅手册和文献资料，进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则；进一步掌握电子仪器的正确使用方法。

3、学会使用EDA软件Multisim对电子电路进行仿真设计.4、初步掌握普通电子电路的安装、布线、调试等基本技能.5、提高综合运用所学的理论知识独立分析和解决问题的能力，学会撰写课程设计总结报告；培养严肃认真的工作作风和严谨的科学态度。

二、设计内容、要求及设计方案1、任务设计并制作1个数字式频率计。

2、基本要求1）被测信号为TTL脉冲信号。

2）显示的频率范围为00～99Hz。

3)测量精度为±1 Hz.4）用LED数码管显示频率数值.3、扩展部分1）输入信号为正弦信号、三角波，幅值为l0mV。

2）显示的频率范围为0000～9999Hz.3）提高测量的精度至0.1Hz.4、设计方案频率是指单位时间（1s）内信号振动的次数。

从测量的角度看，即单位时间测得的被测信号的脉冲数。

电路的方框图如图1所示。

被测信号送入通道，经放大整形后，使每个周期形成一个脉冲,这些脉冲加到主门的A输入端,门控双稳输出的门控信号加到主门的B输入端。

数频率计的设计实验报告一、实验目的本实验的目的是设计并实现一个能够准确测量输入信号频率的数频率计。

通过本次实验，深入理解频率测量的原理和方法，掌握数字电路的设计与实现技能，提高解决实际问题的能力。

二、实验原理频率是指单位时间内信号周期性变化的次数。

数频率计的基本原理是在给定的时间间隔内对输入信号的脉冲个数进行计数，然后根据时间间隔和计数值计算出输入信号的频率。

常见的数频率计测量方法有直接测频法和间接测频法。

直接测频法是在单位时间内（通常为 1 秒）对输入信号的脉冲进行计数，得到的计数值即为输入信号的频率。

间接测频法是先测量输入信号的周期，然后通过计算周期的倒数得到频率。

在本实验中，我们采用直接测频法。

使用计数器对输入信号在 1 秒内的脉冲个数进行计数，计数结果通过数码管显示出来，即为输入信号的频率值。

三、实验设备与器材1、数字电路实验箱2、示波器3、函数信号发生器4、集成电路芯片（如计数器、译码器、数码管驱动芯片等）5、电阻、电容、导线等四、实验设计1、计数器模块选用合适的计数器芯片，如 74LS160 十进制计数器。

通过级联多个计数器实现对较大频率范围的测量。

2、控制模块设计一个控制电路，产生 1 秒的测量时间间隔。

可以使用 555 定时器和相关的电阻、电容组成单稳态触发器来实现。

3、显示模块选用数码管作为频率显示器件。

使用译码器芯片（如 74LS48）将计数器的输出转换为数码管的驱动信号。

五、实验步骤1、按照设计原理图在实验箱上连接电路，确保连接正确无误。

2、打开函数信号发生器，产生一个已知频率的正弦波信号，作为输入信号。

3、接通实验箱电源，观察数码管的显示值。

4、调整输入信号的频率，观察数码管显示值的变化，并与已知频率进行对比，验证测量的准确性。

5、使用示波器同时观察输入信号和计数器的输出信号，检查电路的工作状态。

六、实验结果与分析1、当输入信号频率较低时，测量结果较为准确，与已知频率的误差较小。

四位十进制频率计EDA实验报告实验四四位十进制频率计实验目的1.掌握四位十进制频率计的工作原理并能够用virlog语言编写代码，进一步熟悉EDA6000实验箱的使用方法。

2.进一步熟悉quartusII建立程序编译、仿真及下载的操作流程并学会四位十进制频率计的Verilog硬件设计。

3.代码modulefrecounter(clk,uclk,ge_bit,shi_bit,bai_bit,qian_bit);input clk,uclk;output [3:0] ge_bit,shi_bit,bai_bit,qian_bit;reg [3:0]ge_bit,shi_bit,bai_bit,qian_bit;reg div,en,load,cls;reg [3:0] A,B,C,D;always @(negedge clk)begin div=~div;en=div;load=~en;cls=clk&load;endalways @(posedge uclk or posedge cls)beginif(cls) begin A=4'd0;B=4'd0;C=4'd0;D=4'd0; endelse if(en) begin A=A+4'd1;if(A==4'D10) begin A=4'd0;B=B+4'd1; endif(B==4'D10) begin B=4'd0;C=C+4'd1; endif(C==4'D10) begin C=4'd0;D=D+4'd1; endendendalways @(posedge load)beginge_bit=A;shi_bit=B;bai_bit=C;qian_bit=D;endendmodule实验步骤1.新建Verilog工程，编写代码并保存至与模块名对应的文件夹。

成绩指导教师日期张歆奕2011-5-12 五邑大学实验报告实验课程名称：电子系统EDA院系名称：信息学院专业名称：通信工程实验项目名称：实验3 数字频率计班级：AP08054 学号：AP0805422 报告人：彭志敏实验3 数字频率计一、实验目的1、学会利用Quartus II 进行层次化设计；2、练习混合设计输入方法；3、巩固用实验箱验证设计的方法。

二、频率计的原理数字频率计是用来测量输入信号的频率并显示测量结果的系统。

一般基准时钟的高电平的持续时间为01T S ，若在这0T 内被测信号的周期数为N 则被测信号的频率就是N ，选择不同的0T ，可以得到不同的测量精度。

一般0T 越大，测量精度越高，但一次的测量时间及频率计所需的硬件资源也增加。

下面是数字频率计测量原理示意图（图一）：▲图一：数字频率计测量原理示意图三、频率计设计及其简要说明（可分模块进行说明）数字频率计可由三模块组成，控制模块、计数模块、锁存显示模块。

下面先介绍顶层设计，然后分模块介绍。

1.顶层设计。

改频率计顶层设计采用原理设计，主要包过6个10进制计数器，一个门控制电路和一个锁存器。

输入引脚包括时钟信号CLK 和复位按钮reset 以及待测频率信号输入端signer ，输出引脚一个24位output 。

▲图二：数字频率计顶层设计原理图2.控制模块。

控制模块是此次设计的设计重点和难点，在标准时钟的作用下，它需要提供计数模块的时钟信号和周期为2秒的控制信号，还要提供锁存器必要时候的锁存允许信号，在一定时候锁存计数器测得的频率值。

主要由门电路和D 触发器构成，下面是控制模块原理图（图三）和时序图（图四）。

▲图三控制模块原理图▲图四控制模块时序图3.计数模块。

计数模块有六个相同的十进制计数器构成，各级计数器之间采用级联方式。

计数器就就采用参数化宏单元调用即可。

下图是参数化宏单元计数器生成的符号（图五）：▲图五 10进制计数器4.锁存显示模块。

题目：数字频率计的设计学生姓名：学号：班级:专业：指导教师：年月日——年月日目录1 实习目的及指标 (1)2设计原理 (2)3各模块电路的设计 (3)3.1 时基电路 (3)3.2显示电路 (4)3.3 控制电路 (5)3.4 整形电路 (6)3.5 发挥部分 (6)4电路的仿真和运行结果 (8)4.1时基电路部分仿真结果 (8)4.2闸门电路部分仿真结果 (9)4.3显示电路部分仿真结果 (9)4.4自检电路部分仿真结果 (10)5 总结 (11)附录 (12)附录A 数字频率计电路图 (12)附录B 数字频率计元器件清单 (13)1实习目的及指标1.1 实习目的（1）掌握数字频率计的设计，组装和调试方法；（2）熟悉555,74LS160及4518等集成电路的使用方法；（3）用74LS160组成数字频率计。

1.2 实习指标1.2.1基本部分(1) 被测信号的频率范围为1Hz~100KHz，分成两个频段，即1Hz~999Hz1~100KHz。

(2) 具有自检功能，即用仪器内部的标准脉冲校准测量精度。

(3) 用3为数码管显示测量数据，测量误差小于10%。

1.2.2发挥部分(1) 用发光二极管表示单位，当绿灯亮时表示Hz，红灯亮时表示KHz。

(2) 具有超量程报警功能，在超出当前量程挡的测量范围时，发出灯光音响信号。

(3) 测量误差小于5%。

2设计原理数字频率计的原理框图如图1所示，它由四个基本单元组成；可控制的计数锁存显示系统，555构成的多谐振荡器及多级分频系统，整形系统和闸门电路，换挡和自检电路。

由多谐振荡器、分级系统及控制电路得到具有固定宽度的方波脉冲做控制信号，时间基准称为闸门时间。

方波脉冲控制闸门（与非门）的一个输入端。

被测信号经放大后整形变成序列窄脉冲送到闸门另一输入端。

当控制信号到来后，闸门开启，信号脉冲和控制信号相“与”通过闸门，在闸门输出端产生的脉冲信号送到计数器，计数器开始计数，直到控制信号结束，闸门关闭。

数字频率计设计报告数字频率计是一种用于测量信号频率的仪器，广泛应用于电子领域。

本文将针对数字频率计的原理、工作方式以及应用进行详细介绍。

一、引言数字频率计是一种基于数字信号处理技术的测量仪器，它能够精确地测量信号的频率。

它广泛应用于通信、无线电、音频和视频等领域，对于各种信号的频率测量具有重要意义。

二、原理数字频率计的测量原理基于信号的周期性特征。

当一个信号通过数字频率计时，它会被转换成数字信号，并通过计数器进行计数。

通过计数器的计数结果和时间基准的参考值进行比较，就可以得到信号的频率。

三、工作方式数字频率计的工作方式通常分为两种：直接计数法和间接计数法。

1. 直接计数法：该方法直接对信号进行计数，通过计数器对信号的脉冲进行计数，并将计数结果进行处理得到频率值。

这种方法简单直接，但对于高频率信号的计数精度较低。

2. 间接计数法：该方法通过将信号的频率分频至低频范围内进行计数。

通过将高频信号分频后再进行计数，可以提高测量的精度。

四、应用数字频率计在各个领域都有广泛的应用，以下是一些常见的应用场景：1. 通信领域：数字频率计在通信系统中被用于测量信号的载波频率，确保信号的稳定传输。

同时，数字频率计还可以用于频率偏移的测量，以评估通信系统的性能。

2. 无线电领域：数字频率计被用于测量无线电频率，对于射频信号的测量具有重要意义。

它可以用于无线电台站的调试和维护，以确保无线电信号的质量和稳定性。

3. 音频和视频领域：数字频率计在音频和视频设备的校准和测试中被广泛应用。

它可以测量音频和视频信号的频率，以确保音频和视频设备的正常工作。

4. 科学研究领域：数字频率计在科学研究中也起到了重要的作用。

比如，在天文学研究中，数字频率计可以用于测量天体的射电信号频率，从而研究宇宙的演化和结构。

五、总结数字频率计作为一种精确测量信号频率的仪器，在电子领域中有着广泛的应用。

本文从原理、工作方式和应用等方面对数字频率计进行了详细介绍。

实验16 数字频率计的设计和实验一、实验目的1. 掌握数字频率计的组成原理。

2. 掌握数字频率计的设计、组装与调试。

3. 学习集成电路合理选择与使用。

二、设计任务和要求设计一个4 位的数字频率计，设计要求如下：1. 4 位十进制数字显示。

2. 测试范围为1 Hz~100kHz。

3. 闸门时间: 1mS, 10mS，0.1S，1S 可手动选择。

4. 量程分为四档：×1000，×100, ×10, ×1。

三、实验原理在模拟和数字电路实验中，经常要用到数字频率计。

数字频率计实际上就是一个脉冲计数器，用来记录1 秒内通过闸门的脉冲个数。

通常频率计是由输入整形电路、时钟振荡电路、分频器、量程选择开关、计数器、锁存器和显示器等组成。

图2.16.1 为数字频率计的原理框图。

在图2.16.1 中，由于计数脉冲信号必须为方波信号，所以要用施密特电路对输入波形进图 2.16.1 数字频率计的组成框图行整形，分频器输出的信号必须满足闸门时间要求。

例如闸门时间为1 秒时，这个秒脉冲加到与门上，就能检测到待测信号在 1 秒内通过与门的个数。

脉冲个数由计数器计数，由七段显示器显示频率的单位应为 Hz 。

又例如闸门时间为 1mS 时，显示频率的单位应该为 kHz 。

数字频率计各级的波形图 2.16.2 所示，设待测信号 A 的周期为Ｔx ，闸门时间为Ｔ。

当门控信号 B 为高电平时，它和被测信号 A 相与后通过闸门，形成计数脉冲信号 C ，直到门控信号结束，闸门关闭，计数停止。

单稳 1 的输出信号 D 送到锁存器的使能端，锁存器将计数结果锁存，并送到译码显示电路。

计数器停止计数后，在单稳 2 的暂态输出E 的作用下将计数器清零。

等到当门控信号 B 再次变为高电平时，开始下次计数。

若在闸门时间 Ｔ 内计数器的计数值为Ｎ，则被测频率ｆx 为：ｆx = Ｎ /Ｔ为了准确地测量频率，应满足Ｔ>>Ｔx 。

电工电子课程设计——数字频率计学生姓名陈卓学号1302060413专业通信工程班级0605指导教师宋学瑞目录第一章技术指标…………………………………………………………第二章整体方案设计…………………………………………………第三章单元电路设计…………………………………………………第四章测试与调整……………………………………………………第五章设计小结………………………………………………………第一章技术指标一.整体功能要求频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。

其扩展功能可以测量信号的周期。

二.系统结构要求数字频率计的整体结构要求如图所示。

图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期，若测量频率则自动分档。

数字频率计整体方案结构方框图三、电气指标被测信号波形：正弦波和矩形波。

输入信号电压：0.5~5V测量范围：0～9999Hz和1～100kHz脉冲周期测量范围：100μS~1S具有超量程声、光报警功能显示4位有效数字测量误差小于5%可供选择的元器件见附录第二章整体方案设计现代测量技术及仪器以数字化和智能化为主要发展方向。

数字式时频测量仪器很符合这样的方向。

频率量是几乎不经转换就能得到的数字量，在数字频率计中，被测信号是以脉冲信号方法来传递、控制和计数的，易于做成智能化设备。

数字频率计的基本工作原理是以适当的逻辑电路，使电子计数器在预定的标准时间内累计待测输入信号的脉冲个数，实现频率测量。

频率就是指周期性信号在单位时间内重复出现的次数。

若在一定的时间间隔T内计得这个周期性信号的重复次数N，则其频率可表达为：f=N/T由于计数器可以严格按照上式所表达的频率的定义进行测量，对于上式来说，要测量某个周期现象的频率，就必须解决计数和时间标准问题。

测量方案应至少包括两个部分，即计数部分和时基选择部分。

数字频率计的原理框图如下所示：图A、数字频率计测频原理数字频率计的原理框图如图A所示，从中可以看出测量过程。

数字频率计的设计实验报告实验名称：数字频率计的设计实验日期：2021年7月1日实验目的：设计并实现一个基于计数器的数字频率计，使用计数器测量输入信号的频率，并将结果显示在数码管上。

实验器材：FPGA开发板、数字频率计模块、计数器模块、数码管模块。

实验原理：1. 计数器模块设计一个计数器模块，用于计数示波器输入脉冲信号的时间。

计数器的计数时间可以根据需要进行调整。

2. 数字频率计模块设计一个数字频率计模块，用于将计数器的计数时间转换为输入信号的频率。

通过计算计数器的计数值来计算频率，并将结果显示在数码管上。

3. 数码管模块设计一个数码管模块，用于将数字频率计模块计算出的频率值转换为可以在数码管上显示的数码。

实验步骤：1. 搭建实验电路将FPGA开发板连接到计数器模块、数字频率计模块和数码管模块。

2. 编写Verilog代码根据上述原理，编写计数器模块、数字频率计模块和数码管模块的Verilog代码。

3. 编译代码并下载到FPGA开发板使用Xilinx Vivado软件将Verilog代码编译成比特流文件，并将比特流文件下载到FPGA开发板中。

4. 测试实验将示波器的输出信号连接到数字频率计的输入端，并将数字频率计连接到数码管。

通过计算数字频率计的输出，验证数字频率计的测量准确性。

实验结果：经过测试，数字频率计的测量准确度在实验误差范围内。

输入不同频率的信号时，数码管能够正确显示频率值。

实验总结：通过本次实验，成功设计并实现了一个基于计数器的数字频率计。

该实验不仅巩固了计数器、数码管等模块的设计知识，也提高了学生的Verilog编程能力。

在实验中，学生还学习了如何使用FPGA开发板进行数字电路实验，以及测试和验证数字电路的方法和技巧。

一、设计任务与要求1.知识点及设计内容计数器、锁存器的工作、译码器、显示器的工作原理，限幅器和整形电路的工作原理；涉及芯片管脚及功能的使用。

2.设计任务（1）频率计测量范围0~9999Hz，闸门信号采样时间为1s。

（2）最大读数为9999Hz。

（3）采用四位数码显示。

（4）输入信号最大幅值可以扩展。

二、设计的方案与论证频率计又称为频率计数器，是一种专门对被测信号频率进行测量的器电子测量仪器。

频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。

频率计最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T（如下图①所示）。

在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。

主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。

在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。

①数字频率计的组成框图三、电路设计计算与分析1.原理说明输入电路：由于输入的信号可以是正弦波，三角波。

而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。

在整形之前由于不清楚被测信号的强弱的情况。

所以在通过整形之前通过放大衰减处理。

当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。

当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。

频率测量：测量频率的原理框图.测量频率共有3个档位。

被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。

时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。

四位十进制频率计设计报告目录一、题目分析 (3)1、设计原理 (3)二、设计方案 (3)1、顶层实体描述 (3)2、模块划分 (4)3、模块描述 (4)4、顶层电路图 (5)三、方案实现 (5)1、各模块仿真及描述 (5)2、顶层电路仿真及描述 (6)四、硬件测试及说明 (7)五、结论 (7)六、课程总结 (7)七、附录（源程序，加中文注释） (8)1、频率计顶层文件 (8)2、测频控制电路 (9)3、16位锁存器 (9)4、16位计数器 (10)5、十进制加法计数器 (10)一、题目分析1、设计原理根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1S的输入信号脉冲计数允许的信号；1S计数结束后，计数值被锁入锁存器，计数器清零，为下一测评计数周期做好准备。

测频控制信号可以由一个独立的发生器来产生。

2、设计要求：FTCTRL的计数使能信号CNT_EN能产生一个1S脉宽的周期信号，并对频率计中的16位计数器couter16D的ENABL使能端进行同步控制。

当CNT_EN高电平时允许计数；低电平时停止计数，并保持其所计的脉冲数。

在停止计数期间，首先需要一个锁存信号LOAD的上升沿将计数器在前一秒钟的计数值锁进锁存器REG16D中，并由外部的十进制7段译码器译出，显示计数值。

设置锁存器的好处是数据显示稳定，不会由于周期性的清零信号而不断闪烁。

锁存信号后，必须有一清零信号RST_CNT对计数器进行清零，为下一秒的技术操作做准备。

3、实现功能当输入一个待测频率时，在测频信号的控制下，可以通过外部的7段译码器显示出其频率值。

二、设计方案1、顶层实体描述图1：四位十进制频率计顶层实体图2：测频控制电路实体图3: 16位计数器实体图4: 16位锁存器实体图5：十进制加法计数器实体2、模块划分1S的输入信号脉冲计数允许的信号；然后需要一个16位计数器进行计数，由于我们设计的是四位的十进制的频率计，所以还需要用4个十进制的加法计数器来构成所需要的计数器；在技计数完成之后还需要一个锁存器将计数值进行锁存，从而使显示的数值稳定。

简易数字频率计设计报告简易数字频率计设计报告设计内容：1、测量信号：方波、正弦波、三角波；2、测量频率范围: 1Hz~9999Hz；3、显示方式：4位十进制数显示；4、时基电路由由555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）；5、当被测信号的频率超出测量范围时，报警。

设计报告书写格式：1、选题介绍和设计系统实现的功能；2、系统设计结构框图及原理；3、采用芯片简介；4、设计的完整电路以及仿真结果；5、Protel绘制的电路原理图；6、制作的PCB；7、课程设计过程心得体会（负责了哪些内容、学到了什么、遇到的难题及解决方法等）。

电子课程设计过程：系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB→撰写设计报告简易数字频率计课程设计报告第一章技术指标1.1整体功能要求1.2系统结构要求1.3电气指标1.4扩展指标1.5设计条件第二章整体方案设计2.1 算法设计2.2 整体方框图及原理第三章单元电路设计3.1 时基电路设计3.2闸门电路设计3.3控制电路设计3.4 小数点显示电路设计3.5整体电路图3.6整机原件清单第四章测试与调整4.1 时基电路的调测4.2 显示电路的调测4-3 计数电路的调测4.4 控制电路的调测4.5 整体指标测试第五章设计小结5.1 设计任务完成情况5.2 问题及改进5.3心得体会附录参考文献第一章 技术指标1. 整体功能要求频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。

其扩展功能可以测量信号的周期和脉冲宽度。

2. 系统结构要求数字频率计的整体结构要求如图所示。

图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。

数字频率计整体方案结构方框图3. 电气指标3.1被测信号波形：正弦波、三角波和矩形波。

频率计实验报告频率计实验报告引言：频率计是一种用于测量信号频率的仪器。

在电子工程、通信和物理等领域中，频率计被广泛应用于测量和分析各种信号的频率特性。

本实验旨在通过使用频率计来测量不同信号源的频率，并探究其测量精度和适用范围。

实验过程：实验中，我们使用了一台精密频率计和几个不同的信号源。

首先，我们将频率计连接到信号源，并调整频率计的设置以适应不同的信号频率范围。

然后，我们逐个测量每个信号源的频率，并记录下测量结果。

在测量过程中，我们还注意到信号源的幅度对频率计的测量结果是否有影响。

实验结果：通过实验，我们得到了一系列信号源的频率测量结果。

我们发现，在低频范围内，频率计的测量精度较高，能够准确测量信号源的频率。

然而，当信号频率超过一定范围后，频率计的测量精度开始下降，甚至无法准确测量。

这是因为频率计的设计和工作原理决定了其适用范围有限。

进一步分析：在实验中，我们还发现信号源的幅度对频率计的测量结果有一定影响。

当信号幅度较小时，频率计可能无法稳定地测量信号的频率。

这是因为频率计需要足够的信号能量来进行稳定的测量。

因此，在使用频率计进行测量时，我们需要注意信号源的幅度是否满足要求。

实验误差：在实验中，我们还存在一定的测量误差。

这些误差可能来自于频率计本身的精度限制，也可能来自于信号源的不稳定性或其他外界干扰因素。

为了减小误差，我们可以采取一些措施，例如增加测量次数并取平均值，或使用更高精度的频率计。

应用与展望：频率计在现代科学和工程中具有广泛的应用前景。

它可以用于测量和分析各种信号的频率特性，从而帮助我们更好地理解和掌握信号的行为规律。

未来，随着科学技术的不断进步，频率计的测量精度和适用范围将进一步提高，为各个领域的研究和应用提供更多可能性。

结论：通过本次实验，我们深入了解了频率计的工作原理和测量特性。

我们发现频率计在测量低频信号时具有较高的精度，但在高频范围内可能存在测量误差。

同时，我们还注意到信号源的幅度对频率计的测量结果有一定影响。

四位十进制频率计设计自己写的四位十进制频率计设计自己写的数字频率计设计1设计任务设计一简易数字频率计，其基本要求是：1）测量频率范围为1Hz~10Hz，测量范围分为四个等级，即×1、×10、×100、×1000。

2）频率测量精度fxfx2103.3）被测信号可以是下弦波、三角波和方波。

4）显示模式为4位十进制显示。

5）使用EWB进行模拟。

2.设计原则及方案频率的定义是单位时间（1s）内周期信号的变化次数。

若在一定时间间隔t内测得周期信号的重复变化次数为n，则其频率为f=n/t据此，设计方案框图如图1所示。

图1数字频率计组成框图其基本原理是，被测信号ux首先经整形电路变成计数器所要求的脉冲信号，频率与被测信号的频率fx相同。

时钟电路产生时间基准信号，分频后控制计数与保持状态。

当其高电平时，计数器计数；低电平时，计数器处于保持状态，数据送入锁存器进行锁存显示。

然后对计数器清零，准备下一次计数。

其波形逻辑关系图如图2所示。

3.基本电路设计1)整形电路整形电路将待测信号整形为计数器所需的脉冲信号。

电路形式采用555定时器组成的施密特触发器。

电路如图XXX所示。

如果待测信号为三角波，则输入整形电路，将分析设置为瞬态分析，然后启动电路。

输入和输出波形如图XXX所示。

可以看出，输出是相同频率的方波。

2)时钟产生电路时钟信号是控制计数器计数的标准时间信号，其精度在很大程度上决定了频率计的频率测量精度。

当需要高频率测量精度时，应使用晶体振荡器通过分频获得频率。

在该频率计中，时钟信号采用555定时器组成的多谐振荡器电路，产生频率为1kz的信号，然后进行分频。

多谐振荡器电路如图XXX所示。

给出了由555定时器组成的多谐振荡器的周期计算公式xxxxxxxxxx取XXXXXXXXXXXXX获得一个振荡频率为1kz的负脉冲，其振荡波形如图XXX所示。

3)分频器电路分频电路由计数器组成，对1kz时钟脉冲进行分频，获得不同量程所需的时间基准信号，实现量程控制。