下载文档原格式
编号：xx大学2014届本科毕业论文基于FPGA芯片的最小系统设计论文作者姓名： xxx作者学号： xxxxxxxxxx所在学院：所学专业：导师姓名职称： xxxxxxxxxxxx论文完成时间： 2014年04月 24日目录摘要： (1)1 引言 (2)1.1 FPGA (2)1.2 探究的背景及意义 (2)1.3 本课题主要研究工作 (2)1.4 本章小结 (3)2 FPGA 基本知识 (3)2.1 FPGA 的诞生 (3)2.2 FPGA 的发展与现状 (3)2.3 F PGA 的结构特性 (3)2.4 FPGA的分类 (5)2.5 本章小结 (5)3 Altera可编程逻辑器件 (5)3.1 Altera 产品概述 (5)3.2 FLEX10K系列 (6)3.3 Quartus II软件部分 (7)3.4 本章小结 (10)4 硬件电路设计 (10)4.1 Altium Designer 6.0 主要特点 (10)4.2 扩展电路原理图设计 (10)4.3 基本电路原理图设计 (14)4.4 最小系统电路 PCB 板设计 (17)4.5 本章小结 (19)5 结论 (19)参考文献 (19)基于FPGA芯片的最小系统设计xxx（xxxxxxxxx，xxxxxxxxxx，475004）摘要：现如今，伴随着国内外信息技术高速的发展，电子系统数字化的走向已不可逆转。
小规模芯片组成的电路系统到应用单片机，再到应用FPGA来设计系统，电子设计技术跨越进了了一个全新的历史舞台。
由于FPGA具有现场可编程的特性，造就电路板级产品转化成为芯片级。
这种转变不仅缩小了电路的体积，同时更加缩短系统的研发周期，使系统的升级更加方便，除此之外，FPGA还有容量大、逻辑功能强，提高系统的稳定性，而且有高速、高可靠性的优点。
这也使得越来越多的电子从业人员使用FPGA芯片来设计电子系统。
本文通过对FPGA最小系统的开发设计，来让我们理解探究FAPG芯片的意义。
基于EP3C40的FPGA最小系统设计和实现鲁睿其【摘要】本文介绍了基于Altera公司Cyclone III系列的EP3C40 FPGA最小系统的设计和验证过程,详细介绍了高速FPGA电路设计、PCB电路板设计和数字系统集成设计等相关设计.FPGA最小系统硬件设计包括时钟、电源、存储器、接口、配置、以及USB Blaster等部分,最小系统的功能验证包括键盘和LCD控制、总控制、DDS模块等.最终测试结果表明,本系统工作正常,DDS时钟频率可以达130MHz.【期刊名称】《船电技术》【年(卷),期】2018(038)001【总页数】5页(P48-52)【关键词】现场可编程门阵列;可编程片上系统;直接数字合成【作者】鲁睿其【作者单位】湖南理工学院信息与通信工程学院,湖南岳阳414006【正文语种】中文【中图分类】TN741随着可编程逻辑器件集成的规模越来越大，出现了可编程片上系统（SOPC），把处理器、外围的逻辑控制电路集成在一块可编程逻辑器件上，大大的减少了系统芯片的数量、缩小了系统的体积，提高了系统的可靠性[1,2]。
由于可编程器件有着巨大的优点，可编程逻辑器件得到了广泛应用，掌握可编程逻辑器件技术是一个电子工程技术人员的基本要求。
本文设计的FPGA最小系统要求FPGA最小系统的功能，要求如下：根据设计需要划分好模块；编写好键盘和液晶控制的程序，实现人机接口；DDS的频率输出通过键盘控制，并由液晶显示相关的参数；DDS的工作频率要大于100 MHz，输出的信号能驱动高速D/A；开发中使用FPGA内部嵌入的RAM、PLL等资源。
FPGA最小系统的硬件框图如图1所示。
系统包含FPGA工作最基本的单元电路：电源、时钟、配置、存储器、USB Blaster等模块。
另外，考虑到系统扩展的灵活，系统留有外部扩展接口。
EP3C40工作需要三个电源，每个接口上需要一个5 V电源以支持外围扩展电路的工作，电路原理图如图2所示。
FPGA的种类与应用选型FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，能够在用户设计中实现数字逻辑功能。
由于其可编程性，FPGA具有灵活性高、可重构性强的特点，被广泛应用于各种领域。
不同的应用需要使用不同类型的FPGA，下面将介绍FPGA的种类及其应用选型。
首先，FPGA可以根据其内部结构的不同分为SRAM-based FPGA和Antifuse-based FPGA两种。
1. SRAM-based FPGASRAM-based FPGA（基于静态随机存取存储器的FPGA）使用SRAM存储器来实现逻辑功能。
这种FPGA在设计过程中需要不断地读取配置位流（Configuration Bitstream），并在运行时对SRAM存储器进行配置。
它具有灵活性高、资源利用率高的特点，并且可以进行快速的设计迭代。
由于其可编程性，SRAM-based FPGA广泛应用于原型设计、系统验证、数字信号处理、计算机视觉等领域。
2. Antifuse-based FPGAAntifuse-based FPGA（基于直流反向电压击穿的FPGA）使用Antifuse技术实现逻辑功能。
Antifuse是一种非可逆电子器件，在设计过程中只需一次性地进行配置。
Antifuse-based FPGA具有配置安全性高、性能稳定的特点，可以应用于对安全性要求高的领域，如航空航天、国防等。
除了根据内部结构的不同，FPGA还可以根据其规模和功能的不同进行分类。
1.FPGA的规模分类根据FPGA的规模，可以将其分为大规模FPGA、中型FPGA和小规模FPGA。
大规模FPGA具有更多的逻辑资源和I/O引脚，适用于复杂的应用，如高性能计算、通信基础设施等。
中型FPGA具有适中的规模和资源，适用于多种应用场景，如消费电子、工业控制、医疗设备等。
小规模FPGA通常具有较低的功耗和成本，适用于低功耗应用，如传感器数据预处理、边缘计算等。
FPGA的最小系统板的下载5.4.1 设计的实现过程基于查找表技术、SRAM(静态RAM)工艺的FPGA，由于SRAM结构特点,掉电后数据会丢失,因此调试期间可以用下载电缆配置FPGA器件。
调试完成后,必须将数据固定在专用的EEPROM中,上电时,由这片配置EEPROM先对FPGA加载数据,十几个毫秒后,FPGA就可以正常工作了。
这里以spartan2E系列的xc2s100e-6pq208为例，介绍具体的实现过程。
1. 选择目标芯片打开file下拉菜单，选择new project，弹出Project Properties对话框如图5.4.1所示，在Device Family中选中spartan2E，Device中选中xc2s100e-6pq208，Design Flow中选中XST VHDL。
图5.4.1 选择目标芯片2. 综合根据设计要求，编写程序代码之后，需要进行综合，即在Processes for Current Source窗口中双击Synthesize选项,如图5.4.2所示.图5.4.2 综合3. 锁脚综合通过以后，需要通过执行(布局布线)才能实现设计，但是执行之前需要有进行时序约束，区域约束和引脚锁定。
引脚锁定就是指定I/O口位置。
如图5.4.3所示，在Processes for Current Source窗口中单击Design Entry Utilities左侧的加号拉出下一级菜单，再拉开User Constraints的下一级菜单，双击Edit Implementation Constraints将会弹出Xilinx Constraints Editor窗口。
在Xilinx Constraints Editor窗口中点击Ports标签调出引脚锁定界面（如图5.4.4所示）便可进行引脚锁定了。
图5.4.3 选择Edit Implementation constraints图5.4.4 引脚锁定4. 执行(Implement Design)引脚锁定之后双击Processes for Current Source窗口中的Implement Design执行设计。
FPGA最小系统的数字电源设计
FPGA最小系统是一种基于FPGA芯片的最小化嵌入式系统，该系统由FPGA芯片、时钟系统、存储器和外设等基本部件组成。
在FPGA最小系统中，数字电源是至关重要的组成
部分，因为电源的质量和稳定性直接影响到整个系统的性能和稳定性。
本文将介绍FPGA
最小系统的数字电源设计，包括电源电压的选择、电源稳定器的选择与电容的匹配等方面。
1、电源电压的选择
FPGA芯片的工作电压通常为3.3V或2.5V，因此在设计数字电源时，需要选择相应的
电源电压。
一般而言，选用低压降、低噪声、高效率的线性稳压器为数字电源供电，因为
线性稳压器不但具有高品质的电源纹波和抗噪性能，而且支持可调节的输出电压和过载保
护功能，可以满足FPGA最小系统的电源需求。
电源稳定器是数字电源的核心部件，其主要功能是将输入的不稳定电压转换为稳定输
出电压。
在选择电源稳定器时，需要考虑到其输出电压精度、稳定性、线性度、寿命和可
靠性等因素。
针对FPGA最小系统的需求，建议选用具有高精度、低噪声和低压、低功耗
特性的电源稳定器。
3、电容的匹配
在数字电源的设计中，电容是重要的元件之一，其作用是平滑输出电压，消除电源中
的高频噪声。
在选择电容时，需要考虑到其容值、材料和精度等因素，同时需要匹配与电
源稳定器的输出电压、输出电流和频率等参数，以确保电容可以稳定地工作。
总之，FPGA最小系统的数字电源设计需要充分考虑到系统的稳定性和可靠性，选择高品质的电源组件，并按照官方给出的电源方案进行设计，以确保系统的电源质量达到要求。
本活动指定教材和开发板ALTERA授权培训课程指定开发板课程大纲第一讲FPGA系统设计基础第二讲从零开始设计FPGA最小系统一: 核心电路第三讲从零开始设计FPGA最小系统二: 外围电路第四讲Verilog HDL语法一: 常用语句第五讲Verilog HDL语法二: 任务与函数第六讲Verilog HDL语法三: 有限状态机第七讲QuartusII设计流程第八讲NIOSII IDE 设计流程第九讲FPGA设计实用技巧-乒乓操作第十讲FPGA设计常用IP核-锁相环本讲内容}FPGA最小系统的概念}FPGA芯片的管脚兼容性设计}FPGA最小系统的存储器接口设计}FPGA最小系统调试流程FPGA实验板实物图FPGA型号的含义}例如：EP 1C 12 Q 240 C 8}------------------}EP: 厂家代号，XC为Xilinx}1C：系列号，代表Cyclone I系列，还有2C，3C等}12：容量，12K的Les}Q：封装，PQFP，还有F}240：管脚数量}C：商业级别，还有-I}8：速度等级，还有-6,-7FPGA主芯片电路设计}管脚兼容性设计方法}器件的选择成本包括硬件成本和软件开发成本以及升级维护的成本}芯片管脚指定原则1. 依据PCB布局指定2. 专用IO的处理,比如时钟,配置管脚等}锁相环管脚的处理PLL电源管脚滤波电路JTAG 下载与调试接口AS下载与调试接口SDRAM存储器接口设计异步SRAM存储器接口设计FLASH存储器接口设计调试方法和技巧}调试流程1. 短路/断路测试2. 电源电压测试3. 下载模式测试(JTAG/AS)4. 其他接口依次测试15下一讲从零开始设计FPGA最小系统二: 外围接口电路。
基于FPGA\CPLD最小系统PCB的制作电子信息科学与技术专业：何胜军指导教师：郭杰荣摘要：基于FPGA\CPLD最小系统PCB的制作是通过PROTEL软件来实现的。
本文讲述的是利用在1999年，PROTEL公司推出的新一代电子线路设计系统——PROTEL99软件来绘制完整的最小系统电路原理图，并进行电气规则检测、生成网络报表以及对PCB进行布局、布线、工艺流程，制作出最小系统EDA的双面PCB。
EDA最小系统具有系统控制、功能实现以及结果显示的功能。
本文是以ALTERA公司MAX7128S系列的EPM7128SLC84-15CPLD芯片为中心，利用外围的AT89C51单片机、按键开关、ROM、数码显示管来完成一个完整的EDA最小系统。
关键词：FPGA\CPLD，PROTEL99，双面PCB，最小系统Designing of the Minimum System PCB Basedon FPGA \CPLDElectronic and Information Science and TechnologyCandidate：He Sheng-JunAdvisor：Guo Jie-rongAbstract: A minimum system PCB which is based on FPGA\CPLD can be realized by using PROTELL99. This article tells us how to draw a complete circuit of a minimum system through using a new generation circuit design system-PROTEL99 which is released by PROTEL company in 1999, and makes out the double-side PCB by running the electrical check, generating netlist and placing, routing PCB and designing the technology process. EDA minimum system has functions including system control function realizing and result showing. This article is centered around on ALTERA company’s chip EPN7128S2C84-15CPLD of the series of MAX7128S, and completes EDA minimum system with the use of AT89C51 single-chip microcomputer, keyboard switch and digit display.Keywords：FPGA\CPLD, PROTEL99, Double-side PCB, Minimum system引言在电子竞赛设计中，可编程逻辑器件作为系统的控制核心已广泛应用。
研发设计 I RESEARCH DESIGN樓块图1系统总体设计框图近几年，随着FPGA (可编程逻辑器件）规模的日益增大， 我国数字电路设计取得了迅猛发展，硬件设计环境不断向实 用化、可靠化方向发展，为功能电路设计工作的有序开展提 供了硬件支持。
为此，如何科学设计和实现FPGA 开发平台 硬件系统、不断完善相关功能电路是相关软件开发人员必须思考和解决的问题。
1.系统总体设计FPGA 开发平台硬件系统主要由网 络模块、PS 2接口模 块和U S B 模块等模 块组成，系统总体 设计框图如图1所 示。
为了保证该系 统的运行性能，相关软件开发人员要重视对这些模块的设计与实现，为用户带 来良好的体验感。
1.1网络（D M 900A )模块电路设计网络（DM 900A )作为一种先进的接口芯片，充分利用 了以太网的应用优势，具有以下几种特征：①能够实现物理 层接口的全面集成；②内部含有FIFO 缓存，主要用于对大 量字节的接收和发送：③能够很好地兼容和支持不同类型的 主机工作模式；④在HP 证背景下，能够很好地实现自动翻 转功能和直接互联功能；⑤能够充分利用tcp /tp 加速器的应 用优势，避免CPU 承担过高的存储负担，从而实现对整机 运行性能的全面提高：⑥极大地缩短了读写时间。
总之，在 以太网控制器的应用背景下，相关软件开发人员要严格遵循 相关网络传输标准和要求，从而实现网速的提高和网络环境 的优化。
同时，在对网络模块电路进行科学设计的过程中， 确保该电路能够实现对相关接口的集成和应用，并采用接口 输入的方式将各种接口与芯片进行深度融合，以促进FPGA 开发平台硬件系统向智能化、自动化、信息化方向不断发展。
1.2USB 模块电路设计对于U S B 模块电路而言，为了保证其设计水平，相关软件开发人员要重 视对 CY 7C 68013A 芯片的使用，将 传输速度设置为摘要：随着社会经济水平的不断提高和信息时代的不断发展，FPGA (可编程逻辑器件）在集成电路领域中取得了良好的应用 效果，不仅有效扩大了编程器件电路的数量，还避免了定制电路的局限性，为更好地改进多种逻辑应用功能和结构发挥了 重要作用。
FPGA最⼩系统分析与电路设计《FPGA最⼩系统分析与电路设计》部分节选⾃《FPGA应⽤开发⼊门与典型.pdf 》FPGA最⼩系统包括：FPGA芯⽚、下载电路、外部时钟、复位电路和电源。
如果使⽤NIOS II软嵌⼊式处理器还要包括SDRAM和Flash。
（1）配置管脚MSEL[1..0]：⽤于选择配置模式，FPGA有多种配置模式，如主动、被动、快速、正常、串⾏、并⾏等，以此管脚进⾏选择；DATA0:FPGA串⾏数据输⼊，连接置配置芯⽚的串⾏数据输出管脚；DCLK:FPGA串⾏时钟输出，为配置器件提供串⾏时钟；nCSO(I/O):FPGA⽚选信号输出，连接⾄配置器件的nCS管脚；ASDO(I/O):FPGA串⾏数据输出，连接⾄配置器件的ASDI管脚；nCEO:下载链器件使能输出，在⼀条下载链种，当⼀个器件配置完成后，此信号使能下⼀个器件开始进⾏配置。
下载链的最后⼀个器件的nCEO应悬空。
nCE:下载链器件使能输⼊，连接⾄上⼀个器件的nCEO，下载链的第⼀个器件的nCE接地。
nCONFIG:⽤户配置模式起始信号；nSTATUS:配置状态信号；CONF_DONE:配置结束信号。
（2）电源引脚VCCINT:内核电压，与⼯艺有关，例如130nm⼯艺为1.5V，90nm⼯艺为1.2V；VCCIO:端⼝电压，⼀般为3.3V，也可以选择为5V、1.8V、1.5V；VREF:参考电压；GND:信号地。
（4）时钟管脚VCC_PLL:锁相环管脚电压，直接连VCCIO。
VCCA_PLL:锁相环模拟电压，⼀般通过滤波器连到VCCINT上。
GNDA_PLL:锁相环模拟地。
GNDD_PLL:锁相环数字地。
CLKnum(LVDSCLKnump):锁相环时钟输⼊，⽀持LVDS时钟输⼊，p接正端,num表⽰PLL序号。
CLKnum(LVDSCLKnumn):锁相环时钟输⼊，⽀持LVDS时钟输⼊，n接负端,num表⽰PLL序号。
PLLnum_OUTp(I/O):锁相环时钟输出，⽀持LVDS时钟输⼊，p接正端,num表⽰PLL序号。
fpga最小组成电路
FPGA（Field-Programmable Gate Array）是一种可编程逻辑电路，由一系列可编程逻辑单元（PLU）和可编程连线（interconnects）组成。
这些可编程单元和连线可以根据特定的需求进行配置，从而实现各种不同的电路功能。
在FPGA的最小组成电路中，通常包括一个或多个逻辑单元、输入/输出端口和时钟。
逻辑单元是FPGA的核心，用于执行各种逻辑运算和操作。
输入/输出端口用于与外部器件进行数据交互，例如接收输入信号或发送输出结果。
时钟用于同步各个逻辑单元的操作，确保电路的正确运行。
FPGA的最小组成电路可以用于实现各种不同的应用。
例如，可以将FPGA用于数字信号处理（DSP）领域，实现滤波、变换和编解码等功能。
此外，FPGA还可用于嵌入式系统的设计，如数字电视、网络路由器和汽车电子系统等。
在FPGA的设计中，需要使用硬件描述语言（HDL）来描述电路的功能和行为。
常用的HDL包括VHDL和Verilog。
通过使用HDL，设计人员可以将电路的功能和行为转化为可编程逻辑单元和连线的配置信息。
FPGA的最小组成电路还可以通过设计时序逻辑来实现时序功能。
时序逻辑是一种依赖于时钟信号的电路，它可以实现各种时序操作，
如状态机、计数器和时钟分频器等。
时序逻辑的设计需要考虑时钟的频率和时序要求，以确保电路的正确运行。
FPGA的最小组成电路是一种灵活可编程的逻辑电路，可以根据特定的需求进行配置。
它在数字信号处理和嵌入式系统设计等领域有着广泛的应用。
通过使用硬件描述语言和设计时序逻辑，可以实现各种不同的电路功能。
