2015数字逻辑复习题
- 格式:doc
- 大小:1.40 MB
- 文档页数:44
一、填空题:1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下,“1”表示高电平,“0”表示低电平。
3、数字电路中,输入信号和输出信号之间的关系是逻辑关系,所以数字电路也称为逻辑电路。
在逻辑关系中,最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数,同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10,位权是10的幂。
5、8421 BCD码和2421码是有权码;余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的,简称为数制。
任意进制数转换为十进制数时,均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法;十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时,应先转换成二进制,然后再根据转换的二进数,按照三个数码一组转换成八进制;按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少,且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则:任意两个几何位置相邻的最小项之间,只允许一位变量的取值不同。
14、在化简的过程中,约束项可以根据需要看作1或0。
15、数字逻辑中的有与, 或, 非基本逻辑运算。
16、逻辑函数有四种表示方法,它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。
(对)3、8421BCD码、2421BCD码和余3码都属于有权码。
(错)4、二进制计数中各位的基是2,不同数位的权是2的幂。
(对)3、每个最小项都是各变量相“与”构成的,即n个变量的最小项含有n个因子。
(对)4、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。
《数字逻辑》复习题一选择题1.逻辑表达式Y=AB可以用 ( C ) 实现。
A.正或门B.正非门C.正与门D.负或门2.在( A )的情况下,“或非”运算的结果是逻辑 1 。
A.全部输入是0 B.全部输入是1C.任一输入为0,其他输入为1D.任一输入为13.CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。
A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽4.在下列逻辑电路中,不是组合逻辑电路的有( D )。
A. 译码器B. 编码器C. 全加器D. 寄存器5.一块数据选择器有三个地址输入端,则它的数据输出端最多应有( D )。
A.3B.6C.7D.86.组合逻辑电路的特点是( B )。
A. 输出与以前输入有关B. 输出只由当时输入决定C. 输出与原来输出有关D. 输出由当时和以前输入共同决定7.若在编码器中有90个编码对象,则要求输出二进制代码位数为( C )位。
A.5B.6C.7D.88.数据选择器,某瞬间在选择变量作用下,从多路信号中选出( C )。
A.2路B.全部C.1路D. 4路9.八路数据分配器,其地址输入端有( C )个。
A.1B.2C.3D.4E.810.同步计数器和异步计数器比较,同步计数器的显著优点是( A )。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制11.8 位移位寄存器,串行输入时经( D )个脉冲后,8位数码全部移入寄存器中。
A.1B.2C.4D.812.只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容( D )。
A.全部改变B.全部为0C.不可预料D.保持不变13.基本的逻辑运算是( C )。
A. 异或B. 与非C. 与、或、非D. 或非14.格雷码的特点是位置相邻的数码中只有( A )。
A. 一位不同B. 二位不同C. 高位相同,其他全不同D. 各位全不同15.函数F= <!--[if !vml]--><!--[endif]-->的反函数是( A )。
《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。
( )A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray (格雷)码的特点是相邻码组中有________位码相异。
( )A .三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。
( ) A. n 个变量的积项,它包含全部n 个变量,每个变量可用元变量或非变量。
B. n 个变量的和项,它包含全部n 个变量,每个变量可用元变量或非变量。
C. n 个变量的积项,它包含全部n 个变量,每个变量仅为元变量。
D. n 个变量的和项,它包含全部n 个变量,每个变量仅为元变量。
4.最小项的逻辑相邻项是________。
A .ABCD B. C. D.5. 下述BCD 码中,属于有权码的是________。
( )A.余3码B.循环码C.格雷码D.8421码6.若变量A ,B ,C ,D ,E 取值为10011时,某最小项的值为1,则此最小项是____。
( ) A. B. C. D.7. 在下列电路中,不是组合逻辑电路的是________。
( )A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器(74LS138)正常工作,使能控制端、、的电平信号应是____。
( ) A .100 B. 111 C.011 D.0009. 有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP 作用下,四位数据的移位过程是 。
( ) A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C .1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。
( )A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器,至少需要_______个触发器。
_、单选题1、十进制整数转换为二进制数一般采用()。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案:C2、将十进制小数转换为二进制数一般采用()。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案:A3、十进制数"13",用三进制表示为()。
A.211B.111C.112D.101正确答案:B4、将十进制数18转换成八进制是().A.20B.24C.22D.21正确答案:C5、十进制数25用8421 BCD码表示为()A.10 010100B.0010 0101C.10 101D.10 000101正确答案:B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案:C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案:B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案:B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案:C10、4变量逻辑函数的真值表,表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案:C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个,数据输入端有16个,输出端有1个。
A.4B.16C.1D.2正确答案:A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案:C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案:A14、欲设计一个3位无符号数乘法器(即3x3),需要6位输入及()位输出信号。
B.6C.4D.5正确答案:B15、4位输入的二逬制译码器,其输出应有()位。
A.4B.1C.8D.16正确答案:D16、对于8线一3线优先编码器,下面说法正确的是()A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案:B17、3线-8线译码电路是()译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案:C18、实现多输入、单输出逻辑函数,应选()。
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作?答案:在数字逻辑中,“与”操作是一种基本的逻辑运算,它只有当所有输入信号都为高电平(1)时,输出信号才为高电平(1)。
如果任何一个输入信号为低电平(0),则输出信号为低电平(0)。
2. 描述数字逻辑中的“或”操作。
答案:在数字逻辑中,“或”操作是另一种基本的逻辑运算,它只要至少有一个输入信号为高电平(1),输出信号就为高电平(1)。
只有当所有输入信号都为低电平(0)时,输出信号才为低电平(0)。
3. 如何理解数字逻辑中的“非”操作?答案:“非”操作是数字逻辑中最基本的逻辑运算之一,它将输入信号的电平状态取反。
如果输入信号为高电平(1),输出信号则为低电平(0);反之,如果输入信号为低电平(0),输出信号则为高电平(1)。
4. 解释数字逻辑中的“异或”操作。
答案:数字逻辑中的“异或”操作是一种逻辑运算,它只有在输入信号中有一个为高电平(1)而另一个为低电平(0)时,输出信号才为高电平(1)。
如果输入信号相同,即都是高电平或都是低电平,输出信号则为低电平(0)。
5. 什么是数字逻辑中的“同或”操作?答案:“同或”操作是数字逻辑中的一种逻辑运算,它只有在输入信号都为高电平(1)或都为低电平(0)时,输出信号才为高电平(1)。
如果输入信号不同,即一个为高电平一个为低电平,输出信号则为低电平(0)。
6. 什么是触发器,它在数字逻辑中的作用是什么?答案:触发器是一种具有记忆功能的数字逻辑电路,它可以存储一位二进制信息。
在数字逻辑中,触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案:D触发器是一种常见的触发器类型,它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时,D触发器会将输入端D的电平状态锁存到输出端Q,从而实现数据的存储和传递。
8. 什么是二进制计数器,它的功能是什么?答案:二进制计数器是一种数字逻辑电路,它能够按照二进制数的顺序进行计数。
第一章数制与编码1、二、八、十、十六进制数的构成特点及相互转换;2、有符号数的编码;3、格雷码的特点;各种进制如何用BCD码表示;4、有权码和无权码有哪些?例:一、选择题1、(1100110)B=()8421BCD=()D=()H=()O (178)10=()2=()8421BCD=()16=()82、将数1101.11B转换为十六进制数为( A )A. D.C HB. 15.3HC. 12.E HD. 21.3H3、在下列一组数中,最大数是()。
A.(258)DB.(100000001 )BC.(103)HD.(001001010111 )8421BCD4、若用8位字长来表示,(-62)D=( )原5、属于无权码的是()A.8421 码B.余3 码C.2421 码D.自然二进制码6、分别用842lBCD码表示(10011000)2为()A.230B.98C.9807、十进制数33的余3码为()。
A.00110110B.110110C.01100110D.1001008、数字电路中使用的数制是()。
A.二进制B.八进制C.十进制D.十六进制9、二进制数[101101]2和下列数中()相等A.[46]10B.[2D]16C.[54]8D.[101101]BCD10、在时间和数值上都断续变化的离散信号叫做()。
A.数字信号B.断续信号C.模拟信号D.连续信号二、判断题1、格雷码具有任何相邻码只有一位码元不同的特性。
()2、8421BCD码、5421BCD码、2421BCD码都是有权的二-十进制编码。
()3、BCD码是一种人为选定的0~9十个数字的代码,可以有许多种。
()4、8421BCD码是有权的二-十进制编码。
( )第二章逻辑代数基础1、基本逻辑运算和复合逻辑运算的运算规律、电路符号;2、逻辑代数的基本定律及三个规则;3、逻辑函数表达式、逻辑图、真值表及相互转换;4、最小项、最大项的性质;5、公式法化简;卡诺图法化简(有约束的和无约束的)。
数字逻辑复习题数字逻辑是计算机科学中的重要基础,涉及到数字信号和逻辑门等概念。
为了更好地复习数字逻辑知识,下面将给出一些复习题供大家参考。
1. 在二进制编码中,7的补码是多少?答案:01112. 将十进制数23转换为八进制数。
答案:273. 将十进制数12转换为二进制数。
答案:11004. NAND 门和 NOR 门的真值表分别是什么?答案:NAND 门的真值表如下所示:A B Output0 0 10 1 11 0 11 1 0NOR 门的真值表如下所示:A B Output0 0 10 1 01 0 01 1 05. 设计一个电路,使用 AND 门和 OR 门来实现 NAND 门的功能。
答案:以下是一个实现 NAND 门的电路:A ----| AND 门 |----\OR 门 -- OutputB ----| |----/6. 用 Karnaugh 地图简化逻辑函数F(A, B, C) = Σ(0, 2, 4, 5, 7)答案:根据 Karnaugh 地图的规则,将输入变量 A, B, C 的所有可能组合情况列出,并标记逻辑函数 F 的结果。
然后将相邻的 1 所构成的矩形进行圈出,得到简化后的逻辑函数。
7. 设计一个由仅 NAND 门构成的全加器电路。
答案:一个由仅 NAND 门构成的全加器电路如下所示:A ----\ /---- SumB ----> NAND 门 --| ||C ----/ \---- Carry8. 将十进制数27转换为十六进制数。
答案:1B9. 将十六进制数9F转换为二进制数。
答案:1001111110. 将二进制数1010转换为八进制数。
答案:12以上是一些数字逻辑的复习题,希望通过这些题目的回顾,能够加深对数字逻辑的理解,并为接下来的学习打下坚实的基础。
通过练习和理解这些题目,相信大家能够更好地掌握数字逻辑的知识。
祝大家学有所成!。
《数字逻辑》——期末复习题及答案中国⽯油⼤学(北京)远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时,应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是()A .ABCDB .D BC A C .CD AB D .BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器,它应有()位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰,则最少需要()位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为()A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有()A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是()A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是()A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰,其最简与或式是()A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11.以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12.已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13.组合逻辑电路⼀般由()组合⽽成。
数字逻辑试题1答案一、填空:(每空1分,共20分) 1、(20.57)8 =( 10.BC )16 2、(63.25) 10= ( 111111.01 )2 3、(FF )16= ( 255 )104、[X]原=1.1101,真值X= -0.1101,[X]补 = 1.0011。
5、[X]反=0.1111,[X]补= 0.1111。
6、-9/16的补码为1.0111,反码为1.0110 。
7、已知葛莱码1000,其二进制码为1111, 已知十进制数为92,余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态 。
9、逻辑代数的基本运算有三种,它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ,其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_,约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2,则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题(20分)1、列出设计同步时序逻辑电路的步骤。
(5分) 答:(1)、由实际问题列状态图 (2)、状态化简、编码 (3)、状态转换真值表、驱动表求驱动方程、输出方程 (4)、画逻辑图 (5)、检查自起动2、化简)(B A B A ABC B A F +++=(5分) 答:0=F3、分析以下电路,其中RCO 为进位输出。
(5分) 答:7进制计数器。
4、下图为PLD 电路,在正确的位置添 * , 设计出B A F ⊕=函数。
(5分)5分 注:答案之一。
三、分析题(30分)1、分析以下电路,说明电路功能。
(10分)解: ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
2015数字逻辑复习题数字逻辑复习提要一、选择题1.若ABCDEFGH为最小项,则它有逻辑相邻项个数为( A )A. 8B. 82C. 28D. 162.如果编码0100表示十进制数4,则此码不可能是(B )A. 8421BCD码B. 5211BCD码C. 2421BCD码D. 余3循环码3.构成移位寄存器不能采用的触发器为( D )A. R-S型B. J-K型C. 主从型D. 同步型5.以下PLD中,与、或阵列均可编程的是(C )器件。
A. PROMB. PALC. PLAD. GAL6.函数F(A,B,C,D)=∑m(1,3,4,6,8,10),它的卡诺图如右图所示。
函数的最简与或表达式F=A 。
A.B.D .加法器13.IspLSI 器件中,缩写字母GLB 是指 B 。
A . 全局布线区B .通用逻辑块C .输出布线区D .I/O 单元14. 在下列逻辑部件中,不属于组合逻辑部件的是D 。
A . 译码器B .编码器C .全加器D .寄存器15. 八路数据选择器,其地址输入端(选择控制段)有 C 个。
A .8B .2C .3D .416. 为将D 触发器转换为T 触发器,下图所示电路虚线框内应是 。
A . 或非门B . 与非门C . 异或门D . 同或门17.用n 个触发器构成计数器,可得到最大计数摸是 B 。
A .nB .2nC .2nD .2n-118.F(A,B,C) = ∑m(0,1,2,3,4,5,6),则F=(C )(A)ABC (B)A+B+C (C)______C B A ++(D) ______C B A19.或非门构成的基本RS 触发器,输入端SR 的约束条件是(A )(A)SR=0 (B)SR=1 (C)1____=+R S(D) 0____=+R S21.在CP 作用下,欲使D 触发器具有Q n+1=__n Q 的功能,其D 端应接( D )(A)1 (B) 0 (C) n Q (D) __n Q22.比较两个两位二进制数A=A 1A 0和B=B 1B 0,当A>B 时输出F=1,则F 的表达式是( C )。
数字逻辑试题及答案一、单项选择题(每题2分,共10分)1. 以下哪个是数字逻辑中的逻辑运算?A. 加法B. 减法C. 与运算D. 乘法答案:C2. 在数字逻辑中,一个逻辑门的输出是:A. 0B. 1C. 0或1D. 任意数字答案:C3. 以下哪个是组合逻辑电路的特点?A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案:B4. 触发器的主要用途是:A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案:B5. 一个4位二进制计数器可以计数到:A. 8B. 16C. 32D. 64答案:B二、多项选择题(每题3分,共15分)1. 下列哪些是数字逻辑中常用的逻辑门?A. 与门B. 或门C. 非门D. 异或门E. 与非门答案:ABCDE2. 在数字逻辑中,以下哪些可以作为信号的表示?A. 电压B. 电流C. 电阻D. 电容E. 电感答案:AB3. 以下哪些是数字电路的基本组成元素?A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案:ABD4. 在数字逻辑中,以下哪些是常见的电路类型?A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案:ABD5. 以下哪些是数字电路设计时需要考虑的因素?A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案:ABCDE三、填空题(每题2分,共10分)1. 在数字逻辑中,一个逻辑门的输出状态取决于其_________。
答案:输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案:上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案:0000到11114. 一个逻辑电路的输出是其输入的_________。
答案:逻辑函数5. 在数字逻辑中,使用_________可以表示一个逻辑函数的真值表。
答案:卡诺图四、简答题(每题5分,共15分)1. 描述一个典型的组合逻辑电路的工作原理。
数字逻辑复习题《数字逻辑》复习资料⼀.选择题:1.下列数码均代表⼗进制数6,其中按余3码编码的是()。
A)0110 B)1100 C)1001 D)01012.已知逻辑函数Y=AB+A?B+?A?B,则Y的最简与或表达式为()。
A)A B)A+?A?B C)A+?B D)A+B3.对于J-K触发器,若J=K,则可完成()触发器的逻辑功能。
A)R-S B)D C)T;D)J-K4.下列四个数中,最⼤的数是()。
A)(AF)16 B)(001010000010)8421BCDC)(10100000)2 D)(198)105.逻辑变量的取值1和0可以表⽰()。
A)开关的闭合、断开B)电位的⾼、低C)真与假D)电流的有、⽆6.在何种输⼊情况下,“或⾮”运算的结果是逻辑0。
()A)全部输⼊是0 B)全部输⼊是1C)任⼀输⼊为0,其他输⼊为1 D)任⼀输⼊为17.对于T触发器,若原态Q n=0,欲使新态Q n+1=1,应使输⼊T=()。
A)0 B)1 C)Q D)不确定8.下列触发器中,克服了空翻现象的有()。
A)边沿D触发器B)]主从RS触发器;C)同步RS触发器D)主从JK触发器;9.卡诺图上变量的取值顺序是采⽤()的形式,以便能够⽤⼏何上的相邻关系表⽰逻辑上的相邻。
A)⼆进制码B)循环码C)ASCII码D)⼗进制码10.表⽰任意两位⽆符号⼗进制数需要()⼆进制数。
A)6 B)7 C)8 D)911.余3码10001000对应的2421码为()。
A)01010101 B)10000101 C)10111011 D)1110101112.补码1.1000的真值是()。
A)+1.0111 B)-1.0111 C)-0.1001 D)-0. 100013.标准或-与式是由()构成的逻辑表达式。
A)与项相或B)最⼩项相或C)最⼤项相与D)或项相与14.下列四种类型的逻辑门中,可以⽤()实现三种基本运算。
A)与门B)或门C)⾮门D)与⾮门15.实现两个四位⼆进制数相乘的组合电路,应有()个输出函数。
《数字逻辑》期末复习题一、单项选择题1.以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2.已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3.组合逻辑电路一般由( A )组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4.求一个逻辑函数F 的对偶式,可将F 中的( A )。
A 、“·”换成“+”,“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量,反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”,“1”换成“0”5.逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6.下列逻辑电路中,不是组合逻辑电路的有( D ) A 、译码器 B 、编码器 C 、全加器 D 、寄存器7.逻辑表达式A+BC=( C ) A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8.在( A )输入情况下,“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”,其他输入为“1”D.任一输入为“1”9.逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10.时序逻辑电路一定包含( A )A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11.时序逻辑电路中必须有( A )A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12.逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
数字逻辑试题1答案一、填空:(每空1分,共20分)1、(20.57)8 =( 10.BC )162、(63.25) 10= ( 111111.01 )23、(FF )16= ( 255 )104、[X]原=1.1101,真值X= -0.1101,[X]补 = 1.0011。
5、[X]反=0.1111,[X]补= 0.1111。
6、-9/16的补码为1.0111,反码为1.0110 。
7、已知葛莱码1000,其二进制码为1111,已知十进制数为92,余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态 。
9、逻辑代数的基本运算有三种,它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ,其最小项之和形式为_ 。
AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_,约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2,则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题(20分)1、列出设计同步时序逻辑电路的步骤。
(5分)答:(1)、由实际问题列状态图(2)、状态化简、编码(3)、状态转换真值表、驱动表求驱动方程、输出方程(4)、画逻辑图(5)、检查自起动2、化简)(B A B A ABC B A F +++=(5分)答:0=F3、分析以下电路,其中RCO 为进位输出。
(5分)答:7进制计数器。
4、下图为PLD 电路,在正确的位置添 * , 设计出B A F ⊕=函数。
(5分)5分 注:答案之一。
三、分析题(30分)1、分析以下电路,说明电路功能。
(10分)解: ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 18分2、分析以下电路,其中X 为控制端,说明电路功能。
逻辑代数基础一、选择题 ( 多项选择 )1. 以下表达式中符合逻辑运算法则的是。
2+1 = 10 C. 0 < 1+ 1 = 1· C= C2.逻辑变量的取值1和0可以表示:。
A. 开关的闭合、断开B.电位的高、低C. 真与假D.电流的有、无3.当逻辑函数有n 个变量时,共有个变量取值组合?A. nB.2nC.n 2D. 2 n4.逻辑函数的表示方法中具有唯一性的是。
A . 真值表 B.表达式 C.逻辑图 D.卡诺图=A B +BD+CDE+A D=。
(加一个盈余项AD)A. AB DB.( A B) DC.( A D)( B D )D. (A D )(B D)6. 逻辑函数 F= A( A B)=。
C. A BD.A B7.求一个逻辑函数 F 的对偶式,可将 F 中的。
A . “·”换成“ +”,“ +”换成“·”B. 原变量换成反变量,反变量换成原变量C. 变量不变D. 常数中“ 0 ”换成“ 1 ”,“ 1 ”换成“ 0 ”E. 常数不变8. A+BC=。
A . A+ B+C C.( A+ B)( A+ C)+ C9 .在何种输入情况下,“ 与非”运算的结果是逻辑 0 。
DA .全部输入是 0 B.任一输入是 0 C.仅一输入是 0 D.全部输入是 11 0 .在何种输入情况下,“ 或非”运算的结果是逻辑 0。
A .全部输入是 0 B.全部输入是 1 C. 任一输入为0,其他输入为 1 D. 任一输入为 1二、判断题(正确打√,错误的打×)1.逻辑变量的取值,1比0大。
(× )。
2.异或函数与同或函数在逻辑上互为反函数。
(√ )。
3.若两个函数具有相同的真值表,则两个逻辑函数必然相等。
(× )。
4.因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。
(×)5.若两个函数具有不同的真值表,则两个逻辑函数必然不相等。
数字逻辑习题及答案一. 填空题1。
一个触发器有Q与Q两个互补得输出引脚,通常所说得触发器得输出端就是指 Q ,所谓置位就就是将输出端置成 1 电平,复位就就是将输出端置成0 电平。
2、我们可以用逻辑函数来表示逻辑关系,任何一个逻辑关系都可以表示为逻辑函数得与或表达式,也可表示为逻辑函数得或与表达式。
3.计数器与定时器得内部结构就是一样得,当对不规则得事件脉冲计数时,称为计数器,当对周期性得规则脉冲计数时,称为定时器。
4.当我们在计算机键盘上按一个标为“3”得按键时,键盘向主机送出一个ASCII码,这个ASCII码得值为 33H 。
5。
在5V供电得数字系统里,所谓得高电平并不就是一定就是5V,而就是有一个电压范围,我们把这个电压范围称为高电平噪声容限;同样所谓得低电平并不就是一定就是0V,而也就是有一个电压范围,我们把这个电压范围称为低电平噪声容限、二. 选择题1。
在数字系统里,当某一线路作为总线使用,那么接到该总线得所有输出设备(或器件)必须具有b结构,否则会产生数据冲突。
a。
集电极开路; b、三态门; c. 灌电流; d、拉电流2。
TTL集成电路采用得就是b控制,其功率损耗比较大;而MOS集成电路采用得就是 a 控制,其功率损耗比较小。
a、电压;b、电流; c. 灌电流; d. 拉电流3。
欲将二进制代码翻译成输出信号选用 b ,欲将输入信号编成二进制代码选用 a ,欲将数字系统中多条传输线上得不同数字信号按需要选择一个送到公共数据线上选用c,欲实现两个相同位二进制数与低位进位数得相加运算选用 e 。
a. 编码器; b. 译码器; c、多路选择器;d。
数值比较器;e. 加法器; f。
触发器; g。
计数器; h。
寄存器4. 卡诺图上变量得取值顺序就是采用 b 得形式,以便能够用几何上得相邻关系表示逻辑上得相邻。
a. 二进制码; b. 循环码; c. ASCII码; d. 十进制码5。
根据最小项与最大项得性质,任意两个不同得最小项之积为0 ,任意两个不同得最大项之与为1。
2015数字逻辑复习题数字逻辑复习提要一、选择题1.若ABCDEFGH为最小项,则它有逻辑相邻项个数为( A )A. 8B. 82C. 28D. 162.如果编码0100表示十进制数4,则此码不可能是(B )A. 8421BCD码B. 5211BCD码C. 2421BCD码D. 余3循环码3.构成移位寄存器不能采用的触发器为( D )A. R-S型B. J-K型C. 主从型D. 同步型5.以下PLD中,与、或阵列均可编程的是(C )器件。
A. PROMB. PALC. PLAD. GAL6.函数F(A,B,C,D)=∑m(1,3,4,6,8,10),它的卡诺图如右图所示。
函数的最简与或表达式F=A 。
A.B.C .D .7.组合电路是指 B 组合而成的电路。
A .触发器 B .门电路 C .计数器D .寄存器8.电路如右图所示,经CP 脉冲作用后,欲使Q n+1=Q ,则A ,B 输入应为 A 。
A .A=0,B=0B .A=1,B=1C .A=0,B=1D .A=1,B=09.一位十进制计数器至少需要 4个触发器。
A .3B .4C .5D .1010.n 个触发器构成的扭环计数器中,无效状态有 D 个。
A .nB .2nC .2n-1D .2n -2n11.GAL 器件的与阵列 ,或阵列D 。
A .固定,可编程B .可编程,可编程C .固定,固定D .可编程,固定12.下列器件中是 C 现场片。
.计数器DB A D B A D B A ++DB A DC A C B A ++DC AD B A C B A ++DB A D B A D B A ++D .加法器13.IspLSI 器件中,缩写字母GLB 是指 B 。
A . 全局布线区B .通用逻辑块C .输出布线区D .I/O 单元14. 在下列逻辑部件中,不属于组合逻辑部件的是D 。
A . 译码器B .编码器C .全加器D .寄存器15. 八路数据选择器,其地址输入端(选择控制段)有 C 个。
A .8B .2C .3D .416. 为将D 触发器转换为T 触发器,下图所示电路虚线框内应是 。
A . 或非门B . 与非门C . 异或门D . 同或门17.用n 个触发器构成计数器,可得到最大计数摸是 B 。
A .nB .2nC .2nD .2n-118.F(A,B,C) = ∑m(0,1,2,3,4,5,6),则F=(C )(A)ABC (B)A+B+C (C)______C B A ++(D) ______C B A19.或非门构成的基本RS 触发器,输入端SR 的约束条件是(A )(A)SR=0 (B)SR=1 (C)1____=+R S(D) 0____=+R S21.在CP 作用下,欲使D 触发器具有Q n+1=__n Q 的功能,其D 端应接( D )(A)1 (B) 0 (C) n Q (D) __n Q22.比较两个两位二进制数A=A 1A 0和B=B 1B 0,当A>B 时输出F=1,则F 的表达式是( C )。
(A)__11B A F = (B)__01__01B B A A F ++=(C)__00_________11__11B A B A B A F ⊕+= (D)__00__11B A B A F ++=23. 下列电路中属于数字电路的是( D )。
A. 差动放大电路B. 集成运放电路C. RC 振荡电路D. 逻辑运算电路24. 表示任意两位十进制数,需要( B )位二进制数。
A. 6B. 7C. 8D. 925.n个变量可以构成( C )个最大项或最小项。
A. nB. 2nC.2nD. 2n-126.下列触发器中,没有约束条件的是( C )。
A. 主从R-S触发器B. 基本R-S触发器C. 主从J-K触发器D. 以上均有约束条件27.组合逻辑电路中的险象是由于(C )引起的。
A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同28.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( D )。
A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少29.用0011表示十进制数2,则此码为(D )。
A. 余3码B. 5421码C. 余3循环码 D.格雷码31.函数F(A,B,C,D)=∑m(1,3,4,6,8,10),它的卡诺图如右图所示。
函数的最简与或表达式F=( A )。
A.B.C.D.32.组合电路是指( B )组合而成的电路。
A.触发器B.门电路C.计数器D.寄存器33.八路数据分配器,其地址输入(选择控制)端有( C )个。
A.1 B.2C.3 D.834.555定时器构成的单稳态触发器输为。
出脉宽twA.1.3RCB.1.1RCC.0.7RCD.RC35.下列触发器中,没有约束条件的是( C )。
A. 主从R-S触发器B. 基本R-S触发器C. 主从J-K触发器D. 以上均有约束条件36.实现两个四位二进制数相乘的组合电路,应有(B)个输出函数。
A. 4B. 8C.10D. 1237.组合逻辑电路中的险象是由于( C )引起的。
A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同38.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( D )。
A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少39.用0011表示十进制数2,则此码为( D )。
A. 余3码B. 2421码C. 余3循环码D. 格雷码40.标准与或式是由(B )构成的逻辑表达式。
A. 与项相或B. 最小项相或C. 最大项相与 D.或项相与41.J-K触发器在CP时钟脉冲作用下,要使得Q(n+1) =Q n,则输入信号必定不会为(A )。
A. J = K =B. J = Q, K = QC. J = 0, K =Q D.J = Q, K = 042.A⊕1⊕0⊕1⊕1⊕0⊕1 =( A )。
A. AB.C. 0D. 144. 表示任意两位无符号十进制数需要( B )二进制数。
A.6 B.7 C.8 D.946.补码1.1000的真值是()。
A.+1.0111 B.-1.0111 C.-0.1001 D.-0. 100047.标准或-与式是由( C )构成的逻辑表达式。
A.与项相或 B.最小项相或C.最大项相与 D.或项相与48.下列四种类型的逻辑门中,可以用( D )实现三种基本运算。
A.与门B.或门C.非门D.与非门49.将D触发器改造成T触发器,下图所示电路中的虚线框内应是()。
A.或非门B.与非门C.异或门 D.同或门50.实现两个四位二进制数相乘的组合电路,应有(A )个输出函数。
A. 8 B. 9 C.10 D. 1151.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为(D )。
A.JK=00 B.JK=01 C.JK=10 D.JK=1152.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要(B )个异或门。
A.2 B. 3 C. 4 D. 553.一个3:8线的地址译码器(74LS138),其控制信G1、2A G、2B G的组合为__D_时才对输入进行译码。
A. 110B. 101C. 111D. 10054.逻辑函C AABCBF++=,当变量的取值为__A___时,将出现竞争冒险现象。
A. B=C=1 B. B=C=0 C.A=1,C=0 D.A=0,B=055.下列逻辑函数中,与(A+B)(A+C)等价的是_C__。
A. F=AB B. F=A+B C. A+BC D. F= B+C56.函数F=B A +AB转换成或非-或非式为(B )A.BABA+++B.BABA+++C.B ABA+D.BABA+++57.图示ROM阵列逻辑图,当地址为A1A=10时,该字单元的内容为( C )A. 1l10B. 0111C. 1010D. 010058.下列时序电路的状态图中,具有自启动功能的是( B )59.在下列电路中不是组合逻辑电路的是( D )A、译码器B、编码器C、全加器D、寄存器60.EPROM的与阵列(A ),或阵列()。
A.固定,可编程B.可编程,固定C.固定,固定D.可编程,可编程61.一个十进制计数器至少需要( B )个触发器。
A.3 B.4C.5 D. 1062.下列表达式中不存在竞争冒险的有( C )。
A.Y=B+AB B.Y=AB+B CC.Y=AB C+AB D.Y=(A+B)AB63.ISP技术的特点是____D____。
A.必须用编程器 B.不可反复编程C.成为产品后不可再改变 D.系统在线工作过程中可以编程64.PROM、PLA、PAL三种可编程器件中,_AB_____是可编程的。
A.PROM的或门阵列B..PAL的与门阵列C.PAL的与门阵列或门阵列D.PROM的与门阵列66.下列四个数中最大的数是( B ) A.(AF)16B.(001010000010)8421BCDC.(10100000)2 D.(198)1067.将代码(10000011)8421BCD转换成二进制数为( B )A.(01000011)2B.(01010011)2C.(10000011)2D.(000100110001)268.N个变量的逻辑函数应该有最小项( C )A.2n个B. n2个C.2n个D. (2n-1)个69.下列关于异或运算的式子中,不正确的是( B )A.A⊕A=0B.AA⊕=0C.A⊕0=A D.A⊕1=A70.下图所示逻辑图输出为“1”时,输入变量( C )ABCD取值组合为A.0000B.0101C.1110D.111171.下列各门电路中,( B )的输出端可直接相连,实现线与。
A.一般TTL与非门B.集电极开路TTL与非门C.一般CMOS与非门D.一般TTL或非门72.D AA+在四变量卡诺图中有( D )BC个小格是“1”A.13 B.12C.6 D. 573.对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号应为( A )A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X74. JK触发器在CP脉冲作用下,欲使n n1+=,则输入信号必定不为( A )。
Q QA.0== B.J Q=,K Q=J KC.J Q=,K Q= D.J Q=,0K= 75.Moore型时序电路的输出_B____。
A.与当前输入有关B.与当前状态有关C.与当前输入和状态都有关D.与当前输入和状态都无关76.PAL是指___B___。
A.可编程逻辑阵列B.可编程阵列逻辑C.通用阵列逻辑D.只读存储器77.ispLSI器件中,GRP是指__A______。