计算机组成原理阵列乘法器课程设计报告

成绩：课程设计报告课程名称：计算机组成原理课程设计实验项目：用微指令实现乘法和除法的程序姓名：专业：计算机科学与技术班级：计算机14-6班学号：计算机科学与技术学院实验教学中心2016年9 月1 日设计项目名称：用微指令实现乘法和除法的程序（2 学时）一.设计目的1、通过学习用微指令实现乘法和除法的程序，巩固课本知识，加深对所学知识的理解,综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念。

2、通过实际上机动手操作和亲自设计，锻炼自身的动手能力和实践能力，将课本的理论知识运用于实践，培养综合实践及独立分析、解决问题的能力，充分发挥理论联系实践的教学理念。

3、通过上机学习对微指令的设计，为以后走上工作岗位奠定一定的基础，同时也为以后学习其他相关的内容做铺垫。

4.在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系。

二.设计内容针对COP2000实验仪，从详细了解该模型机的指令微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序，之后编写实现乘法和除法的程序进行设计的验证。

三.使用仪器cop2000计算机组成原理实验系统。

四.设计步骤1、理解试验系统自带的每一条微指令的含义和具体工作流程。

2、根据原有的微指令自己设计微指令。

3、微指令设计完成后调试所有的微指令确保没有错误。

4、用自己设计的微指令编写实现乘法和除法运算的程序。

5、编写程序完毕后调试并运行代码，观察是否能够满足需求。

五.微程序设计指令原理1.在微指令的控制字段中,每一位代表一个微命令,在设计微指令时,是否发出某个微命令,只要将控制字段中相应位置成"1"或"0",这样就可打开或关闭某个控制门。

2.详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现（1）该模型机指令系统的特点：①总体概述：COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。

沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计与实现院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：施国君完成日期：2014年01月10日沈阳航空航天大学课程设计报告目录第1章总体设计方案 (2)1.1设计原理 (2)1.2设计思路 (2)1.3设计环境 (3)第2章详细设计方案 (5)2.1总体方案的设计与实现 (5)2.1.1创建顶层图形设计文件 (5)2.2功能模块的设计与实现 (6)2.2.1输入加法器模块的设计与实现 (6)2.3阵列乘法器的设计与实现 (8)第3章编程下载与硬件测试 (10)3.1编程下载 (10)3.2硬件测试及结果分析 (10)参考文献 (13)附录 (14)第1章 总体设计方案1.1 设计原理以COP2000实验仪、FPGA 实验板为硬件平台，采用Xilinx Foundation F3.1设计工具和COP2000仿真软件，采用自上而下的设计方法，设计并实现阵列乘法器功能。

阵列乘法器的设计原理如图1.1所示，X1,X2,X3,X4, Y1,Y2,Y3,Y4为阵列乘法器的输入端， S1~S8为阵列乘法器的输出端。

图中的排列形式和笔算乘法的位积排列形式相似。

阵列的每一行由乘数Y 的每一位数位控制，而各行错开形成的每一列由被乘数X 的每一位数位控制。

图中方框内的电路由一个与门和一个全加器组成。

由于采用阵列结构，虽然采用加法器数量较多，但内部结构规则，采用超大规模集成电路很容易实现，可大大提高运算速度。

图1.1 阵列乘法器原理图1.2 设计思路阵列乘法器是设计主要包含如下3个部分：S6S5S4S3S2S1乘 积 P = P 40P1P2P3部分积1、加法器的设计与实现；2、阵列乘法器的设计与实现；3、下载与硬件测试；阵列乘法器的设计与实现采用自上而下的设计方法，在这3个部分中分别设计实现相应功能的器件，在连接具体电路时配合相应脉冲和门电路以达到预期效果。

计算机组成原理课程设计报告班级：计算机/物联网 1504 班：杰铭学号： 20154530 完成时间： 2018.1.1一、课程设计目的1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3．培养综合实践及独立分析、解决问题的能力。

二、课程设计的任务针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。

三、课程设计使用的设备（环境）1．硬件●COP2000实验仪●PC机2．软件●COP2000仿真软件四、课程设计的具体容（步骤）1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点：该模型机指令系统的操作码由8位机器码组成，前6位机器码用于区分操作类型，后2位机器码是在操作中涉及通用寄存器时提供通用寄存器的寻址。

进位跳转指令JC要求倒数第3、4位为00零跳转指令JZ要求倒数第3、4位为01无条件跳转指令JMP要求倒数第3、4位为11该模型机微指令系统的特点（包括其微指令格式的说明等）：该模型机的微指令寄存器地址为00H-0FFH,共256*30位，每条微指令的控制字段部分有30位，控制方式采用的是直接控制而非编码控制，即一位对应一个逻辑开关的状态。

可惜的是，此微指令无跳转方式和下指字段，因而仅通过微指令无法在微指令寄存器中跳转，即在一条机器指令所对应的微程序中，只有顺序执行操作。

原系统中每条机器指令最多四个周期（当然不是必须的，可以通过机器指令的机器码的设置使一个机器指令包含更多微指令），即此模型机中每个微程序最多四条微指令，多余的空位则浮空处理。

理工大学指挥军官基础教育学院学号实验项目列表实验名称阵列乘法器设计实验实验原理硬件乘法器常规的设计是采用“串行移位”和“并行加法”相结合的方法，这种方法并不需要很多的器件，然而“加法-移位”的方法毕竟太慢。

随着大规模集成电路的发展，采用高速的单元阵列乘法器，无论从计算机的计算速度，还是从提高计算效率，都是十分必要的。

阵列乘法器分带符号和不带符号的阵列乘法器，本节只讨论不带符号阵列乘法。

高速组合阵列乘法器，采用标准加法单元构成乘法器，即利用多个一位全加器（FA）实现乘法运算。

对于一个4位二进制数相乘，有如下算式：这个4 × 4 阵列乘法器的原理如图1-3-1所示。

图1-3-1 4×4 阵列乘法器原理图FA（全加器）的斜线方向为进位输出，竖线方向为和输出。

图中阵列的最后一行构成了一个串行进位加法器。

由于FA一级是无需考虑进位的，它的进位被暂时保留下来不往前传递，因此同一极中任意一位FA加法器的进位输出与和输出几乎是同时形成的，与“串行移位”相比可大大减少同级间的进位传递延迟，所以送往最后一行串行加法器的输入延迟仅与FA的级数（行数）有关，即与乘数位数有关。

本实验用CPLD来设计一个4×4位加法器，且全部采用原理图方式实现。

实验步骤(1)根据上述阵列乘法器的原理，使用Quartus II软件编辑相应的电路原理图并进行编译，其在EPM1270芯片中对应的引脚如图1-3-2所示，框外文字表示I/O号，框内文字表示该引脚的含义（本实验例程见…安装路径\Design\Multiply\Multiply.qpf‟工程）。

(2) 关闭实验系统电源，按图1-3-3连接实验电路，图中将用户需要连接的信号用圆圈标明。

(3) 打开实验系统电源，将生成的POF文件下载到EPM1270中去，CPLD单元介绍见实验1.2。

(4) 以CON单元中的SD13…SD10四个二进制开关为乘数A，SD13…SD10四个二进制开关为被乘数B，而相乘的结果在CPLD单元的L7…L0八个LED灯显示。

五位阵列乘法器logisim实验报告引言：在数字电路设计中，乘法器是一种非常重要的电路。

为了实现高效的乘法运算，我们常常需要使用乘法器进行乘法操作。

本实验旨在使用五位阵列乘法器logisim进行乘法器的设计与实现。

设计与实现：本次实验中，我们使用logisim软件进行五位阵列乘法器的设计与实现。

首先，我们需要搭建一个五位的输入端，来输入待相乘的两个数。

然后，我们需要将输入的两个数分别与五个乘法器相连，以实现乘法运算。

每个乘法器都会将两个输入相乘得到一个结果，并输出给下一级电路。

在乘法器的设计中，我们使用了多个与门和全加器。

与门用于判断两个输入是否都为1，从而判断是否需要进行相乘操作。

全加器用于将两个输入相乘的结果相加，并输出给下一级电路。

通过多级的与门和全加器的连接，我们可以实现五位数的相乘运算。

结果与分析：经过实验，我们成功实现了五位阵列乘法器的设计与实现。

通过输入不同的五位数，我们可以得到相应的乘法结果。

在logisim软件中，我们可以直观地观察到乘法器的运行过程，以及每一级电路的工作情况。

本实验的设计与实现对于理解乘法器的工作原理具有重要的意义。

通过logisim软件的模拟，我们可以更好地理解数字电路的运行过程，并加深对乘法器的认识。

结论：通过本次实验，我们成功地设计与实现了五位阵列乘法器。

通过logisim软件的模拟，我们可以直观地观察乘法器的工作过程，并得到相应的乘法结果。

这对于理解乘法器的工作原理以及数字电路的设计与实现具有重要的意义。

通过本次实验，我们不仅加深了对乘法器的认识，同时也提高了对logisim软件的使用能力。

在未来的学习和工作中，我们可以更加熟练地使用logisim软件进行数字电路的设计与模拟。

参考文献：[1] logisim软件官方网站[2] 数字电路设计与实验教程，XX出版社，20XX年。

学院计算机组成原理实验报告年级学号姓名成绩专业实验地点指导教师实验项目乘法器实验日期一．实验目的：理解并掌握乘法器的原理二．实验步骤（1）打开QuartusII。

（2）将子板上的JTAG端口与PC机的并行口用下载电缆连接。

打开实验台电源。

（3）执行Tools—Programmer命令，将shifter.sof下载到FPGA中。

注意在执行Programmer命令中应在Programmer/configure下的方框中打勾，然后下载。

（4）在实验台上通过模式开关选择FPGA-CPU独立调试模式010.（5）将短路子DZ3短接且短路子DZ4 断路。

使FPGA-CPU所需要的时钟使用正单脉冲时钟。

三．实验代码--实验6.6 Booth乘法器LIBRARY IEEE;USE IEEE.Std_logic_1164.ALL;ENTITY booth_multiplier ISGENERIC(k : POSITIVE := 3); --input number word length less onePORT( multiplicand : IN BIT_VECTOR(k DOWNTO 0);multiplier : IN BIT_VECTOR(k DOWNTO 0);clock : IN BIT;product : INOUT BIT_VECTOR((2*k + 2) DOWNTO 0);final : OUT BIT);END booth_multiplier;ARCHITECTURE structural OF booth_multiplier ISSIGNAL mdreg : BIT_VECTOR(k DOWNTO 0);SIGNAL adderout : BIT_VECTOR(k DOWNTO 0);SIGNAL carries : BIT_VECTOR(k DOWNTO 0);SIGNAL augend : BIT_VECTOR(k DOWNTO 0);SIGNAL tcbuffout : BIT_VECTOR(k DOWNTO 0);SIGNAL adder_ovfl : BIT;SIGNAL comp : BIT;SIGNAL clr_md : BIT;SIGNAL load_md : BIT;SIGNAL clr_pp : BIT;SIGNAL load_pp : BIT;SIGNAL shift_pp : BIT;SIGNAL boostate : NATURAL RANGE 0 TO 2*(k + 1) :=0;BEGINPROCESS --main clocked process containing all sequential elementsBEGINWAIT UNTIL (clock'EVENT AND clock = '1');--register to hold multiplicand during multiplicationIF clr_md = '1' THENmdreg<= (OTHERS => '0');ELSIF load_md = '1' THENmdreg<= multiplicand;ELSEmdreg<= mdreg;END IF;--register/shifter accumulates partial product valuesIF clr_pp = '1' THENproduct<= (OTHERS => '0');product((k+1) downto 1) <= multiplier;ELSIF load_pp = '1' THENproduct((2*k + 2) DOWNTO (k + 2)) <= adderout; --add to top halfproduct((k+1) DOWNTO 0) <= product((k+1) DOWNTO 0); --refresh bootm half ELSIF shift_pp = '1' THENproduct<= product SRA 1; --shift right with sign extendELSEproduct<= product;END IF;END PROCESS;--adder adds/subtracts partial product to multiplicandaugend<= product((2*k+2) DOWNTO (k+2));addgen : FOR i IN adderout'RANGEGENERATElsadder : IF i = 0 GENERATEadderout(i) <= tcbuffout(i) XOR augend(i) XOR product(1);carries(i) <= (tcbuffout(i) AND augend(i)) OR(tcbuffout(i) AND product(1)) OR(product(1) AND augend(i)); END GENERATE;otheradder : IF i /= 0 GENERATEadderout(i) <= tcbuffout(i) XOR augend(i) XOR carries(i-1);carries(i) <= (tcbuffout(i) AND augend(i)) OR(tcbuffout(i) AND carries(i-1)) OR(carries(i-1) AND augend(i)); END GENERATE;END GENERATE;--twos comp overflow bitadder_ovfl<= carries(k-1) XOR carries(k);--true/complement buffer to generate two's comp of mdregtcbuffout<= NOT mdreg WHEN (product(1)='1') ELSE mdreg;--booth multiplier state counterPROCESS BEGINWAIT UNTIL (clock'EVENT AND clock = '1');IF boostate< 2*(k + 1) THENboostate<= boostate + 1;final<='0';ELSEfinal<='1';boostate<= 0;END IF;END PROCESS;--assign control signal values based on statePROCESS(boostate)BEGIN--assign defaults, all registers refreshclr_md<= '0';load_md<= '0';clr_pp<= '0';load_pp<= '0';shift_pp<= '0';--boostate<=0;IF boostate = 0 THENload_md<= '1';clr_pp<= '1';ELSIF boostate MOD 2 = 0 THEN --boostate = 2,4,6,8 ....shift_pp<= '1';ELSE --boostate = 1,3,5,7......IF product(1) = product(0) THENNULL; --refresh ppELSEload_pp<= '1'; --update productEND IF;END IF;END PROCESS;END structural;四．实验现象本实验实现4位数Booth乘法（有符号的乘除法）。

组成原理课设阵列乘法器在现代科技的发展中，计算机和电子设备的性能提升日新月异。

而在这些设备中，乘法器是一个至关重要的组成部份。

乘法器的性能直接影响到整个系统的运算速度和效率。

因此，设计一个高效且可靠的乘法器是组成原理课程中的一项重要任务。

一、乘法器的基本概念乘法器是一种用于实现两个数相乘的电子电路。

在计算机中，乘法器的作用是进行大量的乘法运算，从而实现复杂的计算任务。

乘法器通常由多个逻辑门和触发器组成，其内部结构可以分为串行乘法器和并行乘法器两种类型。

二、串行乘法器的原理串行乘法器是一种逐位相乘的乘法器，它将两个数的每一位进行相乘，并将结果相加得到最终的乘积。

串行乘法器的原理可以通过以下步骤来说明：1. 将两个数的每一位进行相乘，得到部份积。

2. 将部份积与进位相加，得到新的部份积。

3. 重复以上步骤，直到所有位数都相乘完毕。

4. 将所有的部份积相加，得到最终的乘积。

串行乘法器的优点是结构简单，适合于小规模的乘法运算。

但是由于乘法运算是逐位进行的，所以串行乘法器的运算速度较慢。

三、并行乘法器的原理并行乘法器是一种同时进行多位乘法运算的乘法器，它可以大大提高乘法运算的速度。

并行乘法器的原理可以通过以下步骤来说明：1. 将两个数的每一位进行相乘，得到部份积。

2. 将所有的部份积同时进行相加，得到最终的乘积。

并行乘法器的优点是运算速度快，适合于大规模的乘法运算。

但是由于并行乘法器的结构复杂，所以其设计和实现难度较大。

四、阵列乘法器的原理阵列乘法器是一种基于并行乘法器的乘法器，它通过将乘法运算分解成多个子运算，并将这些子运算并行进行，从而提高乘法运算的速度。

阵列乘法器的原理可以通过以下步骤来说明：1. 将两个数的每一位进行相乘，得到部份积。

2. 将所有的部份积按照位数进行罗列，形成一个二维矩阵。

3. 将矩阵中的每一行进行相加，得到每一位的乘积。

4. 将所有的乘积相加，得到最终的乘积。

阵列乘法器的优点是结构简单、运算速度快，适合于大规模的乘法运算。

课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：目录第1章总体设计方案 (1)1.1设计原理 (1)1.2设计思路 (2)1.3设计环境 (3)第2章详细设计方案 (5)2.1顶层方案图的设计与实现 (5)2.1.1创建顶层图形设计文件 (5)2.1.2器件的选择与引脚锁定 (5)2.1.3编译、综合、适配 (6)2.2功能模块的设计与实现 (6)2.2.1 细胞模块的设计与实现 (6)2.2.2 全加器模块的设计与实现 (7)2.3仿真调试 (10)第3章编程下载与硬件测试 (12)3.1编程下载 (12)3.2硬件测试及结果分析 (12)参考文献 (14)附录（电路原理图） (15)第1章总体设计方案1.1 设计原理乘法器的常规设计是适用“串行移位”和“并行加法”相结合的方法，这种方法并不需要很多器件。

然而串行方法毕竟太慢，执行一次乘法的时间至少是执行一次加法时间的n倍，不能满足科学技术对高速乘法所提出的要求。

自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器，提供了极快的速度。

阵列乘法器采用类似于人工计算的方法进行乘法运算。

人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。

如图1.1所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行，每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。

将各次部分积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。

１０１１×１１０１１０１１００００１０１１１０１１ １０００１１１１图1.1 人工计算乘法示例阵列乘法器采用类似人工的计算方法来完成乘法计算。

阵列的每一行送入乘数的每一位数位，而各行错开形成的每一斜列送入被乘数的每一数位。

课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：定点补码阵列乘法器的设计院（系）：专业：班级：学号：姓名：指导教师：完成日期：目录总体设计方案 (2)1.1 设计原理 (2)1.2 设计环境 (2)详细设计方案 (2)2.1 实验仪器及元件： (2)2.2 实验内容： (3)2.3 实验过程及结果记录： (3)2.4 实验结果分析： (4)总结 (5)3.1 思考： (5)3.2 收获总结： (5)总体设计方案1.1 设计原理乘法原理：两位乘法器的逻辑表达式：1.2 设计环境EDA环境：MAX+PLUSⅡ软件详细设计方案2.1 实验仪器及元件：4个INPUT 为A B C D；6个AND2；一个非门；一个XOR;4个OUTPUT2.2 实验内容：1.通过真值表设计一个两位乘法器；2.构造运行两位乘法器的仿真波形。

2.3 实验过程及结果记录：1、为设计乘法器新建一个文件夹作工作库，文件夹名不可用中文和空格；2、在MAX+PLUS II新建一个设计文件，选择打开原理图编辑器，然后双击空白处“Enter Symbol”输入各个实验所需元件，将所需元件连接起来形成两位乘法器原理图；3、将设计项目设置成工程文件(PROJECT)；4、对工程文件进行编译、综合和适配等操作，编译后可能会有错误或警告的提醒，没有就证明原理图正确可用。

选择波形编辑器文件进行时序仿真，将相应的信号节点输入进去，并选择END TIME调试5、整仿真时间区域，两位乘法器选择800us比较合适，根据实验指导书的波形图我们调整出四个输入信号的电平，运行仿真器可得对应的四个输出引脚的波形；下面是本次实验我得出的两位乘法器仿真波形：为了精确测量乘法器输入与输出波形间的延时量，可打开时序分析器。

2.4 实验结果分析：根据两位乘法器的原理来看运行出来的乘法器波形图可以看到，当原理图准确无误的时候，输入信号A、B、C、D调整到所需的高、低电平，运行时序仿真后出来的Q1、Q2、Q3、Q4与原理是相一致的，即Q0=BD、Q1=(AD)异或(BC)、Q2=(AC)与(BD与非)、Q3=ABCD，ABCD 间的运算则与数字乘法运算一致，遇0为0，,1*1为1。

阵列乘法器课课程设计一、教学目标本节课的学习目标包括以下三个方面：1.知识目标：学生需要掌握阵列乘法器的基本原理和操作方法，了解其在工作中的应用和优势。

2.技能目标：学生能够熟练使用阵列乘法器进行计算，提高计算效率，培养学生解决实际问题的能力。

3.情感态度价值观目标：通过学习阵列乘法器，学生能够培养对科学知识的热爱和探索精神，增强对数学学科的信心和兴趣。

二、教学内容本节课的教学内容主要包括以下几个部分：1.阵列乘法器的基本原理：介绍阵列乘法器的概念、工作原理和数学基础。

2.阵列乘法器的操作方法：讲解如何使用阵列乘法器进行计算，包括基本操作和高级应用。

3.阵列乘法器在工作中的应用：通过实际案例，展示阵列乘法器在各个领域中的应用和优势。

4.练习和拓展：布置相应的练习题，让学生巩固所学知识，并进行拓展训练。

三、教学方法为了提高教学效果，本节课将采用以下几种教学方法：1.讲授法：教师通过讲解，引导学生了解阵列乘法器的基本原理和操作方法。

2.案例分析法：教师通过分析实际案例，让学生了解阵列乘法器在工作中的应用和优势。

3.实验法：学生动手操作阵列乘法器，加深对知识的理解和记忆。

4.讨论法：学生分组讨论，分享学习心得和经验，互相促进。

四、教学资源为了支持教学内容和教学方法的实施，本节课将准备以下教学资源：1.教材：为学生提供权威、系统的学习资料。

2.多媒体资料：通过图片、视频等形式，丰富教学手段，提高学生的学习兴趣。

3.实验设备：为学生提供实地操作的机会，增强实践能力。

4.网络资源：引导学生利用网络资源进行拓展学习，拓宽知识面。

五、教学评估为了全面、客观地评估学生的学习成果，本节课将采用以下几种评估方式：1.平时表现：通过观察学生在课堂上的参与程度、提问回答等情况，评估学生的学习态度和理解程度。

2.作业：布置适量的作业，要求学生在规定时间内完成，通过作业的完成质量评估学生的掌握程度。

3.考试：安排一次课堂小测或期中期末考试，测试学生对知识的掌握和应用能力。

课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：定点补码阵列乘法器的设计院（系）：专业：班级：学号：姓名：指导教师：完成日期：目录总体设计方案 (2)设计原理 (2)设计环境 (2)详细设计方案 (2)实验仪器及元件： (2)实验内容： (3)实验过程及结果记录： (3)实验结果分析： (4)总结 (5)思考： (5)收获总结： (5)总体设计方案设计原理乘法原理：两位乘法器的逻辑表达式：设计环境EDA环境：MAX+PLUSⅡ软件详细设计方案实验仪器及元件：4个INPUT 为A B C D；6个AND2；一个非门；一个XOR;4个OUTPUT实验内容：1.通过真值表设计一个两位乘法器；2.构造运行两位乘法器的仿真波形。

实验过程及结果记录：1、为设计乘法器新建一个文件夹作工作库，文件夹名不可用中文和空格；2、在MAX+PLUS II新建一个设计文件，选择打开原理图编辑器，然后双击空白处“Enter Symbol”输入各个实验所需元件，将所需元件连接起来形成两位乘法器原理图；3、将设计项目设置成工程文件(PROJECT)；4、对工程文件进行编译、综合和适配等操作，编译后可能会有错误或警告的提醒，没有就证明原理图正确可用。

选择波形编辑器文件进行时序仿真，将相应的信号节点输入进去，并选择END TIME调试5、整仿真时间区域，两位乘法器选择800us比较合适，根据实验指导书的波形图我们调整出四个输入信号的电平，运行仿真器可得对应的四个输出引脚的波形；下面是本次实验我得出的两位乘法器仿真波形：为了精确测量乘法器输入与输出波形间的延时量，可打开时序分析器。

实验结果分析：根据两位乘法器的原理来看运行出来的乘法器波形图可以看到，当原理图准确无误的时候，输入信号A、B、C、D调整到所需的高、低电平，运行时序仿真后出来的Q1、Q2、Q3、Q4与原理是相一致的，即Q0=BD、Q1=(AD)异或(BC)、Q2=(AC)与(BD与非)、Q3=ABCD，ABCD间的运算则与数字乘法运算一致，遇0为0，,1*1为1。

沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计与实现院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：2014年1月10日目录第1章总体设计方案 (1)1.1设计原理 (1)1.2设计思路 (2)1.3设计环境 (3)第2章详细设计方案 (3)2.1总体方案的设计与实现 (4)2.1.1总体方案的逻辑图 (4)2.1.2器件的选择与引脚锁定 (4)2.1.3编译、综合、适配 (5)2.2功能模块的设计与实现 (5)2.2.1一位全加器的设计与实现 (6)2.2.2 4位输入端加法器的设计与实现 (7)2.2.3 阵列乘法器的设计与实现 (10)第3章硬件测试 (13)3.1编程下载 (13)3.2 硬件测试及结果分析 (13)参考文献 (15)附录（电路原理图） (16)第1章总体设计方案1.1 设计原理阵列乘法器采用类似人工计算的方法进行乘法运算。

人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。

如图1.1所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行，每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。

将各次部分积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。

为了进一步提高乘法的运算速度，可采用大规模的阵列乘法器来实现，阵列乘法器的乘数与被乘数都是二进制数。

可以通过乘数从最后一位起一个一个和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。

这就可将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果再加上前一列的进位进而得出每一位的结果，假设被乘数与乘数的位数均为4位二进制数，即m=n=4,A×B可用如下竖式算出，如图1.1所示。

X 4 X3X2X1=A× Y4 Y3Y2Y1=BX4Y1X3Y1X2Y1X1Y1X4Y2X3Y2X2Y2X1Y2X4Y3X3Y3X2Y3X1Y3(进位) X4Y4 X3Y4 X2Y4 X1Y4Z8 Z7Z6Z5Z4Z3Z2Z1图1.1 A×B计算竖式X4 ,X3,X2,X1,Y4,Y3,Y2,Y1为阵列乘法器的输入端，Z1-Z8为阵列乘法器的输出端，该逻辑框图所要完成的功能是实现两个四位二进制既A(X)*B(Y)的乘法运算，其计算结果为C(Z) (其中A(X)=X4X3X2X1，B(Y)=Y4Y3Y2Y1，C(Z)=Z8Z7Z6Z5Z4Z3Z2Z1而且输入和输出结果均用二进制表示 )。

课程设计教学院计算机学院课程名称计算机组成原理题目4位乘法整列设计专业计算机科学与技术班级2014级计本非师班姓名唐健峰同组人员黄亚军指导教师2016 年10 月 5 日1 课程设计概述1.1 课设目的计算机组成原理是计算机专业的核心专业基础课。

课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。

同时也巩固了我们对课本知识的掌握，加深了对知识的理解。

在设计中我们发现问题，分析问题，到最终的解决问题。

凝聚了我们对问题的思考，充分的锻炼了我们的动手能力、团队合作能力、分析解决问题的能力。

1.2 设计任务设计一个4位的二进制乘法器：输入信号：4位被乘数A（A1,A2,A3,A4）, 4位乘数B（B1,B2,B3,B4）,输出信号：8位乘积q(q1,q2,q3,q4,q5,q6,q7,q8).1.3 设计要求根据理论课程所学的至少设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统。

（1）制定设计方案：我们小组做的是4位阵列乘法器，4位阵列乘法器主要由求补器和阵列全加器组成。

（2）客观要求要掌握电子逻辑学的基本内容能在设计时运用到本课程中，其次是要思维灵活遇到问题能找到合理的解决方案。

小组成员要积极配合共同达到目的。

2 实验原理与环境2.1 1.实验原理计算机组成原理，数字逻辑，maxplus2是现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

用乘数的每一位去乘被乘数，然后将每一位权值直接去乘被乘数得到部分积，并按位列为一行每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值，将各次部分积求和得到最终的对应数位的权值。

2.2 2.实验环境2.2.1双击maxplu2II软件图标，启动软件（1）.新建工程，flie->new project ....，出现存储路径的选项框，指定项目保存路径并且为工程命名，第三行设置实体名，保持与工程名一致。

组成原理课设阵列乘法器一、引言阵列乘法器是一种常用的数字电路，用于实现乘法运算。

在计算机和其他数字系统中，乘法运算是一项基本操作，因此阵列乘法器具有广泛的应用。

本文将详细介绍阵列乘法器的组成原理、工作原理和设计要点。

二、组成原理阵列乘法器由多个乘法单元组成，每个乘法单元负责一位乘法运算。

常见的阵列乘法器有二进制乘法器和十进制乘法器两种。

1. 二进制乘法器二进制乘法器采用二进制数的乘法算法，将乘法运算分解为多个位的乘法运算。

每个乘法单元由两个输入端和一个输出端组成。

输入端分别连接两个乘数的对应位，输出端连接乘积的对应位。

乘法单元内部采用逻辑门电路实现乘法运算。

2. 十进制乘法器十进制乘法器采用十进制数的乘法算法，将乘法运算分解为多个位的乘法运算。

每个乘法单元由四个输入端和两个输出端组成。

输入端分别连接两个乘数的对应位，输出端连接乘积的对应位。

乘法单元内部采用BCD码（二进制编码的十进制数）和逻辑门电路实现乘法运算。

三、工作原理阵列乘法器的工作原理与乘法运算的原理相同。

以二进制乘法器为例，假设有两个乘数A和B，每个乘数的位数为n。

阵列乘法器将乘法运算分解为n个位的乘法运算，每个位的乘法运算由一个乘法单元完成。

1. 二进制乘法器(1) 初始化：将所有乘法单元的输出置为0。

(2) 逐位运算：从最低位到最高位，依次对A和B的对应位进行乘法运算，并将结果累加到乘法单元的输出上。

(3) 输出结果：将所有乘法单元的输出按位连接起来，得到最终的乘积。

2. 十进制乘法器(1) 初始化：将所有乘法单元的输出置为0。

(2) 逐位运算：从最低位到最高位，依次对A和B的对应位进行乘法运算，并将结果累加到乘法单元的输出上。

同时，将进位信号传递给下一位的乘法单元。

(3) 输出结果：将所有乘法单元的输出按位连接起来，得到最终的乘积。

四、设计要点设计阵列乘法器时需要考虑以下几个要点：1. 乘法单元的选择：根据乘法运算的需求，选择合适的乘法单元。

组成原理课设阵列乘法器一、引言阵列乘法器是计算机中常用的数字电路之一，用于高速乘法运算。

本文将详细介绍组成原理课设阵列乘法器的设计原理、架构和实现方法。

二、设计原理阵列乘法器的设计原理基于乘法运算的基本规则，即将两个数的每一位相乘并相加得到最终结果。

具体来说，阵列乘法器将一个数拆分成多个部分，然后与另一个数的每一位相乘，最后将所有部分的乘积相加得到结果。

三、架构设计1. 输入和输出阵列乘法器的输入包括两个乘数和一个控制信号，输出为乘积。

乘数通常采用二进制表示，控制信号用于控制乘法器的工作模式。

2. 乘法单元乘法单元是阵列乘法器的核心组成部分，用于实现乘法运算。

每个乘法单元可以将两个二进制位相乘得到一个部分乘积，并将其输出给加法器。

3. 加法器加法器用于将所有部分乘积相加得到最终的乘积结果。

可以采用串行加法器或并行加法器，具体选择取决于设计需求和性能要求。

4. 控制逻辑控制逻辑用于生成控制信号，控制乘法器的工作模式。

常见的控制信号包括启动信号、停止信号和清零信号等。

四、实现方法1. 基于门电路的实现方法基于门电路的实现方法是最基础的方法，可以使用与门、或门和非门等基本逻辑门电路来实现乘法器的各个组成部分。

这种方法的优点是简单直观，适用于小规模的乘法器设计。

2. 基于逻辑单元的实现方法基于逻辑单元的实现方法使用逻辑单元来实现乘法器的各个组成部分。

逻辑单元可以是半加器、全加器或者其他逻辑门的组合。

这种方法的优点是灵活性高，适用于大规模的乘法器设计。

3. 基于专用芯片的实现方法基于专用芯片的实现方法使用现成的数字集成电路芯片来实现乘法器。

例如，可以使用FPGA（现场可编程门阵列）来实现乘法器的功能。

这种方法的优点是高度集成化，可以提高设计的效率和性能。

五、总结组成原理课设阵列乘法器是一项重要的设计任务，本文详细介绍了阵列乘法器的设计原理、架构和实现方法。

通过合理选择设计方法和优化电路结构，可以实现高效、稳定的阵列乘法器。

组成原理乘法器课程设计一、课程目标知识目标：1. 学生理解乘法器的组成原理，掌握不同类型的乘法器设计方法。

2. 学生掌握二进制乘法运算规则，能够运用乘法器原理进行相关计算。

3. 学生了解乘法器在数字信号处理和计算机系统中的应用。

技能目标：1. 学生能够运用所学知识，设计简单的乘法器电路。

2. 学生能够分析乘法器性能，提出优化方案，提高运算效率。

3. 学生通过实际操作，培养动手能力和团队协作能力。

情感态度价值观目标：1. 学生培养对电子技术和计算机科学的兴趣，激发创新意识。

2. 学生在学习过程中，培养严谨、求实的科学态度，提高解决问题的自信心。

3. 学生了解我国在乘法器领域的发展状况，增强民族自豪感，树立为我国科技事业贡献力量的志向。

课程性质：本课程为电子技术与计算机科学相结合的学科，注重理论与实践相结合，培养学生的动手能力和创新能力。

学生特点：学生具备一定的电子技术基础知识，具有较强的求知欲和动手能力，但缺乏实际操作经验。

教学要求：教师应采用启发式教学，引导学生主动探究乘法器原理，结合实际案例进行分析，提高学生的实践能力。

同时，注重培养学生的团队合作精神，提高学生的综合素质。

通过本课程的学习，使学生在知识、技能和情感态度价值观方面取得具体的学习成果。

二、教学内容1. 乘法器基本概念：介绍乘法器的定义、分类及其在数字系统中的应用。

- 教材章节：第三章第二节- 内容：二进制乘法器、算术逻辑单元（ALU）中的乘法器等。

2. 乘法器组成原理：讲解不同类型乘法器的工作原理及电路组成。

- 教材章节：第三章第三节- 内容：串行乘法器、并行乘法器、Booth算法乘法器等。

3. 二进制乘法运算规则：阐述二进制乘法的运算过程及规则。

- 教材章节：第三章第四节- 内容：二进制与十进制的乘法运算对比，二进制乘法运算步骤。

4. 乘法器设计方法：介绍乘法器的设计方法及优化策略。

- 教材章节：第三章第五节- 内容：乘法器电路设计流程，优化方法（如部分积生成、压缩技术等）。

课程设计报告课程名称：计算机组成原理课程设计实验项目：用微指令实现乘法和除法的程序姓名：刘斌专业：计算机科学与技术班级：计算机14-6班学号：计算机科学与技术学院实验教学中心2016 年9 月 1 日设计项目名称：用微指令实现乘法和除法的程序（2 学时）一.设计目的1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3．培养综合实践及独立分析、解决问题的能力。

二.设计内容针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。

三.使用仪器1．硬件COP2000实验仪PC机2．软件COP2000仿真软件3．辅助COP2000计算机组成原理实验仪说明书。

四.设计步骤1．知识储备1.1．掌握计算机组成原理相关知识1.2．掌握COP 2000模型机的微程序控制器原理。

1.3．掌握有关计算机中实现乘法和除法的算法流程与相应的硬件实现原理。

2．熟悉实验环境2.1．熟悉COP2000仿真软件2.2．将1.3中算法与COP2000实验仪的硬件资源相对应3．分步设计指令系统并逐步验证3.1．设计“数据移动”相关指令，并写程序验证功能3.2．设计“加减法”相关指令，并写程序验证功能3.3．设计“整数移位”相关指令，并写程序验证功能3.4．设计“跳转”相关指令，并写程序验证功能3.5．设计“调用子函数”相关指令，并写程序验证功能4．设计乘除法，同时验证指令系统的整体功能4.1．乘法算法设计，并用全新的指令系统实现，验证程序正确性的同时验证指令系统的正确性。

4.2．除法算法设计，并用全新的指令系统实现，验证程序正确性的同时验证指令系统的正确性。

阵列乘法器设计实验报告
首先，我们对4位数字乘法运算进行了分析。

两个4位数相乘的结果为一个8位数，即最多需要8位的加法器来实现。

因此，我们将阵列乘法器划分为3个模块：乘法单元、加法器单元以及结果输出单元。

乘法单元是阵列乘法器中最核心的部分。

我们采用了一种基于乘法器意义的设计方法，将乘法运算分解为一系列的AND门和全加器。

具体地，我们将两个4位数的每一位相乘得到16个乘积，然后利用8个全加器将这16个乘积进行累加得到结果。

通过使用层层递进的方式，我们可以保证乘法运算的正确性。

加法器单元负责将乘法单元的结果进行累加。

在本实验中，我们使用了一个8位全加器来实现8位数的加法运算。

通过将乘法单元的结果与加法器单元的进位相连，可以保证每一位的进位都被正确地累加到下一位。

结果输出单元将加法器单元的结果进行输出。

由于乘法结果的有效位数是8位，因此我们只需要将加法器单元的前8位进行输出即可。

通过使用Verilog HDL对阵列乘法器进行了仿真和验证。

我们设计了一个测试平台，使用不同的输入进行了对阵列乘法器进行了测试。

实验结果表明，设计的阵列乘法器具有良好的性能和准确的计算结果。

总结来说，本实验设计了一种4位乘法器的阵列乘法器电路，并通过Verilog HDL进行了仿真和验证。

通过设计和测试，我们验证了该电路的正确性和高效性。

阵列乘法器是一种重要的数字逻辑电路，对于实现高速的数字乘法运算具有很高的实用价值。