第一章 概述(2012-2013-2 eda)

2. EDA技术的定义
EDA技术作为现代电子设计技术的核心，依赖功能强 大的计算机，以大规模可编程器件为设计载体，以硬件描 述语言HDL（Hardware Description Language）为系统 逻辑功能描述的主要表达方式，在EDA工具软件平台上， 自动完成从软件方式描述的电子系统到硬件电子系统的逻 辑化简、逻辑分割、逻辑综合、结构综合（布局布线）、 逻辑优化、仿真测试、编程下载等功能，直至实现既定性 能的硬件电子系统功能。
2. VHDL和Verilog的各自优势
VHDL和Verilog都具有与硬件电路和设计平台无关的特 性，两者相比各自的优势是： 与Verilog相比，VHDL的优势：
（1）VHDL的语法比Verilog更严谨，通过EDA工具可自动进行 语法检查，容易排除许多设计中的疏忽；而Verilog由于语法不是 很严格，有时EDA工具不能很好的查找出设计中的疏忽。 （2）用VHDL给电路建模时，具有很好的行为级和系统级描述能 力，而Verilog的行为级、系统级描述能力不如VHDL。
1.2 EDA技术实现目标
利用EDA技术进行电子系统设计的目标是： （1）完成专用集成电路（ASIC）的设计和实现 （2）完成印制电路板（PCB）的设计和实现
专用集成电路（ASIC）的设计和实现分为三类：
1. 可编程逻辑器件FPGA/CPLD FPGA和CPLD是ASIC设计中的主流器件。
FPGA和CPLD设计的特点是直接面向用户，具有极大 的灵活性和通用性，使用方便，硬件测试和实现快捷，开发 效率高，成本低，上市时间短，技术维护简单，工作可靠性 好等 。
2. Verilog HDL的优势
Verilog的部分语法是参照C语言的语法设立的（但与C有本质区别）， 因此具有C语言的优点。 Verilog代码简明扼要，可读性好，使用灵活，且语法规定不是很严 谨，很容易上手。 Verilog具有很强的电路描述和建模能力，能从多个层次对数字系统 进行建模和描述，大大简化了设计任务，提高了设计效率和可靠性。 Verilog支持各种模式的设计方法：自顶向下与自底向上或混合方法， 能适应许多电子产品生命周期缩短，需要多次重新设计以融入最新技术、 改变工艺等方面的需求。
（3）VHDL更能用硬件的思想描述电路，而Verilog，由于 Verilog与C语言相近，多数初学者往往会以软件的思想来描 述电路，这样明显不对。
注意：HDL是用软件语言来描述硬件电路功能，但并不是 指用设计软件的思想来设计硬件电路。比如，软硬件最典型 的不同：软件运行的顺序性，和硬件运行的并行性；硬件中 信号传递的延时性等。
4. EDA技术的发展过程 （1）计算机辅助设计CAD阶段
20世纪70年代，在集成电路制作方面，双极工艺、MOS工 艺已得到广泛的应用，可编程逻辑技术及其器件（PROM、 PLA、PAL）已经问世，并且计算机作为一种运算工具已在科 研领域得到广泛应用。 在70年代后期，CAD的概念已见雏形。这一阶段人们开始 利用计算机和CAD工具取代手工劳动，辅助进行集成电路版图 编辑、PCB（印制电路板）布局布线等繁杂工作。
（3）电子设计自动化（EDA）阶段
20世纪90年代，随着硬件描述语言的标准化得到进一步的确定， 计算机辅助工程、辅助分析和辅助设计在电子技术领域获得更加广泛 的应用；同时电子技术在通信、计算机及家电产品中的需求极大地推 动了电子设计自动化技术的应用和发展。 同时期，集成电路设计工艺步入了超深亚微米阶段，近千万门的 大规模可编程逻辑器件的出现，以及低成本大规模的ASIC设计技术的 应用，促进了EDA技术的形成和发展。 同时期，各EDA公司积极推出兼容各种硬件实现方案和支持标准 硬件描述语言的EDA工具软件，都有效地将EDA技术推向了成熟。 此外，过去单功能电子产品开发转向系统级电子产品开发（即 SOC: System On a Chip：单片系统、或片上系统；SOPC: System On a Programmable Chip：片上可编程系统 ）。
与Verilog相比，VHDL的不足： （1）VHDL代码比较冗长，在描述相同逻辑功能时， Verilog的代码比VHDL要少。 （2）VHDL对数据类型匹配要求严格，而Verilog支持自动 类型转换。 （3）VHDL对版图级、管子级这些较为底层的描述级别，几 乎不支持，无法直接用于电路底层建模。
2001年，IEEE发布了Verilog HDL的第二个标准版本(Verilog2.0)， 即IEEE Std1364-2001，简称Verilog-2001标准。由于Cadence公司在 集成电路设计领域的影响力和Verilog的易用性，Verilog成为基层电路 建模与设计中最流行的硬件描述语言。
ED
1.1 EDA技术及其发展
1. 什么是 EDA? Electronic Design Automation 电子设计自动化 EDA技术是20世纪后期，伴随着微电子技术、 大规模集成电路制造技术、可编程逻辑器件设计技 术、计算机辅助工程技术以及现代电子设计技术的 发展而同步发展形成的一门综合性的技术与学科。
（2）计算机辅助工程CAE阶段
20世纪80年代，集成电路设计进入了CMOS时代，出现了 复杂可编程器件以及相应的辅助设计软件。 在80年代末期，出现了FPGA和CPLD，于是CAE和CAD 技术的应用更为广泛，它们在PCB设计方面的原理图输入、自 动布局布线及PCB分析，以及逻辑设计、逻辑仿真、逻辑函数 化简等方面都得到了广泛的应用。 特别是各种硬件描述语言的出现，并不断地被应用和标准 化，为电子设计自动化必须解决的电路建模、标准文档及仿真 测试奠定了坚实的基础。
EDA技术使得设计者的工作几乎仅限于利用软件的方式， 即利用硬件描述语言HDL和EDA软件来完成对系统硬件功能的 实现。
3. EDA技术涉及的技术领域
在硬件方面融合了大规模集成电路制造技术、IC（Integrated Circuit） 版图设计技术、ASIC（Application Specific Integrated Circuit ）测试 和封装技术、FPGA（Field Programmable Gate Array）和CPLD （Complex Programmable Logic Device）编程下载技术、自动测试技 术等；
（4）更大规模的FPGA和CPLD器件的不断推出。
（5）电子设计成果可以IP的方式来明确表达。 （Intellectual Property，知识产权，往往是一个公司售给另一个 公司的硬件设计包） （6）ASIC设计的标准单元已涵盖大规模电子系统及复杂IP模块。 软硬件IP核在电子行业各领域得到进一步确认和应用。 （7）SOC（System On a Chip）或SOPC（System On a Programmable Chip）高效低成本设计技术的成熟。 （8）系统级、行为验证级硬件描述语言，如System C、 SystemVerilog等的出现，使复杂电子系统的设计特别趋于高效和 简单。
3. System Verilog和System C
System Verilog是由Accellera（前身是OVI）开发的，在 Verilog-2001的基础上扩展得到的一种新的硬件描述语言，它将 Verilog语言推向了系统级和验证级空间，提高了电路设计效率。 System C是由OSCI（Open System C Initiative）组织发 展的，在C++语言的基础上扩展得到一种新的硬件描述语言，主 要用于ESL（电子系统级）建模和验证。 将System C和System Verilog组合起来，能够提供一套从 ESL（电子系统级）至 RTL（寄存器传输级）验证的完整解决方 案。
FPGA和CPLD的应用是EDA技术有机融合了软硬件电 子设计技术、SOC和ASIC设计，体现了自动设计与实现。
FPGA和CPLD通常被称为可编程ASIC，可编程专用IC。
2. 掩膜（Mask）ASIC 根据IC的实现工艺，这一类称为掩膜（Mask）ASIC，或 直接称ASIC。 掩膜ASIC分为：门阵列ASIC、标准单元ASIC（半定制 ASIC）和全定制ASIC。 3. 混合ASIC
1.4 其他常用HDL
1. VHDL的发展
VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit） Hardware Description Language，是1983年由美国国防部创建，由 IEEE进一步发展并在1987年作为“IEEE 标准 1076”（IEEE Std 1076） 发布。从此，VHDL成为硬件描述语言的业界标准之一。 自IEEE公布了VHDL的标准版本后，各EDA公司相继推出了自己的 VHDL设计环境，宣布自己的设计工具支持VHDL，此后，VHDL在电子 设计领域得到了广泛应用，并与Verilog一起逐步取代了其他的非标准硬 件描述语言。 1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述 能力上扩展了VHDL的内容，公布了新版本VHDL，IEEE 1076-1993。 现在，VHDL与Verilog作为IEEE的工业标准硬件描述语言，得到 众多EDA公司的支持，成为了通用硬件描述语言。
混合ASIC主要指既具有FPGA的可编程功能和逻辑资源， 同时也含有可方便调用和配置的硬件标准单元，如CPU、RAM、 ROM、硬件加法器、乘法器、锁相环等。
1.3 硬件描述语言
硬件描述语言HDL是EDA技术的重要组成部分，目前 常用的HDL主要有VHDL、Verilog HDL、SystemVerilog 和System C。其中，Verilog、VHDL是主流硬件描述语言， 几乎所有的EDA工具都支持。
1. Verilog HDL的发展
Verilog HDL (简称Verilog)最初由Gateway Design Automation 公 司(简称GDA)的Phil Moorby在1983年创建。起初，Verilog仅作为GDA 公司Verilog-XL仿真器的内部语言，用于数字逻辑的建模、仿真和验证。 1989年GDA公司被Cadence公司收购。1990年Cadence 公司成立 了OVI(Open Verilog International)组织，公开了Verilog语言，并由 OVI负责促进Verilog语言的发展。 1995年，IEEE(The Institute of Electrical and Electronics Engineers)制定了Verilog 的第一个国际标准，即IEEE Std 1364-1995， 即 Verilog 1.0。