fpga验证的原理

ａ叶技２０１４年第２７卷第３期　’　

Ｅｌｅｃｔｒｏｎｉｃ　Ｓｃｉ．＆Ｔｅｃｈ．／Ｍａｒ．１５．２０１４　

基于ＦＰＧＡ的北斗ＱＰＳＫ调制实现与解调验证　

高　亮，宋茂忠　

（南京航空航天大学电子信息工程学院，江苏南京２１００１６）　

摘要为研制北斗卫星导航模拟信号源，设计实现了北斗ＱＰＳＫ信号调制器。文中在分析了北斗卫星导航系统　

Ｂ１频段信号的正交相移键控调制信号的基础上，基于软件无线电的思想，在ＦＰＧＡ硬件平台上实现了ＱＰＳＫ信号调制　器，通过功率谱测试，ＱＰＳＫ解调和简单串口信息传输，验证了调制解调硬件单元的正确性。　

关键词北斗；ＱＰＳＫ；调制解调；ＦＰＧＡ；Ｓｔｒａｔｉｘ　ＩＩ　

中图分类号ＴＮ７６１．８　文献标识码Ａ　文章编号１００７—７８２０（２０１４）０３—０９５—０４　

ＦＰＧＡ－ｂａｓｅｄ　ＱＰＳＫ　Ｍｏｄｕｌａｔｉｏｎ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ａｎｄ　

Ｄｅｍｏｄｕｌａｔｉｏｎ　Ｖｅｒｉｆｉｃａｔｉｏｎ　ｆｏｒ　Ｂｅｉｄｏｕ　Ｓｙｓｔｅｍ　

ＧＡＯ　Ｌｉａｎｇ，ＳＯＮＧ　Ｍａｏｚｈｏｎｇ　

（Ｃｏｌｌｅｇｅ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃ　ａｎｄ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｅｎｇｉｎｅｅｒｉｎｇ，Ｎａｎｊｉｎｇ　Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　

Ａｅｒｏｎａｕｔｉｃｓ　ａｎｄ　Ａｓｔｒｏｎａｕｔｉｃｓ，Ｎａｎｊｉｎｇ　２１００１６，Ｃｈｉｎａ）　

Ａｂｓｔｒａｃｔ　Ａ　Ｂｅｉｄｏｕ　ＱＰＳＫ　ｓｉｇｎａｌ　ｍｏｄｕｌａｔｏｒ　ｉｓ　ｄｅｓｉｇｎｅｄ　ａｎｄ　ｉｍｐｌｅｍｅｎｔｅｄ　ｔｏ　ｄｅｖｅｌｏｐ　ｔｈｅ　Ｂｅｉｄｏｕ　ｓａｔｅｌｌｉｔｅ　ｎａｖｉｇａ・－　

ｔｉｏｎ　ａｎａｌｏｇ　ｓｉｇｎａｌ　ｓｏｕｒｃｅ．Ｔｈｉｓ　ｐａｐｅｒ　ａｎａｌｙｚｅｓ　ｔｈｅ　Ｂｅｉｄｏｕ　ｓａｔｅｌｌｉｔｅ　ｎａｖｉｇａｔｉｏｎ　ｓｙｓｔｅｍ　Ｂ１　ｂａｎｄ　ｓｉｇｎａｌ　ｑｕａｄｒａｔｕｒｅ　ｐｈａｓｅ　

ｓｈｉｇ　ｋｅｙｉｎｇ　ｍｏｄｕｌａｔｉｏｎ　ｓｉｇｎａｌ，ａｎｄ　ｉｍｐｌｅｍｅｎｔｓ　ＱＰＳＫ　ｓｉｇｎａｌ　ｍｏｄｕｌａｔｏｒ　ｏｎ　ＦＰＧＡ　ｈａｒｄｗａｒｅ　ｐｌａｔｆｏｒｍ　ｂａｓｅｄ　ｏｎ　ｔｈｅ　ｉｄｅａ　

1 第九章 设计仿真 本文引自特权同学（吴厚航）的图书《FPGA设计实战演练（逻辑篇）》第九章，仅供学习参考，欢迎购买正版图书，各大图书网站有售！ 第1节 仿真验证概述 仿真测试是FPGA设计流程中必不可少的步骤。尤其在FPGA规模和设计复杂性不断提高的今天，画个简单的原理图或写几行代码直接就可以上板调试的轻松活儿已经一去不复返。一个正规的设计需要花费在验证上的工作量往往可能会占到整个开发流程的70%左右。验证我们通常分为仿真验证和板级验证，在设计初步完成功能甚至即将上板调试前，通过EDA仿真工具模拟实际应用进行验证是非常有效可行的手段，它能够尽早的发现设计中存在的各种大小bug，避免设计到了最后一步才返工重来。因此，仿真在整个验证中的重要性可见一斑。 提到仿真，我们通常会提testbench的概念。所谓testbench，即测试平台，详细的说就是给待验证的设计添加激励，同时观察它的输出响应是否符合设计要求。如图9.1所示，测试平台就是要模拟一个和待验证设计相连接的各种外围设备。 待验证设计激励响应测试平台观察对比 图9.1 设计与验证 初学者在刚接触仿真这个概念的时候，可能以为仿真只是简单的用一些开发软件自带的波形发生器产生一些激励，然后观察一下最后的波形输出就完事了。但是对于大规模的设计，用波形产生激励是不现实的，观察波形的工作量也是可想而知的。例如，对于一个16位的

2 输入总线，它可以有65536种组合，如果每次随机产生一种输入，那用波形岂不累死人。再说输出结果的观察，对应65536种输入的65536种输出，看波形肯定让人花眼缭乱。所以，testbench应该有更高效的测试手段。对于FPGA的仿真，使用波形输入产生激励是可以的，观察波形输出以验证测试结果也是可以的，波形也许是最直观的测试手段，但绝不是唯一手段。 如图9.2所示，设计的测试结果判断不仅可以通过观察对比波形，而且可以灵活的使用脚本命令将有用的输出信息打印到终端或者产生文本进行观察，也可以写一段代码让他们自动比较输出结果。总之，testbench的设计是多种多样的，它的语法也是很随意的，不像RTL级设计代码那么多讲究，它是基于行为级的语法，很多高级的语法都可以在脚本中使用。因为它不需要实现到硬件中，它是运行在PC机上的一段脚本，所以相对RTL级可以做得更容易更灵活一些。但是，使用Verilog的验证脚本也有很多需要设计者留意的地方，它是一种基于硬件语言但是又服务于软件测试的语言，所以它常常游离于并行和顺序之间让人琢磨不透。不过，只要掌握好了这些关键点，是可以很好的让它服务于我们的测试。 观察、对比波形在终端打印或生成文本自动对比输出结果待测设计测试激励 图9.2 验证输出 Testbench的编写其实也没有想象中那么神秘，笔者简单的将其归纳为3个步骤。 ① 对被测试设计的顶层接口进行例化。 ② 给被测试设计的输入接口添加激励。 ③ 判断被测试设计的输出响应是否满足设计要求。

SRAM型FPGA SEU缓解与验证技术分析

郑丹; 胡胜旺; 封亮; 崔红军

【期刊名称】《《微型机与应用》》

【年(卷),期】2019(038)009

【总页数】5页(P1-4,13)

【关键词】FPGA; 单粒子翻转; 验证

【作 者】郑丹; 胡胜旺; 封亮; 崔红军

【作者单位】中国电子科技集团公司第三十二研究所测评中心 上海201808

【正文语种】中 文

【中图分类】TP303

0 引言

现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)由于其灵活性和高计算能力，在嵌入式、网络、信息系统等领域中得到了广泛的应用。在航空航天应用中，传统上人们更倾向于使用对辐射高耐受性的反熔丝型FPGA。近年来，由于低成本、高性能和飞行中的可重构性，基于静态随机存取存储器(Static

Random-Access Memory,SRAM)的FPGA在空间嵌入式系统中的应用越来越受到关注。然而，SRAM型FPGA由于其定义用户电路的配置存储区易受单粒子翻转效应(Single Event Upset,SEU)的影响，对辐射特别敏感，易引起系统失效。根据对商用飞机的问题统计，有20%的“不可重现”问题来源于SEU导致的软错误。2011年，美国联邦航空局DO-254认证文档第6节，明确要求在验证和确认阶段，能够验证目标系统SEU缓解对策的有效性[1]。2014 年，波音等航电设备厂商，专门发布了针对SEU的航电设备安全性认证报告。美国联邦航空局(Federal

Aviation Administration,FAA)、欧洲航空安全局(European Aviation Safety

Agency,EASA)等监管机构也已经开始将单粒子防护设计和评价要求纳入工程化标准或适航要求。国内针对抗SEU设计需求分析和验证要求写入了国标、国军标规范：2017年5月31日发布的GB/T33781《可编程逻辑器件软件开发通用要求》，2018年8月1日发布的GJB9432《军用可编程逻辑器件软件开发通用要求》在需求分析阶段指出需针对抗状态翻转开展必要和可行性分析，并明确抗状态翻转技术方法。同期发布的GB/T33783《可编程逻辑器件软件测试指南》、GJB9433《军用可编程逻辑器件软件测试要求》在安全性测试中也明确要求“测试抗状态翻转措施的有效性”。本文基于SRAM型FPGA对三模冗余技术、纠错编码技术、配置刷新技术三类SEU缓解技术进行深入研究和分析，并从仿真验证与故障注入两种验证方法展开探讨。

缓解我国电子信息产业快速发展与核心技术人才紧缺的矛盾，中　

网（ＣｈｉｎａＥＣＮｅｔ）在信息产业部的支持下，联合国际著名集成电路　计厂商和清华大学等国内顶级高校，隆重推出电子工程与集成电路技术　

训项目。所开课程包括ＦＰＧＡ／ＰＬＤ、数字处理器、嵌入式ＳａＣ以及模拟　射频技术等。其中，ＦＰＧＡ培训是与Ａｌｔｅｒａ公司和清华大学共同推出的，　最先开课。本刊将陆续整理培训的精华内容与读者分享。更多详情敬请　

录ｈｔｔｐ：／／ｔｍｉｎｉｎｇ．ｃｈｉｎａｅｃｎｅｔ．ｃａｍ／。　

第七讲　

ＦＰＧＡ器件的仿真验证　设计约束　时序分析与　

状态机设计技巧　

Ｌｅｓｓｏｎ　７　Ｔｈｅ　Ｓｉｍｕｌａｔｉｏｎ　Ｖｅｒｉｆｉｃａｔｉｏｎ，Ｄｅｓｉｇｎ　Ｒｅｓｔｒａｉｎｔ，Ｔｉｍｉｎｇ　Ａｎａｌｙｓｉｓ　

ａｎｄ　Ｓｔａｔｅ　Ｍａｃｈｉｎｅ　Ｄｅｓｉｇｎ　ＴｅｃｈｎｉｑＵＳ　ｆｏｒ　ＦＰＧＡ　

ＦＰＧＡ仿真　

仿真（Ｓｉｍｕｌａｔｉｏｎ）即利用软件方　

法，对所设计的系统进行功能及时序　验证的过程。它是设计项目成功与否　的关键，设计的大部分时间均被用于　

仿真。通常，硬件系统的仿真分为两　种，即功能仿真和时序仿真，或称为前　仿真和后仿真。　ＦＰＧＡ／ＣＰＬＤ常用的仿真软件包　

括Ｍｅｎｔｏｒ公司的Ｍｏｄｅｌｓｉｍ、Ａｌｄｅｃ公　司的Ａｃｔｉｖｅ—ＨＤＬ、Ｃａｄｅｎｃｅ公司的　ＮＣ—Ｖｅｒｉｌｏｇ和ＮＣ～ＶＨＤＬ、Ｓｙｎｏｐｓｙ　公司的ＶＣＳ／ＶＳＳ及ＦＰＧＡ／ＣＰＬＤ厂商　的集成开发环境中自带的仿真工具，　如Ａｌｔｅｒａ　Ｑｕａｒｔｕｓ　ＩＩ中集成的仿真软件　等。　仿真的具体方法，包括交互式仿　

真与测试平台仿真。交互式仿真，指在　仿真器运行期间对信号赋值，进行实　时交互式操作。它可指定仿真时间，观　察输出波形，但每次仿真都需要实时　设置系统的信号输入条件。测试平台　

仿真（Ｔｅｓｔｂｅｎｃｈ），指建立系统测试平　台，实现自动对被测试单元输入信号　的矢量测试，通过波形输出、文件记录