下载文档原格式
摘要随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进。
本次毕业设计的主要任务是，采用0.18μm CMOS工艺，设计实现一个基于改进的鉴频鉴相器，压控振荡器，环路滤波器的全集成的CMOS PLL锁相环电路，设计重点为PLL锁相环电路的版图设计，设计工具为Laker。
本论文介绍了PLL锁相环电路的基本原理以及其完整的版图设计结果。
本次设计表明，采用该方案实现的锁相环电路主要功能工作正常，初步达到设计要求。
关键词：PLL锁相环电路，鉴频鉴相器，压控振荡器，环路滤波器，版图设计，0.18μm CMOS工艺AbstractWith the development of the communications and electronic systems, the technology of the integrated PLL and digital PLL develops rapidly.The main task of graduation is to design and realize a fully integrated CMOS PLL circuit which is based on an improved phase detector, VCO, loop filter using the 0.18μm CMOS technology. The design focus on the layout of the PLL circuit, and the design tools is the Laker.This paper introduces the basic principles of PLL phase locked loop circuit and its comprehensive layout results. This design shows that the program implemented by the main function of PLL circuit is working well, and it meets the design requirements.Key words:PLL phase locked loop circuits, popularly used phase detectors, discrimination, VCO loop filter, layout design, 0.18 μm CMOS process目录摘要 (1)Abstract (2)第1章绪论 (4)1.1 锁相技术的发展 (4)1.2 锁相环路的主要特性 (4)1.3 PLL锁相环的应用领域 (5)第2章基于CMOS锁相环的电路设计 (7)2.1 锁相环的基本组成 (7)2.2 锁相环工作原理 (7)2.3 鉴相器 (8)2.3.1 鉴频鉴相器（PFD） (9)2.3.2 鉴频鉴相器设计 (10)2.4 环路滤波器 (10)2.5 压控振荡器 (11)第3章关于COMS锁相环的版图设计 (12)3.1 电路设计 (12)3.2 版图设计 (12)3.2.1 版图设计规则检查 (13)3.2.2 注意事项 (13)3.3 锁相环的版图设计 (15)第4章结束语 (17)参考文献 (18)致谢 (19)第1章绪论1.1锁相技术的发展锁相技术起源于20世纪30年代，提出无线电调幅信号的锁相同步检波技术。
第1章 锁相环路的基本工作原理一、锁相环的基本组成及原理PLL 由鉴相器(PD)、环路滤波器(LF)和电压控制振荡器(VCO)三个基本部件组成的,基本构成如图，了解这三个基本部件的功能及数学模型，在此基础上完成环路动态方程模型的建立。
应理解θ1(t)与θ2(t)是以VCO 的自由振荡角频率w0为参考频率进行相位比较。
具体说明参见教材P2。
1、鉴相器鉴相器是一个相位比较装置,用来检测输入信号相位θ1(t)与反馈信号相位θ2(t)之间的相位差θe(t)。
输出的误差信号ud(t)是相差θe(t)的函数,即鉴相特性f ［θe(t)］可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等等。
常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型,如图所示。
鉴相器的输出电压：2、环路滤波器环路滤波器具有低通特性,它可以起到低通滤波器的作用,更重要的是它对环()sin ()d d e u t U t θ=路参数（如环路稳定性、环路单边噪声带宽、环路捕获时间等）调整起着决定性的作用。
环路滤波器是一个线性电路,在时域分析中可用一个传输算子F(p)来表示,其中p(≡d ／dt)是微分算子；在频域分析中可用传递函数F(s)表示,其中s(a+j Ω)是复频率；若用s=j Ω代入F(s)就得到它的频率响应F(j Ω)。
主要了解RC 积分滤波器、无源比例积分滤波器及有源比例积分滤波器这三类环路滤波器的电路形式及传输函数。
a 、 R C 积分滤波器：式中τ1=RC 是时间常数,这是这种滤波器唯一可调的参数。
滤波器的频率特 性b 、无源比例积分滤波器式中τ1=(R1+R2)C ；τ2=R2C 。
这是两个独立的可调参数,其频率响应为c 、有源比例积分滤波器式中τ1=(R1+AR1+R2)C ；τ2=R2C ；A 是运算放大器无反馈时的电压增益。
若A 很大则有不考虑负号的影响，因为负号表示，鉴相器工作在鉴相器特性曲线斜率为负的那一段。
基于Matlab的锁相环设计摘要随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。
锁相环电路是一种输出信号在频率和相位上能够与输入参考信号同步的电路，锁相环由于其具有一系列独特的优良性能，它已经成为通信、雷达、导航、电子仪器仪表等设备中不可缺少的一部分。
所以这些年来锁相环的设计与研究工作也越来越受到人们的重视，人们开始利用人工计算或计算机软件来分析锁相环的性能。
在研究大量资料的基础之上，先对锁相系统的基本工作原理进行了分析，以传统模拟锁相环的结构为基础，分析了锁相环的数学模型，详细描述了锁相环的整体电路以及鉴相器、环路滤波器、压控振荡器等电路模块。
并以此为出发点对锁相环的锁定性能、及稳定性能、等各种性能进行了分析。
在分析和设计的同时，也采用Matlab软件对锁相环电路进行了仿真。
首先分析了一阶锁相环和二阶锁相环的锁定性能，并进行了比较。
其次分析了阻尼系数 对环路稳定性能的影响。
最后介绍了锁相环的调制作用。
从锁相环的仿真结果可知，我们的理论研究结果和实验结果相符，锁相环电路达到了设计指标要求。
关键词锁相环；Matlab；仿真Phase-Locked Loop Design Based on MatlabAbstractWith the development of modern integrated circuit technology, phase locked loop has become a significant component of integrated circuit, which makes the research of phase-locked loop valuable. Phase-locked loop is a kind of circuit that an output signal in the frequency and phase reference signal can be synchronized with the input. Because of a series of uniquely excellent performances, it is becoming an indispensable part of the equipments such as communication, radar, airmanship, electronic instrument etc. People realize the importance of the design and study of PLL , they come to use artificially calculation or software to analyze the property of PLL.After a deep study of the materials about PLL, this thesis starts with the analysis of the fundamental principles of a phase-locked system , then we build the mathematical model based on the traditional of the PLL, describes the overall PLL circuit and phase detector, loop filter, VCO circuit module, etc, and afterwards investigate some of its characters such as locking performance and stability.In the analysis and design, but also we conducted a phase locked loop circuit simulation by Matlab software. First of all, we analyzed the first-order phase lock loop and a second order phase-locked loop lock performance, and on the basis of the comparison. Secondly we analyzed the damping how to stability of the loop. Finally we introduced the modulation of the phase locked loop. From the simulation results, we know that the theory conclusions and the simulation results fit well phase-locked loop circuit to the design requirements.Keywords PLL, simulation, Matlab目录摘要 (I)Abstract (II)第1章绪论 (1)1.1 课题背景及研究意义 (1)1.2 发展历程 (2)1.3 国内外发展现状 (3)1.4 锁相环的应用 (4)1.4.1 频率合成 (5)1.4.2 时钟产生器 (5)1.4.3 时钟恢复电路 (5)1.4.4 偏移减小 (6)1.5 本文的章节安排及主要内容 (6)第2章锁相环理论 (7)2.1 基本理论 (7)2.2 基本模块 (8)2.2.1 鉴相器 (8)2.2.2 环路滤波器 (10)2.2.3 压控振荡器 (11)2.3 环路的相位模型及基本方程 (12)2.4 环路性能 (12)2.4.1 线性化相位模型和传递函数 (13)2.4.2 锁定状态下锁相环的动态特性 (14)2.5 本章小结 (16)第3章锁相环仿真 (17)3.1 Matlab软件介绍 (17)3.2 锁定性能 (18)3.2.1 一阶锁相环 (18)3.2.2 二阶锁相环 (19)3.2.3 一阶锁相环与二阶锁相环比较 (21)3.3 环路性能 (21)3.3.1 鉴相器的输出 (22)3.3.2 低通滤波器的输出 (23)3.3.3 压控振荡器的输出 (24)3.4 稳定性能 (25)3.5 调制作用 (27)3.6 本章小结 (28)结论 (29)致谢 (30)参考文献 (31)附录A (33)附录B (36)第1章绪论1.1课题背景及研究意义在现代集成电路中，锁相环（Phase Locked Loop）是一种广泛应用于模拟、数字及数模混合电路系统中的非常重要的电路模块。
第一章一.锁相环组成PLL 两种工作状态：捕获状态和锁定（或称同步）状态 锁定后频差0=∙e θ，相差为常数=e θ基本锁相环的组成：⑴ 鉴相器（Phase Detector ）---PD ⑵ 环路滤波器（Loop Filter ）---LF⑶ 压控振荡器（Voltage Controlled Oscillator ）---VCO()t 1θ为输入量()t u i 的瞬时相位。
()t 2θ为输入量()t u o 的瞬时相位。
各部分分析：1．鉴相器 是一个相位比较器，用于比较()t 1θ与()t 2θ之间的相位差错误！未找到引用源。
)]()(sin[21)]()(2sin[21)](cos[)](sin[)()(212121t t U U K t t t U U K t t U t t U K t u t u K o i m o o i m o o o i m o i m θθθθωθωθω-+++=++= 再经过低通滤波器（LPF ）滤除o ω2成分之后，得到误差电压)]()(sin[21)(21t t U U K t u o i m d θθ-=令 o i m d U U K U 21=为鉴相器的最大输出电压，得到)](sin[)(t U t u e d d θ= 2.环路滤波器及其传输函数环路滤波器是一个线性电路，在时域分析中可用一个传输算子)(p F 来表示，其中)(dt d p ≡是微分算子；在频域分析中可用传递函数)(s F 表示，其中)(Ω+=j s α是复频率；若用Ω=j s 代入就得到它的频率响应)(Ωj F ，故环路滤波器模型可表示为图定义控制电压 ()()()p F t u t u d c =（1）RC 积分滤波器这是结构最简单的低通滤波器, 传输算子：111)(τp p F +=，RC =1τ是时间常数，这是这种滤波器唯一可调的参数。
令p=j Ω,并代入(1-18)式,即可得滤波器的频率特性：111)(τΩ+=Ωj j F低通特性，相位滞后。
第一章 绪论1.1 锁相环路锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电 技术的各个领域得到了很广泛的应用。
锁相环路有其独特的优良性能，它具有载波跟踪特 性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁 定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。
它具有 调制跟踪特性，可制成高性能的调制器和解调器。
它具有低门限特性，可大大改善模拟信 号和数字信号的解调质量。
70 年代以来，随着集成电路技术的发展，逐渐出现了集成的 环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个 成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。
锁相环是一个相位误差控制系统。
它比较输入信号和振荡器输出信号之间的相位差， 从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。
所谓全数字锁 相环路(DPLL)就是环路部件全部数字化， 采用数字鉴相器 （DPD）、 数字环路滤波器(DLF)、 数控振荡器(DCO)构成的锁相环路。
本文采用锁相式频率合成的实现方法， 实现中必须解决的关键技术问题是减小相位噪 声，以满足用户提出的较为苛刻的相位噪声指标。
本课题是设计一个由单片机、 定时计数器及单片机集成锁相环路组成的可程控频率合 成器，所以设计过程会涉及到锁相环路、频率合成器和单片机方面的知识。
1.2 锁相技术发展锁相原理在数学理论方面，早在 30 年代无线电技术发展的初期就己出现。
1930 年 己建立了同步控制理论的基础。
1932 年贝尔赛什(Bellescize)第一次公开发表了锁相环路的 数学描述，用锁相环路提取相干载波来完成同步检波。
到了 40 年代，电视接收机的同步 扫描电路中开始广泛地应用锁相技术，使电视图像的同步性能得到很大改善。
进入 50 年 代，随着空间技术的发展，由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的 跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时 解决了锁相环路最佳化设计问题。
