DDR3内存的PCB仿真与设计

信号发生器的设计仿真与PCB设计制作

班级 姓名 学号

(一）信号发生器由以下几部分组成：

1、 ±12v稳压电源电路

2、方波产生电路

3、三角波产生电路

4、正弦波产生电路

5、总的信号输出电路

（二）设计任务和要求设计任务

1、用1N4007、LM7812、LM7912设计出±12v稳压电源电路

2、用集成运算放大器设计出能产生方波、三角波、正弦波且频率和幅度可调的信号发生器。

3、设计电路原理图、电路印刷版图。

（三）要求

1、在给定的±12V直流电源电压条件下，使用运算放大器设计并制作一个函数信号发生器。

2、信号频率：1kHz～10kHz

3、输出电压：方波：Vp-p≤24V

三角波：Vp-p≤6V

正弦波： Vp-p>1V

4、方波：上升和下降时间：≤10ms

5、三角波失真度：≤2%

6、正弦波失真度：≤5%

（四）可选用器材

1、 1N4007、LM7812、LM7912

2、OP07、uM741、LM324、 LM358

3、电阻、电位器、电容等元器件若干。

4、开关、接插件、接线端子。

（五）函数发生器电路组成及工作原理

函数信号发生器由波形产生电路、电源电路组成，如图1和图2所示。波形产生电路可产生正弦波，方波和三角波，正弦波是由RC文氏电桥振荡器产生，振荡频率由双刀五位波段开关S1、S2（只用两位）接入不同倍频的电容进行粗调，频率细调用同轴双联电位器W1、W2调节。D1、D2组成温服电路，W3可进行振荡幅度的调节和失真调整。为保证能够起振，且减小波形失真，应使R4的阻值略大于R3的阻值的2倍。方波使由正弦波经过零比较器产生。方波的频率与正弦波相同，由公式f=1/2∏（W1+R1）C1决定，通过计算可知这个电路产生信号频率范围是150hz-50khz。信号频率还可进行扩展，但随频率升高，正弦波幅度有所下降，方波发生失真。三角波是有通用的方波-三角波电路产生，并未采用将方波通过积分的方法产生，因为产生的三角波失真较大。三角波的频率由公式f=(R8+W5)/4R7（W6+R6）C5,信号的频率范围是280HZ-46KHZ.三种波形通过s3切换，由W4进行幅度调节，通过LM358组成的电压跟随器输出。电源电路用于给运放供电，出于成本的考虑，其中的LM7805是为另一件产品数字频率计使用。

. . . . .

. . . . 本文主要使用时域分析工具对DDR3设计进行量化分析，介绍了影响信号完整性的主要因素对DDR3进行时序分析，通过分析结果进行改进及优化设计。

1 概述

当今计算机系统DDR3存储器技术已得到广泛应用，数据传输率一再被提升，现已高达1866Mbps。在这种高速总线条件下，要保证数据传输质量的可靠性和满足并行总线的时序要求，对设计实现提出了极大的挑战。

本文主要使用了Cadence公司的时域分析工具对DDR3设计进行量化分析，介绍了影响信号完整性的主要因素对DDR3进行时序分析，通过分析结果进行改进及优化设计，提升信号质量使其可靠性和安全性大大提高。

2 DDR3介绍

DDR3存与DDR2存相似包含控制器和存储器2个部分，都采用源同步时序，即选通信号(时钟)不是独立的时钟源发送，而是由驱动芯片发送。它比DR2有更高的数据传输率，最高可达1866Mbps；DDR3还采用8位预取技术，明显提高了存储带宽；其工作电压为1.5V，保证相同频率下功耗更低。

DDR3接口设计实现比较困难，它采取了特有的Fly-by拓扑结构，用“Write

leveling”技术来控制器件部偏移时序等有效措施。虽然在保证设计实现和信号的完整性起到一定作用，但要实现高频率高带宽的存储系统还不全面，需要进行仿真分析才能保证设计实现和信号质量的完整性。

3 仿真分析

对DDR3进行仿真分析是以结合项目进行具体说明：选用PowerPC 64位双核CPU模块，该模块采用Micron公司的MT41J256M16HA—125IT为存储器。Freescale公司P5020为处理器进行分析，模块配置存总线数据传输率为1333MT/s，仿真频率为666MHz。

重庆邮电大学本科毕业设计论文

1 【摘要】

随着微电子技术和计算机技术的不断发展，信号完整性分析的应用已经成为解决高速系统设计的唯一有效途径。借助功能强大的Cadence公司SpecctraQuest仿真软件，利用IBIS模型，对高速信号线进行布局布线前信号完整性仿真分析是一种简单可行行的分析方法，可以发现信号完整性问题，根据仿真结果在信号完整性相关问题上做出优化的设计，从而缩短设计周期。

本文概要地介绍了信号完整性(SI)的相关问题，基于信号完整性分析的PCB设计方法，传输线基本理论，详尽的阐述了影响信号完整性的两大重要因素—反射和串扰的相关理论并提出了减小反射和串扰得有效办法。讨论了基于SpecctraQucst的仿真模型的建立并对仿真结果进行了分析。研究结果表明在高速电路设计中采用基于信号完整性的仿真设计是可行的, 也是必要的。

【关键字】

高速PCB、信号完整性、传输线、反射、串扰、仿真

重庆邮电大学本科毕业设计论文

2 Abstract

With the development of micro-electronics technology and computer technology，application of signal integrity analysis is the only way to solve high-speed system

design. By dint of SpecctraQuest which is a powerful simulation software, it’s a

simple and doable analytical method to make use of IBIS model to analyze signal

integrity on high-speed signal lines before component placement and routing. This

High-Speed PCB Design

Considerations

February 2004

Technical Note TN1033

1

tn1033_03© 2004 Lattice Semiconductor Corp. All Lattice trademarks, registered trademarks, patents, and disclaimers are as listed at /legal. All otherbrand or product names are trademarks or registered trademarks of their respective holders. The specifications and information herein are subject to change withoutnotice.IntroductionThe backplane is the physical interconnection where typically all electrical modules of a system converge. Complexsystems rely on the wires, traces, and connectors of the backplane to handle large amounts of data at high speeds.The communications between the various backplane modules depends on the inherent electrical characteristicssuch as impedance, capacitance, and inductance derived from connectors, trace lengths, vias, and termination, toname a few. An extremely important factor for a distributed-load, high performance backplane is a basic under-standing of the design practices used to ensure good signal integrity. This technical note examines some basic differences in interconnection topologies. It describes the various issuesthat should be considered while designing a backplane and focuses on the critical aspects of point-to-point trans-mission lines that are run through a backplane. These aspects include PCB line structure, vias, device packagingand backplane connectors. A PCB design checklist is provided to aid the designer. Some frequency specific dis-cussion and guidelines are given. This document also discusses Lattice Semiconductor's FPSC product line andit's high-speed backplane interfaces. These provide serial streams up to 3.7 Gbps through CML differential buffers.Backplane Topology and OverviewThree different system interconnection topologies are normally used in backplanes today. These are multi-point,multi-drop and point-to-point. Traditionally systems have used multi-point/ multi-drop connection topologies, whichprovided efficient interconnection and communication between multiple devices, with a single net (node), as shownin Figure 1.Figure 1. Multi-Point Backplane Illustration