TTL集成门电路-完整版

OC 门实现线与逻辑
常用TTL集成门
（7）三态输出门（TSL 门） 三态门（简称 TSL 门）的输出除有高、低电平外，还有一种高阻状态，不工作时
实现门电路与传输线的断开。 当控制端EN有效时，门电路正常工作；当控制端EN无效时，三态门输出端断开，
处于高阻状态。
TTL集成门电路参数
（1）输出高电平UOH。 （2）输出低电平UOL。 （3）阈值电压（门槛电压）UTH。 （4）扇出系数NO。 （5）平均传输延迟 （6）输出低电平时电源电流和输出高电平时电源电流
电子技术与应用
集成TTL门电路
TTL集成门电路
TTL集成门电路，即晶体管-晶体管逻辑电路，集 成电路内部各级均由双极型晶体管构成，它的特 点是速度快，抗静电能力强，集成度低，功耗大， 广泛应用于中、小规模集成电路。
TTL 集成门电路系列介绍
国产 TTL 集成门电路按功耗和速度可分为七大系列。
子系列 TTL HTTL LTTL STTL
（3）TTL 非门
常用 TTL 集成门
常用 TTL 集成门
（4）TTL 或非门
（5）TTL 异或门
光敏性 热敏性
常用 TTL 集成门
（6）TTL OC 与非门 OC 门即集电极开路门，由于这种门电路的输出级内部晶体管集电极是开路的，
因此称为集电极开路门电路。
常用TTL集成门
OC 门的主要用途有：实现“线与”；驱动显示；电平转换。
电子技术与应用
集成TTL门电路
谢谢观看
主讲教师：刘晓燕
名称 标准 TTL 高速 TTL 低功耗 TTL 超高速肖特基 TTL
国标型号
CT54/74
10
tpd
CT54H/74H

②输入端全部为高电平时的工作情况：
3.6V 0.3V
R1
T1 23.K1ΩV
R2 750Ω
T3
+UCC R5 5V
100Ω 显然T1处于倒 置工作状态，
3.6V A 3.6V B
1.4V T2
3.6V C (Ui)
深度饱和
由“地”经T2、 T5管的
发
R3 300Ω
T4
此时集电结做 为发射结使用。
R4
A
&
F
B
A&
B
F1
C&
D
F2
＋UC “线与” 逻辑功能
RC
F 可实现
“与或非” 逻辑运算
F F1 • F2 AB • CD AB CD
上述分析可知，OC门具有“线与”功能，并且在线 与的过程中实现了输出对输入的与或非逻辑运算。OC 门还可用于数字系统接口部分的电平转换。
＋12V
RC
T4
F
(U0)
T5
输出级
TTL与非门内部电路组成结构图
R1 3KΩ
R2 750Ω
+UCC R5 5V 100Ω
T1
A B C (Ui)
输入级由多发射极晶体管T1和电 阻R1组成。所谓多发射极晶体管， 可看作由多个晶体管的集电极和基
T3
T2
T4
F
(U0)
R3 300Ω
R4
T5
3KΩ
极分别并接在一起，而发射极作为逻辑门的输入端。多个发射极
A B
一个普通与非门，输出由输入 端A、B决定。
三态门控制端EN=0(有效态) EN
T R2 D1

第 2章
逻辑门电路
第13讲 TTL集成逻辑门电路
1
第 2章
逻辑门电路
2.2
TTL集成逻辑门电路
在双极型集成逻辑门电路中应用最广泛的是TTL电路，
因为它的输入端和输出端都是三极管的结构，所以称做三极 管-三极管逻辑电路(TransistorTransistor Logic)，简称为 TTL电路。
2
28
第 2章
逻辑门电路
2.2.4
TTL三态输出门
OC门虽然可以实现“线与”，但由于外界负载电阻R的 选择不能取得太小，故限制了工作速度，“三态”门可以改 进这点。所谓“三态”，即输出不仅有“0”、“1”两态，还 有第三态，即高阻态。TTL三态输出门是在普通的门电路上
附加控制电路而构成的，图2.22所示给出了三态输出门的电
杂的N型区，从而形成两个互相独立的发射极，它相当于发 射极独立而基极和集电极分别并联在一起的三极管，等效电
路如图2.10所示。
3
第 2章
逻辑门电路
图2.9 CT74系列TTL与非门及逻辑符号
4
第 2章
逻辑门电路
图2.10 V1的等效电路
5
第 2章
逻辑门电路
6
第 2章
逻辑门电路
2. 工作原理
设UCC=5 V，UIH=3.4 V，UIL=0.2 V，并设开启电压Uth＝ 0.7 V。当A、B两端中有低电平输入时，V1的发射结导通， 其基极电位被钳位在0.9 V左右，这一电压分给V1的集电结、 V2及V4的发射结，故三个PN结不具备导通条件，V2、V4截
51
第 2章
逻辑门电路
52
UOL=UCES=0.3 V
8
第 2章

1. A、B只要有一个为 1 iB1 、 只要有一个为 R4 2. 整理结果：0 A、B 均为 、 1V R2.1V R2 1 整理结果： 5V 3.6V T3 A uA uAuB uB3.6 V V 0.3 V = = = = 0.3 T1 uA = A.3 V , uBY 3.6 V D 0 B = DY 1 T2 iB1= 0i.6B10, u 1 0.3 V 、 ′V 分别流入 uA 3 B = 0 T1、T′1 的发射极 0 ′ 1 R′1V ′1 i ′B1 T0.3V 4 3.6V T2 、 T4 饱和 0.3 V 1 0 0 0.3V B R3 T2 、 D 截止 1 ′ 0 1T3、 T′2均截止 T1′ D1′ T2′ 则 T4 截止 Y uO (A+ B)' Y = 0 = = 0.3V， 或非门 ， 1 输入级 中间级 输出级 T3 、 D 导通 A ≥1 uO ≈ (5 − 0.7 − 0.7)Y V 其它逻辑门原理相似。 其它逻辑门原理相似。 1 B 3.6 V =
UILmax = 0.8 V
四、传输延迟时间
uI
Uim 0 50%Uim t
tPHL — 输出电压由高到低 时的传输延迟时间。 时的传输延迟时间。 tPLH — 输出电压由低到高 uO 时的传输延迟时间。 时的传输延迟时间。
Uom tpd — 平均传输延迟时间 0 tPHL tPLH
50%Uom t
(2) 输入高电平 IH和输入低电平UIL 输入高电平U 和输入低电平 UIH————对应于逻辑 的输入电压，典型值是 对应于逻辑1的输入电压 对应于逻辑 的输入电压，典型值是3.6V。 。 开门电平” 最小值为 “开门电平” UIL————对应于逻辑 的输入电压，典型值是 对应于逻辑0的输入电压 对应于逻辑 的输入电压，典型值是0.3V。 。 关门电平” 最大值为 “关门电平” (3) 开门电平 ON和关门电平 OFF 开门电平U 和关门电平U UON————保证非门处于开门状态 （ 输出低电平 ） 时 ， 保证非门处于开门状态（ 保证非门处于开门状态 输出低电平） 允许输入的高电平的最小值，典型值是2V。 允许输入的高电平的最小值，典型值是 。 UOFF————保证非门处于关门状态（输出高电平）时， 保证非门处于关门状态（ 保证非门处于关门状态 输出高电平） 允许输入的低电平的最大值典型值是0.8V。 允许输入的低电平的最大值典型值是 。