Xilinx可扩展处理平台：ZYNQ嵌入式处理器与FPGA集成的独特创举

zynq ethtool 交叉编译1. 引言1.1 介绍交叉编译是一种在一种平台上生成针对另一种平台运行的程序的过程。

在嵌入式开发中，通常需要将程序从开发主机编译到目标设备上运行，由于设备和主机的体系结构不同，因此需要进行交叉编译。

本文将介绍在zynq平台上使用ethtool工具进行交叉编译的过程。

Zynq平台是一种基于Xilinx的SoC（片上系统）平台，它集成了ARM 处理器和可编程逻辑。

Ethtool是一个用于配置和诊断以太网适配器的工具，我们将使用它来测试zynq平台上的网络连接。

本文将会详细介绍交叉编译的概念，然后对zynq平台进行简要的介绍，接着介绍ethtool工具的基本用法。

然后我们将详细讨论在zynq平台上如何进行ethtool的交叉编译，包括必要的步骤和注意事项。

我们将展示如何通过测试和验证来确认交叉编译的程序在zynq平台上能够正常工作。

通过本文的介绍，读者将了解到交叉编译的基本原理，掌握在zynq平台上使用ethtool工具的方法。

希望本文能够帮助读者更好地理解和应用交叉编译技术，提高嵌入式开发的效率和准确性。

1.2 研究背景随着科技的不断发展，嵌入式系统在各个领域都扮演着非常重要的角色，其中基于FPGA和ARM处理器的嵌入式系统变得越来越流行。

Xilinx的Zynq平台是一种集成了FPGA和ARM处理器的嵌入式系统，具有高性能和灵活性，被广泛应用于各种领域。

在嵌入式系统开发过程中，调试和性能优化是非常重要的环节。

ethtool是一个用来配置和显示以太网接口参数的工具，它可以帮助开发人员诊断网络接口的问题、调整网络参数以及监控网络性能。

由于Zynq平台的特殊性，直接在其上运行ethtool并不总是最方便的选择。

在这样的背景下，进行zynq ethtool交叉编译变得非常必要。

通过交叉编译，可以将ethtool工具编译成适用于Zynq平台的可执行文件，从而方便我们在该平台上使用ethtool进行网络分析和调试工作。

Xilinx联盟计划合作伙伴的最新技术重点介绍了赛灵思联盟合作伙伴生态系统的最新技术更新赛灵思联盟计划是指与赛灵思合作推动全可编程技术发展的认证公司组成的全球性生态系统。

赛灵思创建了这个生态系统，旨在利用开放平台和标准以满足客户需求并致力于帮助它取得长期成功。

包括IP提供商、EDA厂商、嵌入式软件提供商、系统集成商和硬件供应商等在内的赛灵思联盟成员助力提升您的设计生产力，同时最大限度地降低风险。

下面为您分享一些精彩案例。

面向ZYNQ ULTRASCALE+ MPSOC的基于LINUX的多核框架鉴于即将推出的赛灵思Zynq? UltraScale+ ? MPSoC 具备更高的容量、性能和复杂度，因此应用开发人员需要采用新的改进的软件开发范式来有效管理并充分发挥该器件提供的异构处理能力。

Mentor Graphics 的Mentor 嵌入式多核框架作为一种支持基础结构可以管理计算资源的生命周期以及异构多处理环境中的处理器间通信。

Mentor 产品组合的初始集成展示了在管理生命周期和通信的四核ARM?Cortex ? -A53 上运行的SMP Linux。

Nucleus RTOS 运行于采用Mentor 嵌入式多核框架的ARM Cortex-R5 内核上。

Mentor 的Sourcery Codebench 工具可提供一种用来设计非对称多处理(AMP) 系统的集成开发环境。

开发人员在对异构内核上的异构软件环境进行调试和特性描述时需要面对特有的挑战。

Mentor 的嵌入式开发工具为用户避免了这些复杂问题，并使用户深入了解系统运行时间。

这些工具包括如下：用于在AMP 系统中进行资源分区的工具（今年晚些时候供货）用于构建和封装远程固件/ 应用程序的工具用于调试AMP 系统中出现的每个软件环境的IDE能对每个OS/ 应用环境进行特性描述并以统一的时间基准来分析数据的工具如需了解更多信息，敬请访问网址 .MATHWORKS扩大对 ZYNQ-7000全可编程SOC的支持赛灵思联盟计划成员MathWorks在2 0 1 4 b 版本中扩大了对赛灵思Zynq-7000 全可编程SoC 的支持。

风河为赛灵思Zync-7000可扩展处理平台提供软件支持佚名
【期刊名称】《电信技术》
【年(卷),期】2012(000)004
【摘要】近日，全球嵌入式及移动应用软件厂商风河，将针对赛灵思的Zynq-7000可扩扩展式处理平台提供VxWorks操作系统平台以及Workbench支持。

赛灵思Zynq-7000可扩展式处理平台内建以ARMCortex-A9处理器为基础的系统单芯片，除了兼具高性能与低功耗优势外，也同步结合FPGA （FieIdProgrammableGateArray，现场可编程逻辑闸阵列）所带来的弹性和可扩充性。

【总页数】1页(P67-67)
【正文语种】中文
【中图分类】TP312JA
【相关文献】
1.赛灵思推出可扩展处理平台Zynq-7000系列 [J], 胥京宇
2.风河为赛灵思Zynq-7000可扩展处理平台提供软件支持 [J],
3.风河为赛灵思Zynq-7000可扩展处理平台提供软件支持 [J], 无
4.嵌入式风河为赛灵思Zynq-7000可扩展处理平台提供软件支持 [J],
5.风河为赛灵思提供软件支持 [J],
因版权原因，仅展示原文概要，查看原文内容请购买。

文档版本控制目录文档版本控制 (2)(一)简介 (4)(二)ZYNQ芯片 (5)(三)DDR3 DRAM (7)(四)QSPI Flash (11)(五)eMMC Flash (12)(六)时钟配置 (14)(七)USB转串口 (15)(八)LED灯 (16)(九)复位按键 (18)(十)JTAG接口 (18)(十一)拨码开关配置 (19)(十二)电源 (20)(十三)结构图 (21)(十四)连接器管脚定义 (22)(一) 简介AC7021B(核心板型号，下同)核心板，ZYNQ 芯片是基于XILINX 公司的ZYNQ7000系列的XC7Z020-2CLG484I 。

ZYNQ 芯片的PS 系统集成了两个ARM Cortex™-A9处理器，AMBA®互连，内部存储器，外部存储器接口和外设。

ZYNQ 芯片的FPGA 内部含有丰富的可编程逻辑单元，DSP 和内部RAM 。

这款核心板使用了2片SK Hynix 公司的H5TQ4G63AFR-PBI 这款DDR3芯片，每片DDR 的容量为4Gbit ；2片DDR 芯片组合成32bit 的数据总线宽度，ZYNQ 和DDR3之间的读写数据时钟频率高达533Mhz ；这样的配置，可以满足系统的高带宽的数据处理的需求。

为了和底板连接，这款核心板的4个板对板连接器扩展出了PS 端的USB 接口，千兆以太网接口，SD 卡接口及其它剩余的MIO 口。

以及PL 端的BANK13, BANK33, BAN34和BANK35的几乎所有IO 口（198个），其中BANK33和BANK34的IO 的电平可以通过更换核心板上的LDO 芯片来修改，满足用户不用电平接口的要求。

对于需要大量IO 的用户，此核心板将是不错的选择。

而且IO连接部分，ZYNQ 芯片到接口之间走线做了等长和差分处理，并且核心板尺寸仅为60*60（mm ），对于二次开发来说，非常适合。

AC7021B 核心板正面图AC7021B 核心板背面图(二) ZYNQ 芯片开发板使用的是Xilinx 公司的Zynq7000系列的芯片，型号为XC7Z020-2CLG484I 。

Zynq UltraScale+开发平台AXU4EVB-P开发板AXU4EVB-P 用户手册2/59芯驿电子科技（上海）有限公司文档版本控制文档版本修改内容记录REV1.0创建文档REV1.1修正核心板J29管脚定义错误AXU4EVB-P用户手册目录文档版本控制 (2)一、开发板简介 (6)二、ACU4EV核心板 (9)(一)简介 (9)(二)ZYNQ芯片 (10)(三)DDR4DRAM (11)(四)QSPI Flash (17)(五)eMMC Flash (18)(六)时钟配置 (20)(七)LED灯 (22)(八)电源 (22)(九)结构图 (24)(十)连接器管脚定义 (24)三、扩展板 (33)(一)简介 (33)(二)M.2接口 (34)(三)DP显示接口 (35)(四)USB3.0接口 (36)(五)千兆以太网接口 (37)(六)USB Uart接口 (39)(七)SD卡槽 (40)(八)HDMI输出接口 (41)(九)HDMI输入接口 (42)(十)光纤接口 (44)(十一)PCIe插槽 (45)(十二)CAN通信接口 (46)(十三)485通信接口 (47)(十四)MIPI接口 (48)(十五)FMC连接器 (49)3/59AXU4EVB-P 用户手册4/59芯驿电子科技（上海）有限公司(十六)JTAG 调试口 (52)(十七)RTC 实时时钟 (53)(十八)EEPROM 和温度传感器 (54)(十九)LED 灯 (54)(二十)按键 (55)(二十一)拨码开关配置 (56)(二十二)电源 (57)(二十三)风扇 (57)(二十四)结构尺寸图 (58)AXU4EVB-P 用户手册5/59芯驿电子科技（上海）有限公司基于XILINX Zynq UltraScale+MPSoCs 开发平台的开发板（型号：AXU4EVB-P）2019款正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户手册。

FPGA与ASIC：多维度全方位分析对比1. FPGAFPGA 是在 PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

它是当今数字系统设计的主要硬件平台，主要特点是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可反复擦写。

在修改和升级时，不需要额外改变 PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短系统设计的周期，提高实现的灵活性并降低成本。

FPGA 的特点：加电时，FPGA 芯片将 EPROM 中的数据读入片内编程 RAM 中，配置完成后，FPGA 进入工作状态。

掉电后，FPGA 恢复成白片，内部逻辑关系消失，因此，FPGA 能够反复使用。

理论上，FPGA 允许无限次的编程。

FPGA 的编程无须专用的 FPGA 编程器，只需用通用的 EPROM、PROM 编程器即可。

FPGA内部有丰富的触发器和 I／O 引脚，能够快速成品，不需要用户介入芯片的布局布线和工艺问题，而且可以随时改变逻辑功能，使用灵活。

2. ASICASIC 是应特定用户要求和特定电子系统的需要而设计、制造的集成电路。

用一句话总结就是市场上买不到的芯片。

苹果的 A 系列处理器就是典型的 ASIC。

ASIC 是定制的，具体分为全定制和半定制。

ASIC 的特点：面向特定用户的需求，量身定制，执行速度较快。

ASIC 在批量生产时与通用集成电路相比具有体积小、功耗低、可靠性高、性能高、保密性强、成本低等优点。

ASIC 需要较长的开发周期，风险较大，一旦有问题，就会导致成片全部作废，所以小公司已经玩不起了。

近年来人工智能受到的关注越来越多，许多公司正在积极开发能实现移动端人工智能的硬件，尤其是能够结合未来的物联网应用。

移动端人工智能的实现方法有两大流派：FPGA 流派和 ASIC流派。

Xilinx FPGA的嵌入式系统开发过程由创新网小编于星期四, 01/10/2013 - 11:03 发表随着FPGA 技术的迅速发展，可编程片上系统(SOPC)作为一种特殊的嵌入式微处理器系统，融合了SoC和FPGA 各自的优点，并具备软硬件在系统可编程、可裁减、可扩充、可升级的功能，已逐渐成为一个新兴的技术方向。

SOPC的核心是在FPGA上实现的嵌入式微处理器核，目前主要有Xilinx公司集成的32位软核MicroBlaze[1] ，32位PowerPC系列处理器硬核PowerPC405、PowerPC440，ARM公司的CortexA9，以及Altera公司的Nios系列微处理器软核等。

本文主要介绍Xilinx公司的MicroBlaze 软核结构，对其体系结构、设计流程和相关开发工具一一进行介绍，并在实际的无线电监测系统[2]中采用此方案，构建了一个小型化、智能化、网络化的软件无线电处理平台。

1 MicroBlaze处理器结构MicroBlaze软核处理器是可配置的精简指令集（RISC）32位CPU，该RISC核针对Xilinx公司的FPGA芯片进行了优化。

设计人员可以根据设计定制处理器的可选配置，根据版本的不同，配置不同的选项。

该软核处理器具有以下几个方面的特征：◆32个32位通用寄存器；◆32位3个操作数的指令字，指令字有2种寻址模式；◆分离的32位地址总线和数据总线；◆具有高速的指令和数据缓存，3级和5级流水线操作；◆灵活的总线结构，支持LMB、OPB、PLB、XCL、FSL片上总线接口等，新推出的系列还支持AXI总线接口；◆支持MMU存储管理、FPU浮点单元、高速缓存、异常处理和调试逻辑等可根据性能需求和逻辑区域成本任意裁减的高级特性。

MicroBlaze的这些特性极大地扩展了其应用范围，MicroBlaze处理器的内核仍在不断更新之中，目前使用的版本MicroBlaze v7.1，其内部架构如图１所示。

Zynq UltraScale+开发平台AXU4EV-E开发板2 / 51芯驿电子科技（上海）有限公司文档版本控制目录文档版本控制 (2)一、开发板简介 (6)二、ACU4EV核心板 (9)(一)简介 (9)(二)ZYNQ芯片 (10)(三)DDR4 DRAM (11)(四)QSPI Flash (17)(五)eMMC Flash (18)(六)时钟配置 (20)(七)LED灯 (22)(八)电源 (22)(九)结构图 (24)(十)连接器管脚定义 (24)三、扩展板 (33)(一)简介 (33)(二)M.2接口 (34)(三)DP显示接口 (35)(四)USB3.0接口 (36)(五)千兆以太网接口 (37)(六)USB Uart接口 (39)(七)SD卡槽 (40)(八)40针扩展口 (41)(九)CAN通信接口 (42)(十)485通信接口 (43)(十一)MIPI接口 (44)(十二)JTAG调试口 (45)(十三)RTC实时时钟 (46)(十四)EEPROM和温度传感器 (46)(十五)LED灯 (47)3 / 514 / 51芯驿电子科技（上海）有限公司(十六) 按键 .............................................................................................................................. 48 (十七) 拨码开关配置 .............................................................................................................. 48 (十八) 电源 .............................................................................................................................. 49 (十九) 风扇 .............................................................................................................................. 50 (二十) 结构尺寸图 (51)5 / 51芯驿电子科技（上海）有限公司 基于XILINX Zynq UltraScale+ MPSoCs 开发平台的开发板（型号：AXU4EV-E ）2020款正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户手册。

XILINX_zynq_详解（1）Xinlix的FPGA确实做的是⼜⼤⼜强，接触FPGA有5、6年的时间，从没有详细的了解⼀下FPGA是什么？FPGA可以做什么？FPGA的溯源在哪⾥？FPGA的⼚商有哪些？FPGA的选型该怎么进⾏？FPGA在⼈⼯智能上会有什么发展前景？FPGA该如何学习？FPGA的着⼒点该在什么地⽅？ 接着新开园的新鲜劲，做⼀下总结，因为涉及内容较多，为了能浅显易懂的介绍好各个问题，有必要也必须拉出⼀条主线来。

稍微⾛个神，为什么写博客？很多⼈在写，我个⼈意见，写博客不是⽬的，⽬的是能够将知识系统的总结⼀下。

在⽹络上泛泛的看来的东西，太杂太不系统，如果不整理⼀下、消化⼀下，可能还是没有⼀点进步，所以要写出来，总结下来。

好，来拉⼀条主线？什么是FPGA【定义】→FPGA的⼚家有哪些【选型】→FPGA是什么、FPGA可以做什么【应⽤】—————————————我是分隔符———————————————————————————①什么是FPGA? FPGA-Field Programmable Gate Array，现场可编程门阵列，它是在其他可编程器件，如PAL\GAL\CPLD的基础上进⼀步发展的产物，也是为ASIC(专⽤集成电路)领域中的⼀种半定制电路⽽出现的，克服了原有可编程器件门电路书有限的缺点，FPGA⼀般来说⽐ASIC（专⽤集成电路）的速度要慢，实现同样的功能⽐ASIC电路⾯积要⼤。

但是他们也有很多的优点⽐如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。

⼚商也可能会提供便宜的但是编辑能⼒差的FPGA。

因为这些有⽐较差的可编辑能⼒，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到⼀个类似于ASIC的芯⽚上。

另外⼀种⽅法是⽤CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件)。

【摘⾃度娘】 看来很成功的产物，发展壮⼤的过程不可避免的会经历艰难困苦，FPGA也不例外，1985年的冬天，全球⾸款FPGA产品⽐我早2年出⽣了，起名：XC2064，诞⽣宣⾔：未来⼗年内每⼀个电⼦设备都将有⼀个可编程逻辑芯⽚！当时呱呱落地的它可能想不到，今天的它确实实现了这个理想。

zynq sleep的用法Zynq是一款由赛灵思公司（Xilinx）开发的可编程SoC（SystemonChip），集成了ARM CortexA9处理器和FPGA（现场可编程逻辑门阵列）的功能。

作为一种高性能、低功耗的片上系统解决方案，Zynq在嵌入式系统设计中具有广泛的应用。

其中之一是在系统中实现低功耗模式，以延长设备的电池寿命或降低功耗。

本文将重点介绍Zynq的睡眠模式（Sleep mode）的用法及其在低功耗设计中的应用。

第一部分：Zynq睡眠模式的概述1.1 什么是睡眠模式？在嵌入式系统设计中，睡眠模式是一种系统非活动期间的低功耗模式。

当系统处于睡眠模式时，其进程和外设都处于休眠状态，以降低功耗，并在有需要时通过一定的触发条件唤醒。

1.2 Zynq的睡眠模式Zynq提供了多种睡眠模式，可以根据具体应用场景选择合适的模式。

1.2.1 系统级睡眠（Systemlevel sleep）系统级睡眠模式是指将整个系统设置为低功耗模式，除了必需的电源（例如保持存储器中的状态）外，几乎所有外设和处理器都处于休眠状态。

在此模式下，系统的功耗最低。

该模式可以通过软件配置来实现。

1.2.2 处理器级睡眠（Processorlevel sleep）处理器级睡眠是指只将处理器部分设置为低功耗模式，而其他外设仍然保持活动状态。

在此模式下，处理器的功耗会降低，但外设可以继续工作，以保持系统的某些功能。

处理器级睡眠模式可以通过软件配置进行。

1.2.3 设备级睡眠（Devicelevel sleep）设备级睡眠是指将特定外设设置为低功耗模式，而其他外设和处理器继续保持活动状态。

这种模式可以实现对某些高功耗外设（如摄像头、传感器等）进行控制，以降低整个系统的功耗。

1.3 睡眠模式的使用考虑因素在选择使用睡眠模式之前，设计者需要考虑以下几点因素：1.3.1 系统响应时间睡眠模式下，系统需要重新启动或唤醒，这会导致一定的延迟。

Zynq UltraScale+开发平台AXU5EV-P开发板AXU5EVB-P 用户手册2/59芯驿电子科技（上海）有限公司文档版本控制文档版本修改内容记录REV1.0创建文档REV1.1修正核心板J29管脚定义错误AXU5EVB-P用户手册目录文档版本控制 (2)一、开发板简介 (6)二、ACU5EV核心板 (9)(一)简介 (9)(二)ZYNQ芯片 (10)(三)DDR4DRAM (11)(四)QSPI Flash (17)(五)eMMC Flash (18)(六)时钟配置 (20)(七)LED灯 (22)(八)电源 (22)(九)结构图 (24)(十)连接器管脚定义 (24)三、扩展板 (33)(一)简介 (33)(二)M.2接口 (34)(三)DP显示接口 (35)(四)USB3.0接口 (36)(五)千兆以太网接口 (37)(六)USB Uart接口 (39)(七)SD卡槽 (40)(八)HDMI输出接口 (41)(九)HDMI输入接口 (42)(十)光纤接口 (44)(十一)PCIe插槽 (45)(十二)CAN通信接口 (46)(十三)485通信接口 (47)(十四)MIPI接口 (48)(十五)FMC连接器 (49)3/59AXU5EVB-P 用户手册4/59芯驿电子科技（上海）有限公司(十六)JTAG 调试口 (52)(十七)RTC 实时时钟 (53)(十八)EEPROM 和温度传感器 (54)(十九)LED 灯 (54)(二十)按键 (55)(二十一)拨码开关配置 (56)(二十二)电源 (57)(二十三)风扇 (57)(二十四)结构尺寸图 (59)AXU5EVB-P 用户手册5/59芯驿电子科技（上海）有限公司基于XILINX Zynq UltraScale+MPSoCs 开发平台的开发板（型号：AXU5EV-P）2019款正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户手册。

402017年5月上 第9期 总第261期1 引言随着技术的发展,S O C 受到了更多人的关注和推行,Xili nx公司的Zynq作为该领域的领跑者,已被运用到许多场合。

Zynq-7000 系列基于 Xilinx 的可扩展处理平台结构,在单芯片内集成了具有丰富特点的双核 AR M C or -tex A9处理器系统(Processing System,PS)和 Xilinx可编程逻辑(Programmable Logic,PL)。

其中,Cortex A9 双核处理器是整个架构的核心,外部存储器接口、及丰富的外设资源都挂载在 A R M 上,P L 可看做完全可编程的外设。

本文基于以太网接口的大量使用,充分考虑到不同应用场景接口形态的差异,如光口以太网、电口以太网。

结合Zynq所具备的丰富设计资源,提出了基于Zynq-7000的多种以太网实现方案。

2 方案原理Zynq-7000内部有很多常见的I/O外设和存储器接口,是P S 的重要组成部分。

这些外设包括G P I O 、U S B 控制器、SPI控制器、UAR T控制器、千兆以太网控制器等。

这些外设除具备通用功能外,还针对Zynq-7000做了改动。

使其能很好的支持PS+PL 的架构,灵活使用PL 。

Zynq-7000中还提出了两个新概念,MIO(Multiuse I/O)和EMIO(Extendable Multiplexed I/O)。

MIO是PS的IO接口,共有54个引脚,这些引脚可用在G P I O 、U S B 、S P I 、Ethernet等功能上。

EMIO主要是将MIO上放不下,而又想使用的I O 接口连接到P L 上,再从P L 的引脚连接到芯片外。

常用的以太网接口通常是MA C +物理PH Y 的形式,外接R J 45插头,实现G E _T 模式的电口应用。

也有MAC+Serdes PHY的形式,外连光纤,实现GE_BX模式的光口应用。

全新学生嵌入式系统设计平台NI myRIO简介1. 概述NI myRIO是NI针对教学和学生创新应用而最新推出的嵌入式系统开发平台。

NI myRIO内嵌Xilinx Zynq芯片，使学生可以利用双核ARM Cortex-A9的实时性能以及Xilinx FPGA可定制化I/O，学习从简单嵌入式系统开发到具有一定复杂度的系统设计。

NI myRIO的便携性、快速开发体验以及丰富的配套资源和指导书，使学生在较短时间内就可以独立开发完成一个完整的嵌入式工程项目应用，特别适合用于控制、机器人、机电一体化、测控等领域的课程设计或学生创新项目。

由于NI myRIO是一款针对学生创新应用的平台，因此在产品开发之初即确定了以下重要特点：✓易于上手使用：引导性的安装和启动界面可使学生更快地熟悉操作。

✓编程开发简单：支持用LabVIEW或C/C++对ARM进行编程，LabVIEW中包含大量现成算法函数，同时针对NI myRIO上的各种I/O接口提供经过优化设计的现成驱动函数，方便快速调用，甚至比使用数据采集（DAQ）设备还要方便；如果学生需要对FPGA进行自定义编程，可采用LabVIEW图形化编程方式进行开发。

✓安全性：直流供电，根据学生用户特点增设特别保护电路。

✓便携性同时，NI myRIO是一款真正面向实际应用的学生嵌入式开发平台。

NI myRIO采用NI工业级标准可重配置I/O (RIO) 技术，与NI其他工业级的嵌入式监测与控制开发平台（如NI CompactRIO及NI Single-Board RIO）具有相似的系统结构和开发体验，学生通过NI myRIO获得相应的经验后可将其用于其他更加复杂的工业嵌入式应用开发或相关科研项目。

2. 型号与规格NI myRIO分为NI myRIO-1900与NI myRIO-1950两种型号，两种型号的主要区别是NI myRIO-1900带有外壳，同时多一组I/O接口，并支持Wifi连接。

一种Zynq7000内部通信的程序构架发布时间：2021-04-22T12:31:00.760Z 来源：《科学与技术》2021年3期作者：王晓迪余佩屈鹏珍[导读] Zynq7000系列基于Xilinx全可编程的可扩展处理平台结构是一种SoC芯片王晓迪余佩屈鹏珍（陕西长岭电子科技有限责任公司产品开发部，宝鸡，721006）摘要：Zynq7000系列基于Xilinx全可编程的可扩展处理平台结构是一种SoC芯片，集成了Cortex-A9双核ARM和FPGA。

本文讲述了如何利用xilinx公司Zynq7000系列芯片的AXI_APB_Bridge、AXI_BRAM_Controller和AXI_GPIO这三种IP核实现芯片内部ARM与FPGA之间的通信。

关键词：Zynq7000 IP核内部通信1 引言Zynq7000系列基于Xilinx全可编程的可扩展处理平台结构，该结构在单芯片内集成了基于ARM公司双核ARM Cortex-A9多核处理器的处理系统（PS）,以及基于Xilinx可编程逻辑资源的可编程逻辑系统（PL）。

同时，该结构基于最新的高性能低功耗的28nm、高k金属栅极工艺，能够保证该器件在高性能运行的同时，具有比同类Cortex-A9双核处理器更低的功耗。

Zynq7000系列内部的多核处理器的处理系统与可编程逻辑系统通信（PS-PL）接口主要有AXI_GP、AXI_HP和AXI_ACP接口，这些接口时序复杂，不利于实际应用，因此，xilinx公司还提供了自定义ip的方法来满足用户的个性需求，同时提供了典型的接口ip供用户使用。

利用自定义ip的方法实现PS-PL通信接口是使用xilinx提供的ip封装工具，将用户代码封装成为标准AXI总线形式模块，将模块以图形化的方式加入顶层文件中并进行AXI总线的自动连接，这种方式的优点在于操作较为简单，缺点在于程序中模块数量很多的时候图形化的方式较为混乱，并且调试不易。

Zynq器件XADC的使用(原创)1．前言赛灵思的7系列FPGA和Zynq器件创造性地在片上集成了模数转换器和相关的片上传感器（内置温度传感器和功耗传感器），这是相比赛灵思前一代产品来新增加的特性，可在系统设计中免去外置的ADC器件，有力地提高了系统的集成度。

本文就这一新模块的使用进行简单介绍，希望对大家有所帮助，当然如有不当之处还请高手指正，以免误导大家，欢迎大家补充。

2．XADC模块介绍2.1 XADC模块概述Zynq器件XADC模块包括2个12比特1 MIPS的模数转换器和相关的片上传感器，模数转换器能为系统应用提供通用目的的高精度的模拟接口，下图是XADC模块的框图：XADC模块支持不同的操作模式，如外步触发同步采样模式；可接受不同类型的模拟输入信号，如单端或差分信号；最多能接受17路外部的模拟输入信号。

XADC模块也包括一定数量的片上传感器用来测量片上的供电电压和芯片温度，这些测量转换数据存储在一个叫状态寄存器（status registers）的专用寄存器内，可由FPGA内部叫动态配置端口（DynamicReconfiguration Port (DRP)）的16位的同步读写端口访问。

ADC转换数据也可以由JTAG TAP访问，这种情况下并不需要去直接例化XADC模块，因为这是一个已经存在于FPGA JTAG结构的专用接口，此时因为没有在设计中直接例化XADC模块，XADC模块就工作在一种预先定义好的模式叫缺省模式，缺省模式下XADC模块专用于监视芯片上的供电电压和芯片温度。

XADC模块的操作模式是由用户通过DRP或JTAG接口写控制寄存器来选择的，控制寄存器的初始值有可能在设计中例化XADC模块时的块属性（block attributes）指定。

2.2 XADC模块管脚需求所有的XADC模块专用管脚都位于bank0, 所以都加有_0的后缀。

下图表示了XADC的基本输入输出需求：这有两种推荐配置：图中左边XADC由Vccaux(1.8V)供电，并且用一个外部的1.25V参考源。

赛灵思Zynq-7000 可扩展处理平台（EPP）将双 ARM Cortex-A9 MPCore 处理器系统与可编程逻辑和硬 IP 外设紧密集成在一起，提供了灵活性、可配置性和性能的完美组合。

围绕其刚刚推出的可扩展处理平台（EPP），赛灵思在今年3月发布了基于Zynq -7000新系列的首批器件。

采用 28 nm制造工艺， Zynq-7000嵌入式处理平台系列的每款产品均采用带有NEON及双精度浮点引擎的双核 ARM Cortex-A9 MPCore 处理系统，该系统通过硬连线完成了包括L1，L2 缓存、存储器控制器以及常用外设在内的全面集成。

(图 1)。

尽管 FPGA 厂商此前已推出过带硬核或软核处理器的器件，但 Zynq-7000 EPP 的独特之处在于它由ARM 处理器系统而非可编程逻辑元件来进行控制。

也就是说，处理系统能够在开机时引导（在FPGA 逻辑之前）并运行各个独立于可编程逻辑之外的操作系统。

这样设计人员就可对处理系统进行编程，根据需要来配置可编程逻辑。

利用这种方法，软件编程模式将与全功能标准 ARM 处理器片上系统（SoC）毫无二致。

过去设计师需要对 FPGA 逻辑进行编程以运行片上处理器。

那就意味着如果想要使用器件，必须得是 FPGA 设计师。

但现在使用 Zynq-7000 EPP，则完全不必担心这一问题。

图 1 ——不同于以往在 FPGA 架构中嵌入 MPU ，赛灵思全新 Zynq-7000 EPP 系列使用ARM 处理器而非可编程逻辑来进行控制。

图1中文字：Multi Gigabit Transceivers 多个千兆位收发器新产品系列消除了延迟和从头设计芯片的风险，这意味着系统设计团队可以利用其先进的高级软硬件编程多功能性简便快速创建创新型片上系统，而这是其他任何半导体器件都无法实现的。

这样，Zynq -7000 EPP 能够为广大的创新者带来无法比拟的益处，无论是专业的硬件、软件、系统设计师或仅是单纯的“制造商”，他们都可以探讨处理能力与编程逻辑结合的可能性，进而创建出从未想象过的创新应用。