任意进制计数器的构成方法

任意进制计数器的设计【摘要】计数器集成芯片一般有4位二进制、8位二进制或十进制计数器，而在实际应用中，往往需要设计一个任意n进制计数器，本文给出它的设计方法和案例。

【关键词】计数器；清零一、利用反馈清零法获得计数器1 集成计数器清零方式异步清零方式：与计数脉冲cp无关，只要异步清零端出现清零信号，计数器立即被清零。

此类计数器有同步十进制加法计数器ct74ls160、同步4位二进制加法计数器ct74ls161、同步十进制加/减计数器ct74ls192、同步4位二进制加/减计数器ct74ls193等。

同步清零方式：与计数脉冲cp有关，同步清零端获得清零信号后，计数器并不立刻被清零，只是为清零创造条件，还需要再输入一个计数脉冲cp，计数器才被清零。

属于此类计数器有同步十进制加法计数器ct74ls162、同步4位二进制加法计数器ct74ls163、同步十进制加/减计数器ct74ls190、同步4位二进制加/减计数器ct74ls191等。

2 反馈清零法对于异步清零方式：应在输入第n个计数脉冲cp后，利用计数器状态sn进行译码产生清零信号加到异步清零端上，立刻使计数器清零，即实现了n计数器。

在计数器的有效循环中不包括状态sn，所以状态sn只在极短的瞬间出现称为过渡状态。

对于同步清零方式：应在输入第n-1个计数脉冲cp后，利用计数器状态sn-1进行译码产生清零信号，在输入第n个计数脉冲cp 时，计数器才被清零，回到初始零状态，从而实现n计数器。

可见同步清零没有过渡状态。

利用计数器的清零功能构成n计数器时，并行数据输入端可接任意数据，其方法如下：①写出n计数器状态的二进制代码。

异步清零方式利用状态sn，同步清零方式利用状态sn-1。

②写出反馈清零函数。

③画逻辑图。

例1 试用ct74ls160的异步清零功能构成六进制计数器。

解：①写出sn的二进制代码。

sn=s6=0110②写出反馈清零函数。

③画逻辑图。

如图1所示。

总结任意进制计数器的实现方法在计算机科学中，计数器是一种用于记录和控制某种计数操作的设备或算法。

通常情况下，我们使用的是十进制计数器，即以10为基数的计数器。

然而，在某些应用中，需要使用其他进制的计数器，例如二进制、八进制或十六进制。

实现任意进制计数器的方法如下：1. 定义计数器的进制：首先，我们需要确定计数器的进制，例如二进制、八进制或十六进制。

进制的选择取决于具体的需求。

2. 确定计数器的位数：接下来，我们需要确定计数器的位数，即计数器可以表示的最大值。

位数决定了计数器可以表示的范围。

3. 初始化计数器：根据选择的进制和位数，初始化计数器。

对于二进制计数器，可以将所有位都设置为0；对于八进制和十六进制计数器，可以将每一位都设置为最小值。

4. 计数器递增：根据选择的进制，实现计数器的递增操作。

对于二进制计数器，可以通过反转位的方式进行递增；对于八进制和十六进制计数器，可以在每一位上递增，并在达到最大值时进位到高位。

5. 计数器输出：根据具体需求，将计数器的当前值以所选进制表示出来。

对于二进制计数器，可以直接输出每一位的值；对于八进制和十六进制计数器，可以将每一位的值转换为对应的字符表示。

拓展部分：1. 递减操作：除了递增操作，我们也可以实现计数器的递减操作。

递减操作的实现与递增操作类似，只是在达到最小值时需要进行借位操作。

2. 范围检查：在实现任意进制计数器时，需要进行范围检查，确保计数器的值在合法范围内。

如果计数器的值超过了最大值，可以选择将其重置为最小值或抛出异常。

3. 多进制切换：在某些情况下，我们需要在不同的进制之间切换计数器的表示。

可以实现一个函数或方法，用于将计数器的值在不同进制之间进行转换。

4. 高位补零：为了使计数器的输出结果具有固定的位数，可以在输出时进行高位补零。

补零操作可以保证计数器的输出结果具有统一的格式。

总的来说，实现任意进制计数器需要确定进制、位数，初始化计数器，实现递增、递减操作，并进行范围检查和输出。

计数器是一个用以实现计数功能的时序电路,它是数字系统中使用最广泛的时序部件,几乎不存在没有计数器的系统.它除了可以累计输入脉冲个数(计数)外,还可以用作分频、定时等等.计数器的常用构成方法有两种:一是可以用时钟触发器和门电路组成计数器;二是采用集成计数器构成所需要的计数器.中规模集成计数器由于体积小,功耗低、可靠性高等优点而得到了广泛地应用.然而,定型产品的种类是很有限的,就计数进制而言,常用的标准计数器多为十进制、四位二进制(十六进制)、八位二进制(二百五十六进制)几种.因此,在需要其它任意进制计数器时,只能在现有中规模集成计数器基础上,经过外电路的不同连接来实现.本文介绍一种由74LS290构成任意进制的计数器的方法.174LS290的电路组成74LS290内部由四个负边沿JK 触发器和两个与非门组成,其逻辑电路如图1所示.74LS290的引出端排列图和逻辑功能示意图如图2、图3所示.274LS290的功能CP 0、CP 1为时钟信号输入端,Q 0、Q 1、Q 2、Q 3为数据输出端.2.1置9功能S 9(1)、S 9(2)为异步置9端,当S 9(1)·S 9(2)=1时(即两者同为高电平)实现置9功能,此时Q 3Q 2Q 1Q 0=1001,且与时钟脉冲信号CP 无关.2.2清零功能R 0(1)、R 0(2)为异步清0端,如果S 9(1)·S 9(2)=0(S 9(1)、S 9(2)至少有一个是低电平),当R 0(1)·R 0(2)=1时(即两者同为高电平)实现清零功能,此时Q 3Q 2Q 1Q 0=0000,与时钟脉冲信号CP 无关.2.3计数功能只有当S 9(1)·S 9(2)=0,R 0(1)·R 0(2)=0时才可实现计数功能.当时钟脉冲信号从CP 0(下降沿有效)输入,只有触发器F 0工作,其它三个触发器不工作,Q 0端为输出端,构成1位二进制计数器(M=2),是一个二分频电路.当时钟脉冲信号从CP 1(下降沿有效)输入,此时触发器F 0不工作,F 1、F 2、F 3工作,输出端为Q 1、Q 2、Q 3,构成5位进制计数器(M=5),是一个五分频电路.当时钟脉冲信号从CP 0输入,并将Q 0与CP 1相连(即CP 1=Q 0),输出端为Q 0、Q 1、Q 2、Q 3,则构成一个8421BCD 码的异步十进制计数器.电路如图4所示.当时钟脉冲信号从CP 1输入,并将Q 3与CP 0相连(即CP 0=Q 3),输出端为Q 0、Q 1、Q 2、Q 3,则构成一个5421BCD 码的异步十进制计数器.综上所述,74LS290的功能表如表1所示.图374LS290逻辑功能示意图图274LS290引出端排列图图174LS290内部逻辑电路图Vo l.28No .1J an.2012赤峰学院学报(自然科学版)J ournal o f ChifengUniversity (Natural S cience Editio n )用74LS290构成任意进制计数器的方法王静(赤峰学院计算机与信息工程学院,内蒙古赤峰024000)摘要:计数器是数字系统中的应用最广泛的时序部件,74LS 290是一个典型的集成异步计数器.本文从74LS 290的结构和功能出发,介绍采用74LS 290构成任意进制计数器的方法.关键词:计数器;74LS 290;脉冲反馈法;任意进制中图分类号:TM935.46+2文献标识码:A文章编号:1673-260X (2012)01-0047-02第28卷第1期(上)2012年1月４７--以下是用一片74LS290构成一个七进制计数器的具体方法:首先将74LS290构成8421BCD 码十进制计数器.再用脉冲反馈法.因N=7,对应的BCD 码S N =0111,令R 0(1)=R 0(2)=Q 2Q 1Q 0(Q 2Q 1Q 0通过一个与门与R 0(1)、R 0(2)相连),按图5连线.当Q 3Q 2Q 1Q 0=0111时,迅速复位到0000,然后又开始从0000状态计数.0111状态出现的时间极短,通常只有10ns 左右,并不能看到.因而我们认为该电路是一个实现从0000~0110的七进制计数器.3.2构成大容量计数器第一步:采用级联的方法,将多个集成计数器串联起来,扩大计数器的容量.74LS290没有专门的进位信号输出端,可以用本级的高位输出信号驱动下一级计数器.第二步:采用脉冲反馈法获得所需的计数器.以下是用两片74LS290构成一个84进制计数器的具体方法:首先将每块74LS290按8421BCD 十进制方式连线,分别代表个位和十位.然后设计计数到84返回清零.由于N=84,对应的BCD码SN=10000100,当十位计到8,个位计到4时,在下一计数脉冲下降沿到来后个位、十位计数器均复位到0,从而完成84进制计数的功能.电路如图6所示.4结论74LS290的功能很强,利用脉冲反馈法,适当改变连线、配合门电路就可以灵活地构成任意进制的计数器.如果要构成的计数器容量为1位数,用一片74LS290;如果要构成的计数器容量为两位数,则要用两片74LS290;如要构成更大容量的计数器只需适当地增加74LS290的数量即可.电路结构较为简单,应用广泛.———————————————————参考文献:〔1〕胡晓光.数字电子技术基础[M].北京:高等教育出版社,2010.〔2〕余孟尝.数字电子技术简明教程[M].北京:高等教育出版社,2006.〔3〕张克农,宁改娣.数字电子技术基础[M].北京:高等教育出版社,2010.〔4〕王小海,祁才君,阮秉涛.集成电子技术基础教程[M].北京:高等教育出版社,2008.图684进制计数器图474LS290BCD 码十进制计数器3用74LS290设计任意进制的计数器利用脉冲反馈法获得N 进制计数器,用S 0、S 1、S 2…S N 表示输入0、1、2、…、N 个计数脉冲CP 时计数器的状态.N 进制计数器的计数工作状态应为N 个:S 0、S 1、S 2…S N -1,在输入第N 个脉冲CP 后,通过控制电路利用SN 产生一个有效置0信号,送给异步置0端,使计数器立即置0,即实现了N 进制计数.3.1构成比模十小的任意进制计数器采用脉冲反馈法,如需设计N 进制计数器,就把N 对应的BCD 码中为“1”的输出端进行“与”运算,结果接到74LS290的R 0(1)、R 0(2)端即可.图5七进制计数器输入输出R 0(1)·R 0(2)S 9(1)·S 9(2)CP 0CP 1Q 0Q 1Q 2Q 310××0000(清零)×1××11(置9)00↓00100↓0Q 31↓Q 0↓二进制计数五进制计数8421码十进制计数5421码十进制计数表174LS290的功能表４８--。

总结任意进制计数器的设计方法一、引言计数器是数字电路中常见的组合逻辑电路，其作用是在一定范围内对输入的信号进行计数。

而进制计数器则是在特定进制下进行计数的计数器，如二进制计数器、十进制计数器等。

本文将总结任意进制计数器的设计方法。

二、基本概念1. 进位：当某一位达到最大值时，需要向高位进位。

2. 借位：当某一位减法结果为负时，需要向高位借位。

3. 余数：在除法中，被除数除以除数所得到的余数即为该数字的个位数字。

4. 商：在除法中，被除数除以除数所得到的商即为该数字的十位以及更高位数字。

三、二进制计数器设计方法1. 同步二进制计数器同步二进制计数器又称为并行加法器或者锁存式加法器。

其实现原理是将多个全加器连接起来，并且每一个全加器都接收同样的时钟信号。

当时钟信号发生变化时，所有全加器同时进行运算。

2. 异步二进制计数器异步二进制计算机又称为Ripple Counters或者Clock-Triggered Flip-Flops。

其实现原理是通过多个D触发器连接起来，每个D触发器都接收上一个触发器的输出信号。

当时钟信号发生变化时，第一个D触发器会先被触发，然后它的输出信号会传递到下一个D触发器中。

四、十进制计数器设计方法1. 二进制编码计数器二进制编码计数器是一种使用二进制代码表示数字的计数器。

其实现原理是通过将BCD码转换成二进制来实现计数。

2. BCD码计数器BCD码计数器是一种使用BCD码表示数字的计数器。

其实现原理是通过多个BCD加法器连接起来，每个加法器都接收同样的时钟信号。

当时钟信号发生变化时，所有加法器同时进行运算。

五、任意进制计数器设计方法1. 基于同步电路设计方法任意进制计算机可以通过同步电路来实现。

其实现原理是将多个全加器连接起来，并且每一个全加器都接收同样的时钟信号。

当时钟信号发生变化时，所有全加器同时进行运算。

2. 基于异步电路设计方法任意进制计算机也可以通过异步电路来实现。

其实现原理是通过多个D触发器连接起来，每个D触发器都接收上一个触发器的输出信号。

实验六任意进制计数器的构成设计性实验一、实验目的1、学习用集成触发器构成计数器的方法；2、掌握中规模集成计数器的使用及功能测试方法；3、运用集成计数计构成N分频器，了解计数计的分频作用。

二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等等。

目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1、用D触发器构成异步二进制加／减计数器图6－1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。

图6－1 四位二进制异步加法计数器若将图6－1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。

2、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图6－2所示。

图中LD—置数端CP U—加计数端CP D—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q 0、Q 1、Q 2、Q 3 —数据输出端 CR图6－2 CC40192引脚排列及逻辑符号CC40192（同74LS192，二者可互换使用）的功能如表6－1，说明如下：当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。

当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。

六步——任意进制，任意起始值计数器的设计
计数器的介绍课本介绍了三种方法：
反馈清零法：起始值二进制数每一位都为０；
反馈置数法：任意起始值；
ＴＣ反馈置数法：输出置数态限制每一位都为１，也就是说起始值也是固定的；
以下选择反馈置数法较为灵活，但是做法相对比较固定。

例如，设计一个32进制，初态为180计数器
第一步：固定图
不管什么进制什么起始值下面的接法是固定的。

第二步：置数端电平
左边为低位片，右边为高位片
32进制，初态为180
初态=输入置数端=180=1011 0100=高位片的DCBA 低位片的DCBA 接入置数端的电平：
第三步：接入与非门
输出置数态=180+32-1=211=1101 0011=
高位片QD QC QB QA 低位片QD QC QB QA
也就是说计数器从１８０开始计数到２１１又转回１８０；
把所有1找出来，得高位片QD QC QA和低位片QB QA共有五个一；接入六个端口输入的与非门nand6(因为没有奇数个输入端的与非门)多余端接ＶＣＣ
第四步：把五个输出为一的Ｑ接入与非门
整体图样
第五步：加入波形
ＣＬＫ为时钟
Ａ为控制立刻进入初态１８０
32进制，初态为180仿真波形。

集成计数器实现任意进制计数器设计方法案例说明
二进制和十进制以外的进制统称为任意进制。

要构成任意进制的计数器，只有利用集成二进制或十进制计数器，用反馈置零法或反馈置数法来实现。

假设已有M进制计数器，要构成N进制计数器，有M＞N和M＜N这两种可能。

下面首先讨论N＞M时的情况。

在N进制计数器的计数过程当中，设法跳过（M - N）个状态，就可得到N进制计数器。

实现跳越的方法有置数法和清零法两种。

（1）置数法
置数法适用于有预置数端的集成计数器。

通过预置数功能让计数器从某个预置状态开始计数，计满N个状态后产生置数信号，使计数器又进入预置数状态，然后重复上述过程。

图8.53为由74LS161用置数法构成的十二进制计数器。

图8.53 置数法构成的十二进制计数器
（2）清零法
清零法适用于有异步置零输入端的集成计数器。

计数器从全“0”状态开始计数，计满N个状态后产生清零信号，使计数器回到初态。

图8.54为74LS161用清零法构成的十二进制计数器。

Q Q Q Q
图8.54清零法构成的十二进制计数器
例:试用74LS160构成七进制计数器。

解:因为74LS160兼有异步置零和预置数功能，所以置数法和清零法均可采用。

图8.55所示电路是用置数法由74LS160构成的七进制计数器。

Q Q Q Q
图8.55 例题电路。