当前位置：文档之家 › CPCI接口定义标准

CPCI接口定义标准

  • 格式：doc
  • 大小：185.00 KB
  • 文档页数：6

.

精选范本 附表1：

6U CPCI主板 J1～J5 I/O定义

1、 PCI总线接口(J1)

NO. A B C D E F

J1-1 +5V -12V JTAG_RST# +12V +5V GND

J1-2 JTAG_TCK +5V JTAG_TMS JTAG_TDO JTAG_TDI GND

J1-3 INTA# INTB# INTC# +5V INTD# GND

J1-4 NC GND +5V INTP INTS GND

J1-5 NC NC PCIRST# GND GNT0# GND

J1-6 REQ0# GND +3V PCICLK0 AD31 GND

J1-7 AD30 AD29 AD28 GND AD27 GND

J1-8 AD26 GND +5V AD25 AD24 GND

J1-9 C/BE3# IDSEL AD23 GND AD22 GND

J1-10 AD21 GND +3V AD20 AD19 GND

J1-11 AD18 AD17 AD16 GND C/BE2# GND

J1-12

KEY AREA GND

J1-13 GND

J1-14 GND

J1-15 +3V FRAME# IRDY# GND TRDY# GND

J1-16 DEVSEL# GND +5V STOP# LOCK# GND

J1-17 +3V SDONE SBO# GND PERR# GND

J1-18 SERR# GND +3V PAR C/BE1# GND

J1-19 +3V AD15 AD14 GND AD13 GND

J1-20 AD12 GND +5V AD11 AD10 GND

J1-21 +3V AD9 AD8 GND(M66EN) C/BE0# GND

J1-22 AD7 GND +3V AD6 AD5 GND

J1-23 +3V AD4 AD3 +5V AD2 GND

J1-24 AD1 +5V +5V AD0 ACK64# GND

J1-25 +5V REQ64# ENUM# +3V +5V GND

.

精选范本 2、 PCI总线接口(J2)

NO. A B C D E F

J2-1 PCICLK1 GND REQ1# GNT1# REQ2# GND

J2-2 PCICLK2 PCICLK3 SYSEN# GNT2# REQ3# GND

J2-3 PCICLK4 GND GNT3# REQ4# GNT4# GND

J2-4 VCC PCIRSV C/BE7# GND C/BE6# GND

J2-5 C/BE5# GND VCC C/BE4# PAR64 GND

J2-6 AD63 AD62 AD61 GND AD60 GND

J2-7 AD59 GND VCC AD58 AD57 GND

J2-8 AD56 AD55 AD54 GND AD53 GND

J2-9 AD52 GND VCC AD51 AD50 GND

J2-10 AD49 AD48 AD47 GND AD46 GND

J2-11 AD45 GND VCC AD44 AD43 GND

J2-12 AD42 AD41 AD40 GND AD39 GND

J2-13 AD38 GND VCC AD37 AD36 GND

J2-14 AD35 AD34 AD33 GND AD32 GND

J2-15 PCIRSV GND FAL# REQ5# GNT5# GND

J2-16 PCIRSV PCIRSV DEG# GND PCIRSV GND

J2-17 PCIRSV GND PRST# REQ6# GNT6# GND

J2-18 PCIRSV PCIRSV PCIRSV GND PCIRSV GND

J2-19 GND GND NC REQ7# BATT GND

J2-20 PCICLK5 GND PCICLK7 GND GNT7# GND

J2-21 PCICLK6 GND PCICLK8 REQ8# GNT8# GND

J2-22 GA4 GA3 GA2 GA1 GA0 GND

说明：

PCICLK7、PCICLK8、REQ7#、REQ8#、GNT7#、GNT8# 信号参照706

BATT 信号参照706 理解为CMOS电池引脚

.

精选范本

3、 J3(保留)

脚号 A B C D E F

J3-1 GND GND GND GND GND GND

J3-2 GND GND GND GND GND GND

J3-3 +12V +12V +12V +12V +12V GND

J3-4 +12V +12V +12V +12V +12V GND

J3-5 GND GND GND GND GND GND

J3-6 PCIE0_TXP PCIE0_RXP PCIE_CLK1P SMB_CLK WAKE0J GND

J3-7 PCIE0_TXN PCIE0_RXN PCIE_CLK1N SMB_DAT RST_PCIE GND

J3-8 GND GND GND GND GND GND

J3-9 SATA0_RXP SATA0_RXN GND +28V +28V_FAN GND

J3-10 SATA0_TXP SATA0_TXN GND +28V +28V_FAN GND

J3-11 GND

J3-12 USB7+ USB8+ GND +28V_GND +28V_FAN_GND GND

J3-13 USB7- USB8- GND +28V_GND +28V_FAN_GND GND

J3-14 SATA1_RXP SATA1_RXN FAN_PWM GND

J3-15 SATA1_TXP SATA1_TXN GND

J3-16 GND

J3-17 RJ3_B1 RJ3_B2 GND RJ3_B4 RJ3_B5 GND

J3-18 RJ3_B3 RJ3_B6 GND RJ3_B7 RJ3_B8 GND

J3-19 GND

说明：

电子硬盘自毁功能说明：

主板应提供电子硬盘硬件自毁功能

主板IO预留自毁信号接口：

DESTROY—自毁信号触发端、GND、DESTROY-Sta－自毁状态指示

LCD背光调节功能说明：

具有液晶屏（PWM）背光调节功能：250KHz，3.3V电平，0-100%（64阶）脉宽可调，上电应用软件配置。

主板IO预留LCD背光调节信号接口：

LIGHT－ LCD背光调节信号 .

精选范本

4、 J4(IO总线)

脚号 A B C D E F

J4-1 USB3+ USB4+ GND P-HD_D8 P-HD_RST# GND

J4-2 USB3- USB4- GND P-HD_D9 P-HD_D7 GND

J4-3 USB5+ USB6+ P-HD_D10 P-HD_D6 GND

J4-4 USB5- USB6- P-HD_D11 P-HD_D5 GND

J4-5 GND AUDIO-GND P-HD_D12 P-HD_D4 GND

J4-6 AUDIO-MICIN AUDIO-GND P_HD_D13 P-HD_D3 GND

J4-7 AUDIO-LINEINR AUDIO-LINEINL P-HD_D14 P-HD_D2 GND

J4-8 AUDIO-GND AUDIO-GND P-HD_D15 P-HD_D1 GND

J4-9 AUDIO-LINEOUTR AUDIO-LINEOUTL S-HD_CS3# P-HD_D0 GND

J4-10 LCD-ENAVDD LCD-ENAVEE P-HD_A2 P-HD_IOW# GND

J4-11 LCD-ENABKL LCD-DE P-HD_CS3# P-HD_IOR# GND

J4-12

KEY AREA GND

J4-13 GND

J4-14 GND

J4-15 LVDS_A0+ LVDS_A0- GND P-HD_RDY# GND

J4-16 LVDS_A1+ LVDS_A1- VCC(+5V) GND P-HD_IRQ# GND

J4-17 LVDS_A2+ LVDS_A2- P-HD_A1 GND

J4-18 LVDS_A3+ LVDS_A3- P-HD_A0 GND

J4-19 LVDS_B0+ LVDS_B0- P-HD_CS1# GND

J4-20 LVDS_B1+ LVDS_B1- GND GND

J4-21 LVDS_CLKA+ LVDS_CLKA- P-HD_REQ GND

J4-22 LVDS_CLKB+ LVDS_CLKB- GND GND

J4-23 LVDS _B2+ LVDS _B2- LAN2-LINK HD_LED GND

J4-24 GND(LVDS _B3+) LVDS _B3- GND LAN2-ACT P-HD_ACK# GND

J4-25 LAN1-TXD+ LAN1-BI_D3+ LAN1-LINK LAN2-BI_D3+ LAN2-TXD+ GND

合集下载

CPCI测试规范10.8

CPCI测试规范10.8

研祥智能科技股份有限公司文件名称：CPCI测试规范

编号：版本：页次：

编写：审核：批准批准//日期：

★持续改进的质量、快速灵活的反应、准确及时的交货、有利竞争的成本、文明和谐的环境★1.依据标准

1.1.GB/T3047.2-1992高度进制为44.45mm（即1U）的面板、机架和机柜基本尺寸

系列

1.2.GB/T2822-1991标准尺寸

1.3.CPCI相关规范PICMG2.0R3.0:CompactPCISpecificationPICMG2.1R2.0:CompactPCIHotSwapSpecificationPICMG2.3R1.0:PMConCompactPCIPICMG2.5R1.0H.110:CompactPCIComputertelephonySpecificationPICMG2.7R1.0:CompactPCI6UDualSystemSlotPICMG2.9R1.0:CompactPCISystemManagementSpecificationPICMG2.10R1.0:KeyingofCompactPCIBoardsandBackplanesPICMG2.11R1.0:CompactPCIPowerInterfaceSpecificationPICMG2.16R1.0:PacketSwitchingBackplaneSpecificationIEEE1101.1标准的主板与主板间的位置关系

2.CPCI主板测试：

2.1.主板基本接口功能测试：具体参照具体接口对应的测试规范，如《USB接口测试

规范》、《SATA接口测试规范》、《LAN接口测试规范》等。

2.2.CPCI基本规范测试：

2.3.PICMG2.1R2.0:CompactPCIHotSwapSpecification2.2.1.1热插拔操作步骤(主板烧录CPLD程式,运行主板热插拔软件)2.2.1.1.1CPCI卡热拔出时，先按下拉手条上的热插拔信号键后软件对话框提示有设备拔出，CPCI卡热插拔蓝色灯亮后,将CPCI卡拔出，要求系统正常运行且不能出现提示重启的对话框、或死机现象；在设备理器中CPCI卡的驱动可以卸载.2.2.1.1.2CPCI卡热插入过程时，热插拔蓝色灯亮后完全插入卡,软件对话框提示有设备插入，完全扣好接手条上的热插拔信号键,研祥智能科技股份有限公司文件名称：CPCI测试规范

CompactPCI Serial规范概述

CompactPCI Serial规范概述

简洁高效的下一代工业计算机

CompactPCI Serial规范概述 CompactPCI Serial是国际PICMG组织定义的CompactPCI总线的后继标准（版本号CPCI-S.0）。这个新结构的开发重点在于保持CompactPCI生态系统的优势，不仅考虑到硬件设计，而且关注了软因素的影响，包括技术人员的知识与经验，以及产业链的高附加价值。

1、关于CompactPCI Serial CompactPCI Serial规范定义了一个模块化计算机系统，包括：

·一个无源背板

·一个系统槽

·多达24个外设模板

CompactPCI Serial定义了对PCI Express、SATA/SAS、USB和Ethernet的同步

支持。PCI Express、SATA/SAS和USB是简单的星型结构，Ethernet是全网结构。

CompactPCI Serial无需交换模板。为了支持高速串行接口，新规范引入了一个新连接器，

兼容IEEE1101标准。CompactPCI Serial支持的数据带宽高达8 Gb/s PCI Express、6

Gb/s SATA和USB 3.0、 以及10 Gb Ethernet。机械设计与CompactPCI完全兼容并且

可以在现有系统中互操作。新规范允许实现混合背板设计，包括CompactPCI Serial和

CompactPCI、CompactPCI PlusIO 和/或CompactPCI Express。新规范支持3U和6U模

板但以3U为主。在3U设计中引入了导冷概念，允许所有模板在导冷环境工作。

2、从CompactPCI移植到CompactPCI Serial

CompactPCI是当前主流的模块化计算机的行业规范，IEEE 1101兼容结构的坚固

性是业界公认的，其电气接口基于并行PCI总线，这一技术正在被串行高速点到点连接所

取代。CompactPCI Serial采用了与CompactPCI完全兼容的机械结构，同时采用串行互连

PCI2PMCPCI2CPCICPCI2PMCPCI载板carrierCPCI转接卡

PCI2PMCPCI2CPCICPCI2PMCPCI载板carrierCPCI转接卡

文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.

1 转接卡系列产品介绍

2 目录

1．PCIBPMC64 ............................................................................................... 错误!未定义书签。

2．PCIBPMC32 ............................................................................................... 错误!未定义书签。

3．CPCI2PMC ................................................................................................. 错误!未定义书签。

4．PCI2cPCI .................................................................................................... 错误!未定义书签。

3 1．PCIBPMC64

关键字：PCI PMC载板 64位 carrier PCI2PMC PCI to PMC PCI转PMC

功能：可使PMC板卡安装到PCI机箱内。

PCI64转PMC64载板，可以在PC机上调试和使用PMC板卡。兼容32位64位PCI总线，兼容33M和66MPCI操作。

2．PCIBPMC32

关键字：PCI-to-PMC适配器 PCI PMC载板 PCI转PMC

功能：可使PMC板卡安装到PCI机箱内。允许开发人员在一个PCI槽中插入PMC卡。可在PCI机箱里进行的PMC产品开发。

半高度 PCI卡，提供一个PMC槽。

使用PCI2050桥片，无需用户进行任何设置。

实时信号处理系统CPCI接口设计

实时信号处理系统CPCI接口设计

第４期　２００６年８月　雷达科学与技术　ＲａｄａＦ　Ｓｃｉｅｎｃｅ　ａｎｄ　ＴｅｃｈｎｏＩｏｇｙ　ＶｏＬ　４　ＮＯ．４　Ａｕｇｕｓｔ　２００６　

实时信号处理系统ＣＰＣＩ接口设计　

竺红伟　，邢孟道　，夏际金　

（１．西安电子科技大学雷达信号处理国家重点实验室，陕西西安７１００７ｌ；　２．中国电子科技集团公司第三十八研究所，安徽合肥２３００３１）　

摘　要：新一代雷达的信号处理有实时性、通用性强的特点，该文给出了一种基于ＣＰＣＩ标准总线的实　时信号处理系统，重点阐述了ＤＳＰ和ＣＰＣＩ主机通信的接口设计。主机通过ＣＰＣＩ总线可以对ＤＳＰ进行程　序加载和运算结果的监测，充分利用了计算机资源。文中设计主要利用ＣＰＩ　Ｄ和桥接芯片ＰＣＩ　９６５６来实　现，详细说明了ＰＣＩ　９６５６主从工作模式以及ＣＰＩ　Ｄ对ＰＣＩ信号和局部信号的转换，最后给出了电路框图和　时序仿真图。　关键词：实时信号处理；接口设计；ＣＰＣＩ总线；ＰＣＩ　９６５６芯片　

中图分类号：ＴＮ９１１．６；ＴＮ９５７．５ｌ　文献标识码：Ａ　文章编号：１　６７２—２３３７（２００６）０４　０２２８—０５　

Ｄｅｓｉｇｎ　ｏｆ　ＣＰＣ　Ｉ　Ｉｎｔｅｒｆａｃｅ　ｆｏｒ　Ｒｅａｌ＿Ｔｉｍｅ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｓｙｓｔｅｍ　

ＺＨＵ　Ｈｏｎｆｉ—ｗｅｉ　，ＸＩＮＧ　Ｍｅｎｇ　ｄａｏ　．ＸＩＡ　Ｊｉ　ｎ。　（１．Ｎａｔｉｏｎａｌ　Ｋｅｙ　Ｌａｂｏｒａｔｏｒｙ＿厂ｏｒ　Ｒａｄａｒ　Ｓｉｇｎａ　Ｚ　Ｐｒｏｃｅｓｓｉｎｇ，Ｘｉｄｉａｎ　Ｕｎｉｖ，Ｘｉ’　７１００７１，Ｃｈｉｎａ；　２．ＣＥ７、（、Ｎｏ．３８　Ｒｅｓｅａｒ￣ｈ　Ｉｎｓｔｉｔｕｔｅ，Ｈｅｆｅｉ　２３００３１，Ｃｈｉｎａ）　

Ａｂｓｔｒａｃｔ：　Ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｆｏｒ　ｎｅｗ　ｇｅｎｅｒａｔｉｏｎ　ｏｆ　ｒａｄａｒ　ｈａｓ　ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ　ｏｆ　ｒｅａｌ—ｔｉｍｅ　ａｎｄ　ｇｅｎｅｒａｌ　ｐｕｒ—　ｐｏｓｅ．Ｔｈｉｓ　ｐａｐｅｒ　ｇｉｖｅｓ　ａ　ｓｙｓｔｅｍ　ｏｆ　ｒｅａｌ—ｔｉｍｅ　ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｂａｓｅｄ　ｏｎ　Ｃｏｍｐａｃｔ　ＰＣＩ　ｂｕｓ，ａｎｄ　ｐａｙｓ　ｅｍｐｈａｓｉｓ　ｏｎ　ｔｈｅ　ｄｅｓｉｇｎ　ｏｆ　ｉｎｔｅｒｆａｃｅ　ｂｅｔｗｅｅｎ　ｔｈｅ　ＤＳＰ　ａｎｄ　Ｃｏｍｐａｃｔ　ＰＣＩ　ｈｏｓｔ．Ｔｈｅ　ｈｏｓｔ　ｃａｎ　ｕｐ　ｌｏａｄ　ｔｈｅ　ｐｒｏｇｒａｍｓ　ｔＯ　ｔｈｅ　ＤＳＰ，ｉｎｓｐｅｃｔｓ　ｔｈｅ　ｒｅｓｕｌｔ　ｏｆ　ＤＳＰ，ａｎｄ　ｔｈｕｓ　ｆｕｌｌｙ　ｕｓｅｓ　ｔｈｅ　ｒｅｓｏｕｒｃｅ　ｏｆ　ｃｏｍｐｕｔｅｒ．Ｔｈｉｓ　ｄｅｓｉｇｎ　ｉｓ　ａｃｈｉｅｖｅｄ　ｔｈｒｏｕｇｈ　ｔｈｅ　ＰＣＩ　ｂｒｉｄｇｅ　ｃｈｉｐ　ＰＣＩ　９６５６　ａｎｄ　ＣＰＩ　Ｄ．Ｔｈｅ　ｐａｐｅｒ　ｄｅｓｃｒｉｂｅｓ　ｉｎ　ｄｅｔａｉｌｓ　ｔｈｅ　ｍａｓｔｅｒ　ａｎｄ　ｓｌａｖｅ　ｍｏｄｅｓ　ｏｆ　ＰＣＩ　９６５６，ａｎｄ　ｓｉｇｎａｌ　ｃｏｎｖｅｒｓｉｏｎ　ｂｅｔｗｅｅｎ　ＰＣＩ　ｂｕｓ　ａｎｄ　ｌｏｃａｌ　ｂｕｓ　ｃｏｎｄｕｃｔｅｄ　ｂｙ　ＣＰＩ　Ｄ．Ａｔ　ｌａｓｔ，ｉｔ　ｇｉｖｅｓ　ｔｈｅ　ｃｉｒｃｕｉｔ　ｄｉａｇｒａｍ　ａｎｄ　ｓｃｈｅｄｕｌｉｎｇ　ｐｉｃｔｕｒｅ．　Ｋｅｙ　ｗｏｒｄｓ：　ｒｅａｌ　ｔｉｍｅ　ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ；ｉｎｔｅｒｆａｃｅ　ｄｅｓｉｇｎ；ＣＰＣＩ　ｂｕｓ；ＰＣＩ　９６５６　ｃｈｉｐ