P阱CMOS芯片制作工艺设计

微电子技术综合实践 P阱CMOS芯片制作工艺设计《微电子技术综合实践》设计报告题目： P阱CMOS芯片制作工艺设计院系：自动化学院电子工程系专业班级：学生学号：学生姓名：指导教师姓名：职称：起止时间： 6月27日—7月8日成绩：目录一、设计要求 31、设计任务 32、特性指标要求 33、结构参数参考值 34、设计内容 3二、MOS管的器件特性设计 31、NMOS管参数设计与计算 32、PMOS管参数设计与计算 4三、工艺流程设计 51、衬底制备 52、初始氧化 63、阱区光刻 64、P阱注入 65、剥离阱区的氧化层 66、热生长二氧化硅缓冲层 67、LPCVD制备Si3N4介质 68、有源区光刻：即第二次光刻 79、N沟MOS管场区光刻 710、N沟MOS管场区P+注入 711、局部氧化 812、剥离Si3N4层及SiO2缓冲层 813、热氧化生长栅氧化层 814、P沟MOS管沟道区光刻 815、P沟MOS管沟道区注入 816、生长多晶硅 817、刻蚀多晶硅栅 818、涂覆光刻胶 919、刻蚀P沟MOS管区域的胶膜 9 120、注入参杂P沟MOS管区域 921、涂覆光刻胶 922、刻蚀N沟MOS管区域的胶膜 923、注入参杂N沟MOS管区域 924、生长PSG 925、引线孔光刻 1026、真空蒸铝 1027、铝电极反刻 10 四、P阱光刻版1.氧化生长2.曝光3.氧化层刻蚀4.P阱注入5.形成P阱6.氮化硅的刻蚀7.场氧的生长8.去除氮化硅9.栅氧的生长10.生长多晶硅11.刻蚀多晶硅12.N＋离子注入13.P+离子注入14.生长磷化硅玻璃PSG15.光刻接触孔16.刻铝17.钝化保护层淀积五、工艺实施方案六、心得体会七、参考资料一．设计要求：1、设计任务：N阱CMOS芯片制作工艺设计2、特性指标要求n沟多晶硅栅MOSFET：阈值电压VTn=0.5V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS≥25V, 跨导gm≥2mS, 截止频率fmax≥3GHz（迁移率µn=600cm2/V·s）p沟多晶硅栅MOSFET：阈值电压VTp= -1V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS≥25V, 跨导gm≥0.5mS, 截止频率fmax≥1GHz（迁移率µp=220cm2/V·s）3、结构参数参考值：N型硅衬底的电阻率为20 cm；垫氧化层厚度约为600 Å；氮化硅膜厚约为1000 Å；P阱掺杂后的方块电阻为3300 / ，结深为5~6 m；NMOS管的源、漏区磷掺杂后的方块电阻为25 / ，结深为1.0~1.2 m；PMOS管的源、漏区硼掺杂后的方块电阻为25 / ，结深为1.0~1.2 m；场氧化层厚度为1 m；栅氧化层厚度为500 Å；多晶硅栅厚度为4000 ~5000 Å。

4、设计内容1、MOS管的器件特性参数设计计算；2、确定p阱CMOS芯片的工艺流程，画出每步对应的剖面图；3、分析光刻工艺，画出整套光刻版示意图；4、给出n阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果）二．MOS管的器件特性设计1、NMOS管参数设计与计算：由BVGS EBtox得toxfmax BVGS25 ox则C 8.3 108FÅ , 417C 2 oxox6VcmEB6 10ox n(VGS VT) 1GHz得L 3.23 m 22 LW pCOX2L(VGS VT)2 mA，式中（VGS-VT）≥VDS(sat)，得W 12.2 L再由IDSAT又gm3 IDW nCOXW (VGS VT) 0.5ms，得 9.1 VGSLL4 W 12.2 L阈值电压VTP (|QSD(max)|QSS)toxox2 fn msQSD(max) eNAxdT xdT (4 s fneNA) fn KTND) ms 1.1V eniqND2L得L 0.7 m 2 s取ND发现当ND 1 1017cm3时VTP 1.05V符合要求,又BVDS2、PMOS管参数设计与计算：因为BVGS EBtox,其中，EB 6×106tox BVGS25 41Å 7EB6 106VW pC2LoxV，BVGS 25V 所以)饱和电流：ID(sat V(G SV2T)式中（VGS-VT）≥VDS(sat)，，CoxW oxox 8.22 108 IDsat≥1mA 故可得宽长比： 4.51 由gm ID W nCOX (VGS VT) 2ms可得宽长比： VGSLW 13.51 LW 13.51 L(V V)fmax nGS2T 3GHz L 3.1 m 2 LVTN |QSD(max)QSS|toxox2 fp ms取nmos衬底浓度为1.4 1016cm3查出功函数差与掺杂浓度的关系可知： ms 1.12V 45 fp KTN'A) QSS qQSS 1.6 1082 cmeniQSD(max) eNDxdT xdT (4 s fpeND)qNA2L可知2 s取NA发现当NA 2.8 106cm3时；VTN 0.045V符合要求又 BVDSW2 sBVDS 1.23 m 故取L 2 m 14 LqNAL三 .工艺流程分析1、衬底制备。

由于NMOS管是直接在衬底上形成，所以为防止表面反型，掺杂浓度一般高于阈值电压所要求的浓度值，其后还要通过硼离子注入来调节。

CMOS器件对界面电荷特别敏感，衬底与二氧化硅的界面态应尽可能低，因此选择晶向为<100>的P 型硅做衬底，电阻率约为20Ω•CM。

2、初始氧化。

为阱区的选择性刻蚀和随后的阱区深度注入做工艺准备。

阱区掩蔽氧化介质层的厚度取决于注入和退火的掩蔽需要。

这是P阱硅栅CMOS集成电路的制造工艺流程序列的第一次氧化。

3、阱区光刻。

是该款P阱硅栅CMOS集成电路制造工艺流程序列的第一次光刻。

若采用典型的常规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。

去胶等诸工序。

阱区光刻的工艺要求是刻出P阱区注入参杂，完成P型阱区注入的窗口4、P阱注入。

是该P阱硅栅COMS集成电路制造工艺流程序列中的第一次注入参杂。

P阱注入工艺环节的工艺要求是形成P阱区。

5、剥离阱区氧化层。

6、热生长二氧化硅缓冲层：消除Si-Si3N4界面间的应力，第二次氧化。

7、LPCVD制备Si3N4介质。

综合5.6.7三个步骤如下图 6薄氧8、有源区光刻：即第二次光刻Si3N49、N沟MOS管场区光刻。

即第三次光刻，以光刻胶作为掩蔽层，刻蚀出N沟MOS管的场区注入窗口。

10、N沟MOS管场区P+注入：第二次注入。

N沟MOS管场区P+的注入首要目的是增强阱区上沿位置处的隔离效果。

同时，场区注入还具有以下附加作用：A 场区的重掺杂注入客观上阻断了场区寄生mos管的工作B 重掺杂场区是横向寄生期间失效而一直了闩锁效应：C 场区重掺杂将是局部的阱区电极接触表面的金—半接触特性有所改善。

综合9，10两个步骤如图11、局部氧化：第三次氧化，生长场区氧化层。

12、剥离Si3N4层及SiO2缓冲层。

综合11，,12两个步骤如图13、热氧化生长栅氧化层：第四次氧化。

14、P沟MOS管沟道区光刻：第四次光刻-以光刻胶做掩蔽层。

15、P沟MOS管沟道区注入：第四次注入，该过程要求调解P沟MOS管的开启电压。

综合13,14,15三个步骤如图16、生长多晶硅。

17、刻蚀多晶硅栅：第五次光刻，形成N沟MOS管和P沟MOS管的多晶硅栅欧姆接触层及电路中所需要的多晶硅电阻区。

综合16,17两个步骤如图多晶硅18、涂覆光刻胶。

19、刻蚀P沟MOS管区域的胶膜：第六次光刻20、注入参杂P沟MOS管区域：第五次注入，形成CMOS管的源区和漏区。

同时，此过程所进行的P+注入也可实现电路所设置的P+保护环。

综合18.19.20三个步骤如图21、涂覆光刻胶。

22、刻蚀N沟MOS管区域的胶膜：第七次光刻23、注入参杂N沟MOS管区域：第六次注入，形成N沟MOS管的源区和漏区。

同时，此过程所进行的N+注入也实现了电路所设置的N+保护环。

24、生长磷硅玻璃PSG。

综合21.22.23.24四个步骤如图PSG25、引线孔光刻：第八次光刻，如图PSG26、真空蒸铝。

27、铝电极反刻：第九次光刻综合26.27两个步骤如图AlVDD至此典型的P阱硅栅CMOS反相器单元的管芯制造工艺流程就完场了。

四．P阱光刻板W 14 L 28 m1.5L 3 m LW 13 L 26 m 1.5L 3 m N沟：L 2 m L 计算过程；P沟：L 2 m对于掩模板l 2 32 8 m 实际取值应稍大于所以故最终l 9 m w 28 m1.氧化生长2.曝光3.氧化层刻蚀 124.P阱注入5.形成P阱 136.氮化硅的刻蚀计算过程；P阱有源区应与P阱相同l 1.5L 1.5L L 4L 8 m取为9 m W 13 故w 6 w取28m L7.场氧的生长8.去除氮化硅计算过程；l应略大于沟道长度故取为2.5 m 宽应与掩模板宽一致而上方宽度取5 m不影响结果9.栅氧的生长10.生长多晶硅11.刻蚀多晶硅12.N＋离子注入13.P+离子注入 1714.生长磷化硅玻璃PSG15.光刻接触孔计算过程；接触孔模板源极长3 m 故接触孔长应小于3 m取2 m，宽取3 m 1816.刻铝17.钝化保护层淀积五．工艺实施方案利用氮化硅的掩蔽，在没有氮化硅、经P离子注入的区域生成一层场区氧化层10 三次光刻除去P阱中有源区的氮化硅和二氧化硅层11 场氧二生长场氧化层12 二次离子调整阈值电注入压 13 栅极氧化场氧一厚度1000Å湿氧氧化T 1200 C，95℃水温。

电子束正胶曝光14 多晶硅淀积15 四次光刻16 三次离子注入 17 五次光刻18 四次离子注入 19 二次扩散 20 淀积磷硅21厚度约为1微湿氧氧米化表面浓度注入P+ 结深方块电阻形成栅极氧厚度500Å 干氧化层淀积多晶硅厚度4000Å LPCVD 层形成PMOS 电子束多晶硅栅，曝光并刻出PMOS有源区的扩散窗口形成PMOS表面浓度注入B+ 有源区结深方块电阻形成NMOS 电子束多晶硅栅，曝光并刻出NMOS有源区的扩散窗口形成NMOS峰值浓度注入P+ 有源区结深方块电阻达到所需结结深热驱入深表面浓度保护 LPCVDT 1200 Ct 6.2minT=600℃ t 10min 正胶正胶950℃ t=12minT 600 C玻璃21 六次光刻刻金属化的接触孔22 蒸铝淀积Al-Si、合金，并形刻铝成集成电路的最后互连 t 10min 电子束正胶曝光溅射六、心得体会：通过此次课程设计，使我更加扎实的掌握了有关微电子技术方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查终于找出了原因所在，也暴露出了前期我在这方面的知识欠缺和经验不足。