数字实验5---计数器设计及应用

计数器的设计实验报告篇一：计数器实验报告实验4 计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等等。

目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

1、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。

图5－9－1 CC40192引脚排列及逻辑符号图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3 —计数器输入端Q0、Q1、Q2、Q3 —数据输出端CR—清除端CC40192的功能如表5－9－1，说明如下：表5－9－1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。

当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。

当CR为低电平，LD为高电平时，执行计数功能。

执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。

执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。

加法计数表5－9－减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。

数字电路与逻辑设计实验报告
（一）实验名称：显示计数器的设计。

（二）实验目的：熟悉同步、异步计数器的工作原理及应用。

掌握任意进制计数器的设计方法。

（三）实验内容：掌握双二-五-十进制计数器74LS390的功能。

利用74LS390设计一个模18的计数器,使用555定时器产生计数脉冲信号，计数结果用数码管显示。

利用示波器观察CP、1QA、1QB、1QC、1QD、2QA的波形，并在报告中绘制。

（四）模拟电路上的运行结果：
（五）心得体会：
此次计数器的有关实验，不仅帮我巩固了计数器相关方面的知识，而且让我懂得和体会到了计数器功能测试的方法，并且也掌握了一些计数器的设计方法。

与此同时，还让我熟悉了同步、异步计数器的工作原理和应用。

虽然刚开始的时候还是遇到了一些难于解决的问题，但最后经过老师的讲解和自己大胆的尝试操作后，最终问题都迎刃而解了。

（六）思考题解答：。

电气与电子信息工程学院实验报告课程名称：电子技术实验（数电部分）专业名称：班级：学号：姓名：湖北理工学院电气与电子信息工程学院实验报告规范实验报告是检验学生对实验的掌握程度，以及评价学生实验课成绩的重要依据，同时也是实验教学的重要文件，撰写实验报告必须在科学实验的基础上进行。

真实的记载实验过程，有利于不断积累研究资料、总结研究实验结果，可以提高学生的观察能力、实践能力、创新能力以及分析问题和解决问题的综合能力，培养学生理论联系实际的学风和实事求是的科学态度。

为加强实验教学中学生实验报告的管理，特指定湖北理工学院电气与电子信息工程学院实验报告规范。

一、每门实验课程中的每一个实验项目均须提交一份实验报告。

二、实验报告内容一般应包含以下几项内容：1、实验项目名称：用最简练的语言反映实验内容，要求与实验课程安排表中一致；2、实验目的和要求：明确实验的内容和具体任务；3、实验内容和原理：简要说明本实验项目所涉及原理、公式及其应用条件；4、操作方法与实验步骤：写出实验操作的总体思路、操作规范和操作主要注意事项，准确无误地记录原始数据；5、实验结果与分析：明确地写出最后结果，并对实验得出的结果进行具体、定量的结果分析，说明其可靠性；6、问题与建议（或实验小结）：提出需要解决问题，提出改进办法与建议，避免抽象地罗列、笼统地讨论。

（或对本次实验项目进行总结阐述。

）三、实验报告总体上要求字迹工整，文字简练，数据齐全，图标规范，计算正确，分析充分、具体、定量。

四、指导教师及时批改实验报告，并将批改后的报告返还学生学习改进。

五、实验室每学期收回学生的实验报告，并按照学校规章保存相应时间。

实验报告实验项目名称：逻辑门电路逻辑功能的测试同组人：实验时间：实验地点：指导教师：一、实验目的1、熟悉数字逻辑实验箱的结构、基本功能和使用方法。

2、掌握常用非门、与非门、或非门、异或门的逻辑功能及其测试方法。

二、实验主要仪器与设备三、实验预习要求做实验前必须认真复习数字逻辑实验箱、数字万用表、芯片CC4011、CC4030、CC4000的有关内容。

数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。

基本RS触发器具有置0 、置1 和保持三种功能。

通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。

基本RS触发器。

也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。

图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。

本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图4-5-2所⽰。

JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。

图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。

计数器的基本原理及应用1. 计数器的基本原理计数器是一种电子电路，用于计算或记录输入脉冲信号的数量。

它可以通过配置不同的触发器和逻辑门来实现不同的计数功能。

计数器的基本原理可以分为以下几个方面：1.1 触发器触发器是计数器的基本组成部分，它用于存储和传输数据。

常见的触发器包括D触发器、JK触发器和T触发器等。

触发器可以存储一位二进制数字，并在时钟脉冲的作用下进行状态改变。

1.2 时钟信号时钟信号是驱动计数器工作的关键信号，它通常是一个周期性的脉冲信号。

计数器根据时钟信号的上升沿或下降沿来判断何时进行计数。

1.3 逻辑门逻辑门用于控制触发器的工作状态。

常见的逻辑门包括与门、或门和非门等。

通过合理配置逻辑门，可以实现不同的计数功能，如正向计数、逆向计数、步进计数等。

2. 计数器的应用计数器在数字电子技术中有广泛的应用，下面我们将介绍几个常见的应用场景。

2.1 时钟频率分频在数字系统中，时钟信号的频率往往非常高，为了适应不同器件的工作要求，需要对时钟信号进行频率分频。

计数器可以通过设置初始值和终止值实现特定的分频比例，从而得到所需的频率输出信号。

2.2 交通灯控制交通灯控制是计数器在实际生活中的应用之一。

通过配置适当的触发器和逻辑门，可以实现交通灯的状态转换，如正常亮红灯、绿灯和黄灯。

2.3 电子计数器计数器作为基本的计数元件，被广泛应用于电子计数器的设计中。

在超市、仓库等地方，我们常见到的电子计数器就是利用计数器的原理来记录物品的数量。

2.4 其他应用除了以上几个应用场景，计数器在很多其他领域也有着重要的作用。

例如，数字频率计、计时器、计步器等都是计数器的应用。

3. 总结计数器作为一种基本的电子电路，用于计算和记录脉冲信号的数量，在数字电子技术中有着广泛的应用。

其基本原理包括触发器、时钟信号和逻辑门等，通过合理配置这些元件可以实现各种计数功能。

计数器的应用包括时钟频率分频、交通灯控制、电子计数器和其他领域。

数字电子技术实验指导书电气与电子工程学院实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路实验仪及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74LS86 二输入端四异或门 1 片三、实验内容1.测试门电路逻辑功能（1）.选用双四输入与非门74LS20一只，插入14P锁& 紧插座上按图1.1接线、输入端接K1-K16（电平开关输出插口），输出端接电平显示发光二极管（L1-L16任意一个）（2）.将电平开关按表1.1置位，分别测输出电压及逻辑状态。

表 1.1输出输出1 2 4 5 Y 电压（V）H H H HL H H HL L H HL L L HL L L L2．异或门逻辑功能测试（1）.选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。

（2）.将电平开关按表1.2置位拨动，将输出结果填入表中。

表 1.2输入输出A B Y Y电压L L L LH L L LH H L LH H H LH H H HL H L H3、逻辑电路的逻辑关系（1）.用74LS00、按图1.3，1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中，表1.3输入输出A B YL LL HH LH H表1.4输入输出A B Y ZL LL HH LH H（2）.写出上面两个电路逻辑表达式。

五、实验报告1.按各步骤要求填表并画逻辑图。

2.回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反相门，为什么？实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

5进制计数器课程设计一、课程目标知识目标：1. 学生能理解5进制计数的基本原理，掌握5进制数与10进制数的相互转换方法。

2. 学生能够运用5进制计数进行简单的数学运算，如加、减运算。

3. 学生了解5进制计数在计算机科学和生活中的应用。

技能目标：1. 学生能够独立设计并搭建一个简单的5进制计数器模型，锻炼动手操作能力。

2. 学生通过小组合作，解决5进制计数相关问题，提升团队协作能力和问题解决能力。

情感态度价值观目标：1. 学生对数学产生兴趣，认识到数学知识与实际生活的紧密联系。

2. 学生在学习过程中，培养耐心、细心的学习态度，提高自信心和自主学习能力。

3. 学生了解我国在数学领域的贡献，增强民族自豪感。

课程性质：本课程为数学学科的一节实践探究课，结合学生年级特点和认知水平，注重理论与实践相结合，培养学生的动手操作能力和实际问题解决能力。

学生特点：五年级学生具有一定的数学基础和逻辑思维能力，对新鲜事物充满好奇心，喜欢动手操作和团队合作。

教学要求：教师需注重启发式教学，引导学生主动探究5进制计数原理，关注学生的个体差异，鼓励学生积极参与课堂讨论和实践活动。

同时，教师应关注学生的情感态度，激发学生的学习兴趣和自信心。

通过本节课的学习，使学生达到课程目标，为后续相关知识的学习打下基础。

二、教学内容本节课依据课程目标，选取以下教学内容：1. 5进制计数原理：介绍5进制计数的基本概念、计数规则及其与10进制数的区别与联系。

2. 5进制与10进制的转换：讲解5进制数与10进制数之间的转换方法，并通过实例进行演示。

3. 5进制计数器设计与搭建：引导学生利用生活中的材料，设计并搭建一个简单的5进制计数器模型。

4. 5进制数学运算：教授5进制数的加、减运算方法，让学生通过实际操作进行练习。

5. 5进制计数在生活中的应用：介绍5进制计数在计算机科学、电子技术等领域的应用，激发学生学习兴趣。

教学内容安排如下：第一课时：5进制计数原理、5进制与10进制的转换。

实验五㈠目的和要求设计一个16进制计数器，要求：实现使能控制，同步置数，异步清零的功能。

㈡实验内容实验代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY cnt4b2 ISPORT (CLK,RST,ENA,LOAD: IN STD_LOGIC;--RST是复位信号，ENA是使能信号，LOAD是置数信号num: IN STD_LOGIC_VECTOR(3 DOWNTO 0); --num存放置数值CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--是计数信号COUT : OUT STD_LOGIC ); --COUT是进位信号END cnt4b2;ARCHITECTURE behav OF cnt4b2 ISBEGINPROCESS(CLK,RST,ENA,LOAD)V ARIABLE CQI: STD_LOGIC_VECTOR(3 DOWNTO 0); --定义中间变量CQIBEGINIF RST = '1' THEN CQI := (OTHERS =>'0');--异步复位信号要放到上升沿信号的前部ELSIF CLK'EVENT AND CLK = '1' THEN--如果这里写成IF，编译不出错，但仿真结果出错IF ENA = '1' THEN --使能信号为‘1’时，计数器工作IF LOAD='1' THEN CQI:=num; --当置数信号为1是，把num的值只给CQIELSIF CQI<15 THEN CQI := CQI+1; --当CQI的值小于15时，进行加法计数ELSE CQI := (OTHERS => '0'); --其它情况，CQI的值为0END IF;END IF;END IF;IF CQI = 15 THEN COUT <= '1'; --当CQI=15时，产生进位信号ELSE COUT <= '0'; --其它情况时，不产生进位信号END IF;CQ <= CQI; --最后把CQI的值赋给CQEND PROCESS;END behav;实验仿真得到的波形：图1（未加复位信号和置数信号时的结果）图2实验分析：在实验的时候，注意这条语句：IF CQI<15 THEN CQI := CQI+1;程序乍看没有错误，但是仿真结果无法出来。

实验三计数器一、实验目的1、设计一个带使能输入、进位输出及同步清0的增1十进制计数器，波形图见图5-12、设计一个带使能输入及同步清0的增1计数器，波形图见图5-23、设计一个带使能输入及同步清0的增1/减1的8位计数器二、实验内容图5-1 计数器1波形图图5-2 计数器2波形图下面的例子是一个带使能输入、进位输出及同步清0的增1十进制计数器module counter1(clr,en,co,clk, Q,VGA );input clr,en,clk;output co;output [3:0] Q ;output [3:0] VGA ;reg [3:0] Q;assign VGA = 4'b0001;always@(posedge clk)beginif(clr)Q<=0;else if(en==1)beginif(Q==9) Q<=0;else Q<=Q+1'b1;endendassign co=(Q==4’d9)?1:0;endmodule参考以上实例完成实验目的中所要求的计数器的设计。

三、实验连线1、en、clr分别接SW1、SW2clk（对应管脚为pin_153）Q对应IO9—IO12，co对应IO13，(IO9—IO13用导线连接L1—L5)功能选择位VGA[3..0]状态为0001，即16位拨码SW1—SW16被选中输出到总线D[15..0]2、本实验没有co，其它接线同13、en、up, clr分别接SW1—SW4clk（对应管脚为pin_153）Q对应IO9—IO16，(IO9—IO16用导线连接L1—L8)Cout对应FPGA管脚为L0，(即为CPU板上的L0)功能选择位VGA[3..0]状态为0001，即16位拨码SW1—SW16被选中输出到总线D[15..0]四．试验程序五．参考试验步骤1.建立工程2.新建文件，写计数器程序，保存为counter1.v，设置为顶层文件并编译3.添加文件4.生成symbol5.新建原理图文件，保存为counter.bdf 画原理图，添加project中生成的symbol6.编译7.分配管脚8.下载，观察试验结果。

实验五移位寄存器及其应用一、实验目的1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。

2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。

二、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。

既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。

根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图10－1所示。

图10－1 CC40194的逻辑符号及引脚功能其中 D0、D1、D2、D3为并行输入端；Q、Q1、Q2、Q3为并行输出端；SR为右移串行输入端，SL 为左移串行输入端；S1、S为操作模式控制端；R C为直接无条件清零端；CP为时钟脉冲输入端。

CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q），保持及清零。

S 1、S和R C端的控制作用如表10－1。

2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。

本实验研究移位寄存器用作环形计数器和数据的串、并行转换。

(1)环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图10－2所示，把输出端 Q3和右移串行输入端SR相连接，设初始状态QQ1Q2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表10－2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

图10－2 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

产品计数器课程设计一、课程目标知识目标：1. 学生能理解产品计数器的基本概念，掌握计数器的工作原理；2. 学生能运用所学知识，设计并实现一个简易的产品计数器；3. 学生了解计数器在实际生活中的应用，理解其重要性。

技能目标：1. 学生能够运用所学的编程知识，编写计数器程序，实现产品数量的增减功能；2. 学生能够通过动手实践，提高问题解决能力和团队协作能力；3. 学生能够运用所学知识，对计数器进行优化和改进，提高计数器的性能。

情感态度价值观目标：1. 学生通过学习产品计数器，培养对编程和电子技术的兴趣，激发创新精神；2. 学生在学习过程中，养成积极思考、主动探究的良好习惯；3. 学生能够认识到科技对生活的影响，增强社会责任感和使命感。

课程性质：本课程为信息技术学科，以实践操作为主，结合理论知识，培养学生的动手能力和创新能力。

学生特点：六年级学生对新鲜事物充满好奇，具备一定的编程基础，喜欢动手实践，但注意力容易分散。

教学要求：结合学生特点，注重理论与实践相结合，以任务驱动法引导学生主动探究，提高学习兴趣和积极性。

通过小组合作，培养学生的团队协作能力。

在教学过程中，关注学生的个体差异，因材施教，使每位学生都能在课程中收获成长。

最终，将课程目标分解为具体的学习成果，以便进行教学设计和评估。

二、教学内容1. 理论知识：- 产品计数器的基本概念与工作原理；- 编程语言中的变量、循环和条件语句；- 计数器在实际应用中的优势与局限性。

2. 实践操作：- 设计并实现一个简易产品计数器；- 编程实现计数器的增减功能；- 优化和改进计数器性能。

3. 教学大纲：- 第一阶段：导入新课，介绍产品计数器的概念、工作原理及应用场景；- 第二阶段：讲解编程知识，包括变量、循环和条件语句，为编写计数器程序打下基础；- 第三阶段：分组讨论，设计计数器方案，并进行编程实践；- 第四阶段：展示成果，互相评价，提出优化和改进方案；- 第五阶段：总结课程，强调计数器在实际生活中的重要性。

设计一个同步5进制加法计数器1. 引言计数器是数字电子系统中常见的组件之一。

在许多应用中，需要进行计数操作以跟踪事件的发生次数或控制系统中的状态转换。

5进制计数器是一种用于计数到5的计数器。

它可以有多种实现方式，包括同步和异步计数器。

本文将重点介绍如何设计一个同步的5进制加法计数器。

2. 设计原理同步加法计数器是一种特殊的计数器，它能够在每次计数发生时进行加法运算。

一个同步的5进制加法计数器可以被建模为一个具有5个状态的状态机。

这个计数器可以通过加法操作实现自加。

每当计数器达到最大值时，它将重置为0并且进入下一个状态。

状态之间的转换是由时钟信号驱动的，每个时钟脉冲都会导致计数器的状态自动更新。

3. 设计步骤以下是设计一个同步5进制加法计数器的步骤：步骤 1：确定输入和输出这个计数器将具有一个时钟输入和一个复位输入。

时钟输入用于驱动计数器的状态转换，复位输入用于将计数器重置为0。

计数器的输出将是一个5进制数。

步骤 2：确定状态数由于我们想要设计一个5进制计数器，因此我们需要5个状态，分别对应于0、1、2、3和4。

步骤 3：绘制状态转换图根据上述确定的状态数，我们可以绘制出一个状态转换图，描述计数器的状态之间的转换关系。

____________| |____| 0 || | ____ || | | | v-> | 0 | | 1 | -> | 2 ||____| |____| |___|_____| ^| _|______|_ | || | -> | 3 || 1 | |___|___||___| ^_________|| || -> || 4, R ||__________|步骤 4：确定状态转换表根据状态转换图，我们可以编写一个状态转换表，表格将列出每个状态和对应的输入时下一个状态的值。

当前状态时钟复位下一个状态010111022103310441000110步骤 5：编写状态转换逻辑根据状态转换表，我们可以编写一个组合逻辑电路，用于实现计数器的状态转换。

数字系统设计综合实验报告实验名称：1、加法器设计2、编码器设计3、译码器设计4、数据选择器设计5、计数器设计6、累加器设计7、交通灯控制器设计班级：姓名：学号：指导老师：实验1 加法器设计1）实验目的（1）复习加法器的分类及工作原理。

（2）掌握用图形法设计半加器的方法。

（3）掌握用元件例化法设计全加器的方法。

（4）掌握用元件例化法设计多位加法器的方法。

（5）掌握用Verilog HDL语言设计多位加法器的方法。

（6）学习运用波形仿真验证程序的正确性。

（7）学习定时分析工具的使用方法。

2）实验原理加法器是能够实现二进制加法运算的电路，是构成计算机中算术运算电路的基本单元。

目前，在数字计算机中，无论加、减、乘、除法运算，都是化为若干步加法运算来完成的。

加法器可分为1位加法器和多位加法器两大类。

1位加法器有可分为半加器和全加器两种，多位加法器可分为串行进位加法器和超前进位加法器两种。

（1）半加器如果不考虑来自低位的进位而将两个1位二进制数相加，称半加。

实现半加运算的电路则称为半加器。

若设A和B是两个1位的加数，S 是两者相加的和，C是向高位的进位。

则由二进制加法运算规则可以得到。

（2）全加器在将两个1位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加，这种运算称全加。

实现全加运算的电路则称为全加器。

若设A、B、CI分别是两个1位的加数、来自低位的进位，S是相加的和，C是向高位的进位。

则由二进制加法运算规则可以得到：3）实验内容及步骤（1）用图形法设计半加器，仿真设计结果。

（2）用原件例化的方法设计全加器，仿真设计结果（3）用原件例化的方法设计一个4为二进制加法器，仿真设计结果，进行定时分析。

（4）用Verilog HDL语言设计一个4为二进制加法器，仿真设计结果，进行定时分析。

（5）分别下载用上述两种方法设计4为加法器，并进行在线测试。

4)设计1）用图形法设计的半加器，如下图1所示，由其生成的符号如图2所示。

计数器实验原理
计数器实验的原理是基于电子数字技术实现的。

它通过将输入的电信号进行计数，并根据给定的规则输出相应的计数结果。

计数器的工作原理通常利用触发器和逻辑门电路来实现。

触发器是一种能够存储和传递信息的电子器件。

计数器中使用的触发器被称为“触发型计数器”，它能够周期性地切换输出状态，从而实现计数功能。

计数器通常有一个输入端，称为时钟输入。

时钟输入接收外部的时钟信号，根据时钟信号的变化来切换触发器的状态。

当时钟信号的边沿（上升沿或下降沿）到来时，触发器的状态会发生变化。

计数器一般有几个输出端，每个输出端对应一个计数值。

当时钟信号到来时，计数器根据规定的计数规则改变输出的计数值。

不同类型的计数器有不同的计数规则，常见的有二进制计数器、十进制计数器和BCD码计数器等。

计数器可以实现多种功能，如正向计数、负向计数、加法计数、减法计数、循环计数等。

通过不同的触发器和逻辑门的组合，可以实现各种复杂的计数功能。

计数器广泛应用于各个领域，如计算机、通信、测量等。

它们能够对事件、信号、数据等进行计数和统计，提供了有效的计数和计量手段。

（a）逻辑符号（b）管脚图图4-35 二-五-十进制计数器74LS390图4-36 二进制计数器图4-37 五进制计数器3. 五进制计数以U1B计数器为例，如果计数脉冲从12CP端输入，计数信号从2Q、2Q1端输出，则为五进制计数，电路如图4-37所示图4-38 十进制8421码输出图4-39 十进制5421码输出5. 十进制计数5421BCD码输出以U1B计数器为例，如果计数脉冲从12CP端输入，2Q3连接02CP，计数信号从2Q0、2Q3、2Q2、2Q1输出，则为十进制计数，输出为5421BCD码，电路如图4-39所示。

图4-40 74LS390百进制计数器电路图项目八学习和测试数据寄存器按照存取数据方式的不同，寄存器可分为数据寄存器和移位寄存器两大类。

数据寄存器只能并行输入数据和输出数据。

移位寄存器中的图4-41 4位并行数据寄存器数据寄存器的工作原理如下。

置0（a）逻辑符号（b）管脚图（a）逻辑符号（b）管脚图图4-43 集成双向移位寄存器74LS1941. 逻辑管脚CR———异步清零端图4-44 74LS192加法计数器测试电路（1）从TTL数字集成电路库中拖出74LS192。

（2）从电源库中拖出电源VCC、接地。

（3）从显示器材库中拖出译码显示器和1个逻辑指示灯。

（4）从仪表栏中拖出信号发生器，将脉冲信号的频率改为10Hz （5）将脉冲信号加到加时钟脉冲信号输入端UP，减时钟脉冲信号输入端DOWN接高电平。

（6）按下仿真开关进行测试，数码依次显示0～9和进位信号。

图4-45 两级加法计数器测试电路（1）从TTL数字集成电路库中拖出两个74LS192，分别是U1和U2（2）从电源库中拖出电源VCC、接地。

（3）从仪表栏中拖出信号发生器，将脉冲信号的频率改为10Hz （4）从显示器材库中拖出两个译码显示器，其中U3显示个位数，U4显示十位数。

（5）将时钟脉冲信号加到U1的加时钟脉冲信号输入端UP，减时钟脉冲信号输入端DOWN接高电平。