计算机组成原理例题

.

. 分析设计计算：

1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。

（1） 标明图中四个寄存器的名称。

（2） 简述指令从主存取到控制器的数据通路。

（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。

图1

解：

（1） a为数据缓冲寄存器 DR ，b为指令寄存器 IR ，c为主存地址寄存器，d为程序计数器PC。

（2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。

（3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC

存贮器写 ：AC →缓冲寄存器DR →M

.

.

2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ和R//W同时有效时，CPU才能对有存储器进行读(或写)。

（1）满足已知条件的存储器，画出地址码方案。

（2）画出此CPU与上述ROM芯片和RAM芯片的连接图。

解：存储器地址空间分布如图1所示，分三组，每组16K×8位。

由此可得存储器方案要点如下：

（1） 用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址 ：A0 ——A13 ，片选地址为：A14——A15；

（2） 译码使用2 ：4 译码器；

（3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。

（4） CPU的R / /W信 号与RAM的/WE端连接，当R // W = 1时存储器执行读操作， 当R // W = 0时，存储器执行写操作。如图1

第一章

1.计算机系统是由硬件系统和软件系统组成的。

2.计算机硬件系统是由中央处理器（运算器和控制器）、存储器和输入输出设备组成

第三章

1．浮点数加减法的的运算步骤: “对阶”操作；尾数的加减运算；规格化操作；舍入；检查阶码是否溢出。

2.浮点数乘除法的运算步骤：求乘积的阶码；尾数相乘；规格化处理；舍入；判溢出。

第四章

1.主存储器的作用：主存储器处于全机中心地位，用于存储当前运行的所有程序和相关数据

2.存储器的主要指标：衡量主存芯片的主要指标：容量、速度（可存取时间、周期来衡量）、价格

3.存取时间与存取周期：周期包含时间，都可做速度指标

4.存储器（RAM、ROM）芯片的种类，各自的特点

易失性存储器：(1)静态存储器（SRAM）： 双稳态存储元电路结构、速度快、成本高（2）动态存储器（DRAM）：电路耦合、速度慢、成本低、不稳定、使用时必须定时刷新电路

非易失性存储器： ① 只读存储器（掩模ROM）：适

用于大批量用，其存储内容是不会改变的②可编程的只读存储器（PROM）：适合小批量用，一次性写入的存储器，③可擦可编程的只读存储器（EPROM）：紫外线擦除，编程次数不受限制④可电擦可编程的只读存储器（E2PROM）:电擦除、逐字擦除、⑤快擦除读写存储器（Flash ROM）:电擦除、逐页擦除

5.易失性与非易失性存储器：易失性存储器掉电后信息丢失，非易失性存储器掉电后信息仍保存，除RAM外都是非易失性存储器

6.存储器芯片中单地址译码与双地址译码的特点：（1）单地址译码：译码输出线2的20次方条（2）双地址译码结构：将地址分为高（低）、低（高）两组分别译码。 两者比较：双地址译码结构可大大减少译码输出线数，降低生产难度

7.主存储器容量与芯片数的计算：芯片数量=总容量/单位容量；芯片容量=字数×字存

8.字扩展与位扩展的概念：位扩展：指的是用多个存储器器件对字长进行扩展。 字扩展：指的是增加存储器中字的数量

一.单选题（共10题,33.0分）

1

目前的计算机,从原理上讲______。

• A指令以二进制形式存放,数据以十进制形式存放

• B指令以十进制形式存放,数据以二进制形式存放

• C指令和数据都以二进制形式存放

• D指令和数据都以十进制形式存放

正确答案： C

2

根据国标规定,每个汉字在计算机内占用______存储。

• A一个字节

• B二个字节

• C三个字节

• D四个字节

正确答案： B

3

存储器是计算机系统的记忆设备,主要用于______。

• A

存放程序 •

• B

存放软件

•

• C

存放微程序

•

• D

存放程序和数据

•

正确答案： D

4

下列数中最大的数是______。

• A(10010101)2

• B(227)8

• C(96)16

• D(143)10

正确答案： B

5

外存储器与内存储器相比,外存储器______。

• A速度快,容量大,成本高 • B速度慢,容量大,成本低

• C速度快,容量小,成本高

• D速度慢,容量大,成本高

正确答案： B

6

某计算机字长是32位,它的存储容量是256KB,按字编址,它的寻址范围是______。

• A128K;

• B64K;

• C64KB;

• D128KB。

正确答案：

B

7

主机与设备传送数据时,采用______,主机与设备是串行工作的。

• A程序查询方式;

• B中断方式;

•

CDMA方式;

•

D通道。

正确答案： A

8 变址寻址方式中,操作数的有效地址是______。

• A基址寄存器内容加上形式地址(位移量);

• B程序计数器内容加上形式地址;

• C变址寄存器内容加上形式地址;

• D以上都不对。

正确答案： C

9

向量中断是______。

算术逻辑运算单元实验

一. 实验目的

1、掌握简单运算器的数据传输方式

2、掌握74LS181的功能和应用

二.实验内容

完成不带进位位算术、逻辑运算实验。按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。

三.模块

1 ALU单元的工作原理

数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。

算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。

输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；当ALU-O为高电平时，74LS244的输出为高阻。

2..控制信号说明

信号名称 作 用 有效电平

EDR1 选通DR1寄存器 低电平有效

EDR2 选通DR2寄存器 低电平有效

D1CK DR1寄存器工作脉冲 上升沿有效

D2CK DR2寄存器工作脉冲 上升沿有效

S0~S3 74LS181工作方式选择 见附表

M 选择逻辑或算术运算 高电平为逻辑运算,低电平为算术运算

CN 有无进位输入 高电平有效

CCK 进位寄存器的工作脉冲 上升沿有效

ALU-O 74LS181计算结果输出至总线 低电平有效 四.实验步骤

实验一：不带进位位逻辑或运算实验

把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J01插座相连(对应二进制开关H16~H23)，把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。