(第九章)工艺集成

第九章金属化与多层互连金属及金属性材料在集成电路技术中的应用被称为金属化。

按其在集成电路中的功能划分，金属材料可分为三大类：¾MOSFET栅电极材料：早期nMOS集成电路工艺中使用较多的是铝栅，目前CMOS集成电路工艺技术中最常用的是多晶硅栅。

¾互连材料：将芯片内的各独立元器件连接成具有一定功能的电路模块。

铝是广泛使用的互连金属材料，目前在ULSI中，铜互连金属材料得到了越来越广泛的运用。

¾接触材料：直接与半导体接触，并提供与外部相连的连接点。

铝是一种常用的接触材料，但目前应用较广泛的接触材料是硅化)等。

物，如铂硅(PtSi)和钴硅(CoSi2集成电路中使用的金属材料，除了常用的金属如Al，Cu，Pt，W 等以外，还包括重掺杂多晶硅、金属硅化物、金属合金等金属性材料。

9.1、集成电路对金属化材料特性的要求¾与n+，p+硅或多晶硅能够形成欧姆接触，接触电阻小；¾长时期在较高电流密度负荷下，抗电迁移性能要好；¾与绝缘体（如SiO）有良好的附着性；2¾耐腐蚀；¾易于淀积和刻蚀；¾易于键合，而且键合点能经受长期工作；¾多层互连要求层与层之间绝缘性好，不互相渗透和扩散。

9.1.1、晶格结构和外延生长特性的要求金属材料特性与其晶格结构有关，集成电路中金属薄膜：¾外延生长¾单晶膜具有最理想的特性。

采用外延生长可以消除缺陷，晶体结构好，提高金属薄膜的性能，降低电阻率和电迁移率，得到良好的金属/半导体接触或金属/绝缘体接触界面。

9.1.2、电学特性金属材料在集成电路中应用时，须考虑的电学性能主要包括电阻率、电阻率的温度系数(TCR)、功函数、与半导体接触的肖特基势垒高度。

对于接触材料和栅电极材料，其功函数、与半导体材料的肖特基势垒高度和接触电阻是非常重要的参数。

9.1.3，通过优化生长过程可以减小。

第9章集成电路版图设计实例【习题答案】1．版图设计关于数字地和模拟地的考虑事项是什么？答：一般的模拟集成电路中，通常既有数字信号又有模拟信号，数字信号和模拟信号之间容易发生干扰。

在版图设计过程中，还要考虑地噪声对电路的影响。

即在整体版图的设计中，需着重考虑电路噪声问题，按照尽量降低噪声的原则进行电路的整体布局。

首先，在总体版图的布局上，尽量将数字部分远离模拟部分，如果总体电路中模拟部分偏多，则在版图设计中将数字部分放在靠边的位置，而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远的位置，同时在数字部分和模拟部分中间用接地的衬底接触来进行隔离，反之亦然。

其次，采用隔离环设计，对每个单元模块都用一层接地的衬底接触，一层接电源的N阱构成的隔离环来进行隔离。

对于整个模拟部分和数字也分别采用相同的隔离环隔离，数字电路的隔离环可以吸收数字电路的衬底噪声，从而可以减少通过衬底串扰到模拟电路的衬底噪声。

隔离环包的层数越多，理论上吸收衬底噪声效果越好。

但是要避免数字电路的p隔离环紧靠模拟电路的p型隔离环，因为在这种情况下数字地的噪声会串扰到模拟地。

从而使模拟地受到干扰。

最后，除了数字模块之外的其它单元模块尽量将距离缩短，这样一方面能尽量地减少互连线经过别的区域引入噪声，同时也能降低引线过长引起电压信号的衰减。

2．总结自己的版图设计技巧和经验。

3. 共质心MOS管设计时的注意事项是什么？答：低精度要求可采用一维共质心，高精度要求必须采用二维共质心。

共质心设计时需保证MO管的对称性和电流通路的对称性。

4. 静电保护的种类以及版图设计注意事项。

答：常用的二极管式的静电保护分为两种方式，一种是用MOS晶体管连接成二极管形式的静电保护，一种利用CMOS工艺中二极管的静电保护。

在MOS型静电保护版图设计中，主要考虑以下几点：●MOS管要分成多个管，叉指结构，以便形成多支路共同放电。

●因为放电瞬间流经MOS管的电流特别大，构成整个放电通路的任何导线的宽度一定要有足够保证，而且CMOS工艺对于每个接触孔能通过的电流密度还有要求，因此还要保证放电通路导线上孔的数目应尽量多。

第9章-集成电路设计与制造讲义第九章表⾯钝化§9.1 概述⼀、钝化膜及介质膜的重要性和作⽤1、改善半导体器件和集成电路参数2、增强器件的稳定性和可靠性⼆次钝化可强化器件的密封性，屏蔽外界杂质、离⼦电荷、⽔汽等对器件的有害影响。

3、提⾼器件的封装成品率钝化层为划⽚、装架、键合等后道⼯艺处理提供表⾯的机械保护。

4、其它作⽤钝化膜及介质膜还可兼作表⾯及多层布线的绝缘层。

⼆、对钝化膜及介质膜性质的⼀般要求1、电⽓性能要求（1）好的绝缘性能。

介电强度应⼤于5MV/cm；（2）⼩的介电常数。

除了作MOS电容等电容介质外，介电常数愈⼩，容性负载则愈⼩。

（3）能渗透氢。

器件制作过程中，硅表⾯易产⽣界⾯态，经H退⽕处理可消除。

2（4）离⼦可控。

在做栅介质时，希望能对正电荷或负电荷进⾏有效控制，以便（5）良好的抗辐射。

防⽌或尽量减⼩辐射后氧化物电荷或表⾯能态的产⽣，提⾼器件的稳定性和抗⼲扰能⼒。

2、材料-物理要求（1）低的内应⼒。

⾼的张应⼒会使薄膜产⽣裂纹，⾼的压应⼒使硅衬底翘曲变形。

（2）⾼度的结构完整性。

针孔缺陷或⼩丘⽣长会有造成漏电、短路、断路、给光刻造成困难等技术问题。

（3）良好的粘附性。

对Si、⾦属等均有良好的粘附性。

3、⼯艺-化学性质（1）有良好的淀积性质，有均匀的膜厚和台阶覆盖性能，适于批量⽣产。

（2）便于图形制作。

能与光刻，特别是细线光刻相容；应有良好的腐蚀特性，包括能进⾏各向异性腐蚀，与衬底有良好的选择性。

（3）可靠性好。

包括可控的化学组分，⾼的纯度，良好的抗湿性，不对⾦属产⽣腐蚀等。

三、钝化膜及介质膜的种类钝化膜及介质膜可分为⽆机玻璃及有机⾼分⼦两⼤类，如表9.1。

§9.2 Si-SiO2系统⼀、SiO2膜在半导体器件中的主要⽤途膜⽤作选择扩散掩膜1、SiO2对磷、硼、砷等杂质较强的掩蔽能⼒，在硅上的⼆氧化硅层上刻蚀出选利⽤SiO2择扩散区窗⼝，则在窗⼝区可以向硅中扩散杂质，形成PN结。

第四章晶圆制造1．CZ法提单晶的工艺流程。

说明CZ法和FZ法。

比较单晶硅锭CZ、MCZ和FZ三种生长方法的优缺点.答：1、溶硅2、引晶3、收颈4、放肩5、等径生长6、收晶。

CZ法:使用射频或电阻加热线圈，置于慢速转动的石英坩埚内的高纯度电子级硅在1415度融化（需要注意的是熔硅的时间不宜过长）。

将一个慢速转动的夹具的单晶硅籽晶棒逐渐降低到熔融的硅中,籽晶表面得就浸在熔融的硅中并开始融化，籽晶的温度略低于硅的熔点。

当系统稳定后，将籽晶缓慢拉出，同时熔融的硅也被拉出。

使其沿着籽晶晶体的方向凝固。

籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性.FZ法：即悬浮区融法.将一条长度50-100cm 的多晶硅棒垂直放在高温炉反应室。

加热将多晶硅棒的低端熔化,然后把籽晶溶入已经熔化的区域。

熔体将通过熔融硅的表面张力悬浮在籽晶和多晶硅棒之间，然后加热线圈缓慢升高温度将熔融硅的上方部分多晶硅棒开始熔化。

此时靠近籽晶晶体一端的熔融的硅开始凝固，形成与籽晶相同的晶体结构。

当加热线圈扫描整个多晶硅棒后,便将整个多晶硅棒转变成单晶硅棒。

CZ法优点:①所生长的单晶的直径较大，成本相对较低；②通过热场调整及晶转，坩埚等工艺参数的优化，可以较好的控制电阻率径向均匀性。

缺点：石英坩埚内壁被熔融的硅侵蚀及石墨保温加热元件的影响，易引入氧、碳杂质，不易生长高电阻率单晶.FZ法优点：①可重复生长,提纯单晶,单晶纯度较CZ法高.②无需坩埚、石墨托，污染少③高纯度、高电阻率、低氧、低碳④悬浮区熔法主要用于制造分离式功率元器件所需要的晶圆。

缺点：直径不如CZ法,熔体与晶体界面复杂,很难得到无位错晶体,需要高纯度多晶硅棒作为原料，成本高。

MCZ：改进直拉法优点：较少温度波动，减轻溶硅与坩埚作用，降低了缺陷密度，氧含量，提高了电阻分布的均匀性2．晶圆的制造步骤【填空】答：1、整形处理：去掉两端，检查电阻确定单晶硅达到合适的掺杂均匀度。

2、切片3、磨片和倒角4、刻蚀5、化学机械抛光3. 列出单晶硅最常使用的两种晶向。

半导体制造技术复习总结第一章半导体产业介绍1、集成电路制造的不同阶段：硅片制备、硅片制造、硅片测试/拣选、装配与封装、终测；2、硅片制造：清洗、成膜、光刻、刻蚀、掺杂；3、半导体趋势：提高芯片性能、提高芯片可靠性、降低芯片价格；4、摩尔定律：一个芯片上的晶体管数量大约每18个月翻一倍。

5、半导体趋势：①提高芯片性能：a关键尺寸（CD）－等比例缩小（Scale down)b每块芯片上的元件数－更多 c 功耗－更小②提高芯片可靠性： a无颗粒净化间的使用 b控制化学试剂纯度c分析制造工艺 d硅片检测和微芯片测试e芯片制造商成立联盟以提高系统可靠性③降低芯片价格：a.50年下降1亿倍 b减少特征尺寸＋增加硅片直径c半导体市场的大幅度增长（规模经济）第二章半导体材料特性6、最常见、最重要半导体材料－硅：a.硅的丰裕度 b.更高的熔化温度允许更宽的工艺容限c.更宽的工作温度范围d.氧化硅的自然生成7、GaAs的优点：a.比硅更高的电子迁移率; b.减少寄生电容和信号损耗; c.集成电路的速度比硅制成的电路更快; d.材料电阻率更大，在GaAs衬底上制造的半导体器件之间很容易实现隔离，不会产生电学性能的损失；e.比硅有更高的抗辐射性能。

GaAs的缺点： a.缺乏天然氧化物；b.材料的脆性； c.由于镓的相对匮乏和提纯工艺中的能量消耗，GaAs的成本相当于硅的10倍； d.砷的剧毒性需要在设备、工艺和废物清除设施中特别控制。

第三章器件技术8、等比例缩小:所有尺寸和电压都必须在通过设计模型应用时统一缩小。

第四章硅和硅片制备9、用来做芯片的高纯硅称为半导体级硅(semiconductor-grade silicon, SGS)或电子级硅西门子工艺：1.用碳加热硅石来制备冶金级硅SiC(s)+SiO2(s) Si(l)+SIO(g)+CO(g)2.将冶金级硅提纯以生成三氯硅烷Si(s)+3HCl(g) SiHCl3(g)+H2(g)3.通过三氯硅烷和氢气反应来生成SGS SiHCl3(g)+H2(g) Si(s)+3HCl(g)10、单晶硅生长：把多晶块转变成一个大单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。

《集成电路制造工艺》习题集第一章序言1.简述集成电路制造工艺发展的大致状况。

2.描述圆片和芯片的关系和区别。

3.和分立器件相比，集成电路有何特有的工艺？4.你如何理解集成电路制造工艺课程的性质和任务。

第二章 薄膜制备2.二氧化硅在半导体生产中有何作用？3.二氧化硅要阻挡杂质要满足什么条件？4.组成二氧化硅基本单元是什么？它有哪两种主要的结构？5.氧在二氧化硅中起何作用？它有哪两种基本形态？5.二氧化硅中的杂质主要有哪几种形式？它们对二氧化硅的结构有何影响？6.什么是热氧化生长法？热氧化后硅的体积如何变化？7.如果要行长20000A的二氧化硅膜，要消耗多少厚度的硅？8.写出三种的热氧化生长法的原理及各自的特点。

9.写出热氧化生长法的主要规律。

10.影响氧化生长速率的因素有哪些？11.在半导体生产中为何常采用干—湿—干的氧化方法。

如果要生长5000纳米的膜，需要多长的氧化时间？（已知在T=1200℃，B湿=117.5um2/min）12.描述二氧化硅-硅系统电荷的种类、产生原因及改进措施。

13.如何测试二氧化硅的厚度？14.二氧化硅的缺陷包括哪几个方面？15.叙述氢氧合成氧化的原理及特点。

16.叙述高压氧化的原理及特点。

17.什么叫掺氯氧化？它有何优点？掺氯氧化时要注意哪些问题？18.热分解氧化和热氧化有何区别？它有何特点？19.简述外延在半导体生产中的主要作用有哪些？20.叙述最常用的外延生长的化学原理？21.外延生长系统包括哪几个主要部份？加热炉的形状有哪几种，各有什么特点？22.画出四氯化硅汽化器的结构框图并说明其工作原理。

23.说明在外延生长过程中如何适当的选择四氯化硅的浓度和外延生长温度？24.外延生长中的热扩散效应对外延质量有何影响？如何减小热扩散现象？25.什么是外延中的自掺杂效应？自掺杂的原因是什么？如何减小自掺杂现象？26.什么是层错？产生的原因是什么？以（111）晶向为例说明如何用层错法测外延层的厚度？测量时要注意些什么问题？27.说明外延厚度的检测方法？28.说明用三探针法测外延层电阻率的原理和方法？29.简述硅烷热分解外延法的原理及特点？30.简述SOS外延的作用及方法。