1、叠加原理可用来计算线性电路的功率，但不适用于计算非线性电路的功率。
[×] 正确答案：即使对线性电路，功率也不能用叠加原理来计算。
2、如将一个Y 网络转换为△网络，当Y 网络的三电阻值都相等时，则转换后的△网络中的三电阻值也相等，均为Y 网络中电阻的3倍。
[√]3、如将一个△网络转换为Y 网络，当△网络的三电阻值都相等，则转换后的Y 网络中的三电阻值也相等，均为△网络中电阻的3倍。
[×]正确答案：如将一个△网络转换为Y 网络，当△网络的三电阻值都相等，则转换后的Y 网络中的三电阻值也相等，均为△网络中电阻的1/3倍。
4、一段含源支路中，其两端的复电压等于复电动势与复阻抗上压降的代数和。
[√]5、正弦交流电路中，流经任一节点的复电流的代数和恒等于零，即I∑=0。
[√] 6、正弦交流电路中，对于任一回路，0=∑U成立。
[√] 7、交流电路中，基尔霍夫第一定律和第二定律写成瞬时值表达形式、有效值表达形式或复数表达形式均成立。
[×]正确答案：交流电路中，基尔霍夫第一定律和第二定律写成瞬时值表达形式或复数表达形式均成立，但写成有效值表达形式不成立。
8、当RLC 串联电路发生谐振时，电路中的电流有效值将达到其最大值。
[√]9、RLC 串联电路中阻抗角0>ϕ时，电压超前电流，电路呈感性。
[√]10、RLC 并联电路发生并联谐振，则其0=-=C L B B B ,电路表现为感性。
[×[正确答案：RLC 并联电路发生并联谐振，则其0=-=C L B B B , 电路表现为纯电阻性。
11、在用符号法计算线性复杂正弦交流电路时，除叠加原理外，支路电流法、节点电压法、戴维南定理均不可使用。
[[×]正确答案：在用符号法计算线性复杂正弦交流电路时，支路电流法、节点电压法、戴维南定理和叠加原理均可使用。
12、一个二端网络，其电压和电流的最大值的乘积称为视在功率。
[×[]正确答案：一个二端网络，其电压和电流的有效值的乘积称为视在功率。
集成电路技术集成电路技术综合练习试卷（练习题库）1、什么叫半导体集成电路？2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写。
3、按照器件类型分，半导体集成电路分为哪几类？4、按电路功能或信号类型分，半导体集成电路分为哪几类？5、什么是特征尺寸？它对集成电路工艺有何影响？6、简述四层三结的结构的双极型晶体管中隐埋层的作用。
7、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响是？8、简单叙述一下pn结隔离的NPN晶体管的光刻步骤。
9、简述硅栅p阱CMOS的光刻步骤。
10、以P阱CMOS工艺为基础的BiCMOS的有哪些不足？11、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
12、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？13、什么是集成双极晶体管的无源寄生效应？14、什么是MOS晶体管的有源寄生效应？15、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？16、如何解决MOS器件的场区寄生MOSFET效应？17、如何解决MOS器件中的寄生双极晶体管效应？18、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？19、集成电路中常用的电容有哪些？20、为什么基区薄层电阻需要修正？21、为什么新的工艺中要用铜布线取代铝布线？22、电压传输特性23、开门电平24、关门电平25、逻辑摆幅26、静态功耗27、在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
28、两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何29、相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的？30、四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
31、为什么TT1与非门不能直接并联。
32、OC门在结构上作了什么改进,它为什么不会出现TT1与非门并联的问题？33、什么是器件的亚阈值特性，对器件有什么影响？34、MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？35、请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
CMOS集成电路的性能及特点1、功耗低CMOS集成电路采用场效应管，而且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。
实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。
单个门电路的功耗典型值仅为20uW，动态功耗（在1MHz工作频率时）也仅为几个mW。
2、工作电压范围宽CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。
国产CC4000系列的集成电路，可在3~18V电压下正常工作。
3、逻辑摆幅大CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电源低电位VSS。
当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。
因此，CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。
4、抗干扰能力强CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。
随着电源电压的增加，噪声容限电压的绝对值将成比例增加。
对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。
5、输入阻抗高CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄荷电流，通常情况下，等效输入阻抗高达103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。
6、温度稳定性能好由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。
一般陶瓷金属封装的电路，工作温度为-55 ~ +125℃；塑料封装的电路工作温度范围为-45 ~ +85℃。
7、扇出能力强扇出能力是用电路输出端所能带动的输入端数来表示的。
由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。
