当前位置：文档之家 › RS编解码的FPGA实现

RS编解码的FPGA实现

  • 格式：pdf
  • 大小：3.72 MB
  • 文档页数：69
7.会议论文朱起悦软件实现RS码纠错纠删译码1999
该文对软件实现RS码纠错纠删译码进行讨论,并涉及建立有限域的对数表和反对数表、RS码的生成多项式产生的RS码编码等有关问题。
8.学位论文丁丹萍微小卫星通信中基于FPGA的RS码编译码器的设计与实现2006
研制发射微小卫星,是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展,主要取决于微小卫星自身的一系列特点:重量轻,体积小,成本低,性能高,安全可靠,发射方便、快捷灵活等。在卫星通信系统中,由于传输信道的多径和各种噪声的影响,信号在接收端会引起差错,通过信道编码环节,可对这些不可避免的差错进行检测和纠正。
2.分析了天线相关(即相关瑞利衰落信道)对空时分组码的影响,提出了级联RS码的空时分组码模型,仿真表明,级联RS码能够有效的提高系统性能,大大的降低了系统误码率。
3.在熟悉正交频分复用基本原理的基础上,提出了基于RS码的OFDM系统,利用Simulink对系统进行仿真,仿真数据表明在RS码信道编码在大信噪比时误码率大大降低。
虽然RS编译码的算法已经比较成熟,但是由于RS码种类较多,具体应用不同,所以很难有适应各种系统的硬件实现。本文的主要目的就是开发基于IEEE802.16d 系统的RS编译码器的硬件实现,以求达到系统最好的性价比。
通过对标准中RS码特点的分析,对传统的RS译码器进行改进,提出了一种适用于该标准的RS译码方法。利用循环码的性质,改进伴随式计算模块,减少延迟时间;利用16d系统中RS码中已知删除位置的特点,简化删除位置多项式计算电路;通过对RS码实际应用环境的分析,减少利用迭代方法解关键方程时所需的基本单元数目。最终利用Verilog语言实现硬件电路,在FPGA上验证通过并应用于WiMAX 802.16d系统。
2009,38(3)
针对信道编码的盲识别问题,首次提出了RS码的盲识别方法.先针对无误码的情况,通过基于矩阵行向量化简(RREF)的方法估计RS码的码长、本原多项式和生成多项式等参数;继而,针对有误码的情况,通过基于RREF、容错矩阵分解(FTMD)和伽罗华域的傅里叶变换(GFFT)方法估计码长、本原多项式和生成多项式等参数,这是一个全新的研究课题,在智能通信、信息截获、密码分析等领域有重要的应用.仿真实验表明文中提出的方法在误码率为10-3的情况下,对于RS码的识别概率高于85%.
5.学位论文吴瑕RS码的研究与应用2001
该文主要是从工程应用的角度,讨论了RS码的几种编译码算法,并且着重论述了RS码的两个应用和如何用FPGA设计编译码器.该文主要的研究结果如下:1.介绍了信道编码的发展、应用,讨论了两种编码器的实现,并且论述了一种如何降低编码器复杂度的方法.2.详细研究了RS码的编译码原理,论述了几种经典的RS码的代数译码算法,并且比较了它们的实现复杂度.3.详细研究了无线ATM交换机的信道特性,提出了对ATM信元进行保护的RS码编码方案,并且论证了该方案的可行性.设计了ATM交换机中编译码器模块.4.详细研究了DVB系统中MPEG-2所选用的纠错码方案;并且结合实际项目,提出了适用于DVB上行信道的可行的纠错编码方案,设计出了MPEG-2流中的译码器模块.5.根据Euclid迭代译码算法,用FPGA设计实现了RS编译码器.
RS码的提出已有40余年的历史。经过几十年的发展,其理论基础已经比较完善。RS码有其特殊的代数结构,是一种建立在有限域基础上的多进制循环码,在编码和译码方面都有优势。可以利用一般的循环码编码器进行编码,结构非常简单。而且,其生成多项式结构比较特殊,即多项式的根是有限域上本原多项式根的连续次幂。根据这种结构,可以推导出相对于普通循环码而言较简单的译码方法。另外,还可以用迭代的算法来实现RS译码,非常适合VLSI实现。常用的迭代译码算法有伯利坎普-梅西算法(Berlekamp-massey),欧几里德(Euclid)算法等。
在微小卫星通信链路中,信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码,即内码为
(2,1,6)的卷积码,外码为(255,223)的RS码,中间进行交织操作。其中,里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码,是分组码中纠错能力最强的纠错码,一次可以纠正多个突发错误,广泛地用于空间通信中。
本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求,在用SystemView和C语言仿真的基础上,用硬件描述语言Verilog设计了RS(255,223)编码器和译码器,使用Modelsim软件进行了功能仿真,并通过Xilinx公司的软件ISE对设计进行综合、布局布线,最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中,完成了电路的设计并实现了编码译码的功能,表明本文设计的信道编解码器的正确性和实用性,满足了微小卫星通信分系统的技术要求。
4.以设计可复用的IP核为目的,用VerilogHDL硬件描述语言描述,以模块化设计方法设计一个RS编解码器,最后通过AlteraQuartusⅡ分析综合仿真,实现硬件电路。
3.期刊论文刘健.谢锘.周希元.LIU Jian.XIE Nuo.ZHOU Xi-yuan RS码的盲识别方法-电子科技大学学报
学位授予单位:东南大学
1.学位论文许拔深空通信中RS码的编译码算法研究2004
本文主要对应用于深空信道编码的RS码进行了研究。首先从信道编码的基本定理入手论述了在有干扰存在的信道上进行无差错传输的可能性,这是纠错编码研究的理论依据与努力方向。然后介绍了与纠错编码相关的代数基本知识,简单介绍几种常见的纠错编码码型,重点研究了RS码的时域编译码算法,并对具体参数的RS码的编译码实现过程进行了分析,在建立恰当的信道模型的基础上对RS码性能进行仿真分析,进一步提出了RS码频域编译码方法;在文章第三部分中对卷积码与Turbo码做了简单地介绍,文章最后简单论述了深空通信的信道特点,对国外现有的编译码系统进行了介绍与比较,并在此基础上针对我国具体国情与现实需要提出了这个课题即将采用的方案。
9.学位论文王卿RS码在卫星通信中的应用2003
该文分析了卷积码、RS码及其级联码的纠错原理与性能;针对"卫星数据采集系统"的特点提出了一种适用于该系统的级联码信道编码方案,并对该编码方案进行了仿真;然后用可编程逻辑器件实现了该方案中的RS码编解码器.RS译码器采用改进了的BM—Chien—Forney译码算法.实验结果表明,该信道编码方案具有良好的纠错性能,可以满足系统要求.
2.学位论文王虹级联RS码系统在瑞利衰落信道下的性能仿真及RS码的IP核设计2006
本文探讨了级联RS码系统在瑞利衰落信道下的性能,基于RS码的空时分组码系统,以及基于RS码的正交频分复用系统,并设计了RS编译码器IP核
,通过仿真验证了设计的正确性,主要完成的工作有以下几个方面:
1.给出了瑞利衰落信道的仿真模型,对RS码的性能指标进行了详细的分析。
6.学位论文罗开杰RS码编译码及其快速实现2001
在数字通信系统中可靠和快速往往是一对矛盾.若要快速,则必然使得每一个码元所占的时间缩短、波形变窄、能量减少,从而在受到干扰后产生错误的可能性增加,传送消息的速率变慢.如何较合理地解决可靠性和速度这一对矛盾,是正确设计一个通信系统的关键问题之一.该文详细介绍了信道编码中使用较多的循环码,BCH码和RS码的基本概念,同时对RS码的编译码算法进行了计算模拟仿真.把著名的RS码迭代译码算法进行了一定的修改,使其具有很多重复和递归结构,然后用基于VHDL的CPLC/FPGA技术流水线型实现.结果表明这个通过流水线型处理的系统在获取高的译码速度方面有很大的优势,并且它能同时纠通信信道中的随便机错和突发错.这样就较好地解决了这个问题.该文同时给出了可编程逻辑器件一般使用流程.文章的最后对当今最为热门的两种码卷积码和TURBO码也作一些介绍.
东南大学
硕士学位论文
RS编解码的FPGA实现
姓名:俞旋
申请学位级别:硕士
专业:软件工程(IC)指导教师:李智群;刘慎功
20080901
RS编解码的FPGA实现
作者:俞旋
4.学位论文高庆峰IEEE 802.16d系统中RS编译码器的设计与实现2008
IEEE 802.16d标准是WSolomon(RS)码是IEEE 802.16d 标准中信道编码的重要组成部分。信道编码经过几十年的发展,已经成为一门比较成熟的技术,在现代通信系统中有重要的应用。RS码是一种重要的信道编码,具有很强的纠错能力,尤其对于突发信道,其纠错能力可以充分的发挥。RS码是一种线性分组码,在应用中还可以与卷积码组成级联码,以提高系统的整体性能。在级联码中,卷积码通常作为内码,来纠正随机错误;RS码通常作为外码,来纠正突发错误。在IEEE 802.16d 系统中,RS码便是作为级联码的形式出现的。
10.会议论文曹沛先RS码的编译码的计算机模拟2002
对差错控制中的RS码的编码及其用Massey-Berlekamp算法(迭代算法)译码进行了模拟,然后,根据计算机模拟数字声音广播移动接收信道所产生的差错序列,并把RS码进行了符号交错,模拟了几组参数变化对性能改善的影响.
本文链接:/Thesis_Y1424494.aspx
授权使用:浙江工业大学图书馆(wfzjgydx),授权号:2bf9998c-a032-4e97-a6b1-9e690149b067
下载时间:2011年1月12日

合集下载

基于CycloneⅢ构成的RS编码系统

基于CycloneⅢ构成的RS编码系统

基于CycloneⅢ构成的RS编码系统苗鑫;邓攀;殷奎喜【摘要】本文采用Ahera公司的FPGA器件CycloneIII系列EP3CIO作为核心器件构成了R-S（255，223）编码系统；利用QuartusⅡ9．0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。

R—S（Reed—Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。

R—S （255，223）x6能够检测32字节长度和纠错16字节长度的连续数据错误信息。

%This paper uses Altera company FPGA Cyclone III series EP3C10 devices as a core component of R-S （255223） coding system;Using Quartus II 9.0 as a hardware emulation platform, using hardware description language Verilog__HDL programming, and through the JTAG interface and EP3C10 conneetion.R-S （ Reed-Solomon ） code is a kind of special non binary BCH code which＇s error correction capability is very strong, can deal with random and burst error, widely used in all kinds of communication systems and security systems.R-S （255223） code is capable of detecting and correcting the length of 32 bytes 16 byte length of continuous data error information.【期刊名称】《电子设计工程》【年(卷),期】2012(020)004【总页数】4页(P189-192)【关键词】CycloneⅢ;QuartusⅡ9．0;Verilog_HDL;R—S（255;223）．码【作者】苗鑫;邓攀;殷奎喜【作者单位】南京师范大学物理科学与技术学院,江苏南京210046;南京师范大学物理科学与技术学院,江苏南京210046;南京师范大学物理科学与技术学院,江苏南京210046【正文语种】中文【中图分类】TN911.22R-S码是用其发明人的名字Reed和Solomon命名的。

RS译码BM算法及IBM算法

RS译码BM算法及IBM算法

RS译码BM算法及IBM算法1966年，berlekamp利用迭代算法译bch码，避免了矩阵的逆计算，从而大大加快了译码速度。

1969年，j.l.massey从序列综合的角度重新推导了该算法，给出了迭代译码算法与序列的最短移位寄存器综合之间的关系。

我们称这一算法为berlekamp-massey算法(bm算法)。

在介绍RS码的BM算法之前，我们需要介绍RS码的伴随译码算法：让传输的码字多项式为C（x）？中国？1xn？1.c1x？c0ll错误个数为t的错误图样多项式为e(x)?etxt?...?e1x1，其中xi称为错误位置数，该位置的错误值是ei。

接收序列多项式r(x)?c(x)?e(x)?rn?1x则伴随式sj?r(?m0?j?1n?1l?...?r1x?r0)? e（？m0？j？1）j？1,2,..., D一?et(?t)lm0?j?1?...?e1(?l1)m0?j?1L伴随仅取决于传输过程中发生的错误模式，与编码数据无关。

顺序我席（i＝1,2，…，t）然后Sj？etxtm0？J1.e1x1m0？J1j？1,2,..., D一我们希望从这d-1个方程求出2t(?d?1)个未知数ei、xi(i?1,2,...,t)定义错误位置多项式? （x）？？（1？xxi）？1.1x？？2x2？。

？？txti?1t则由?(xi)?0(i?1,2,...,t)，可以得到? 11?? 1xi？1.2xi？2.伊克西？T0上式两端同乘以eixim0?j?1?t，我们有eixim0？J1.TIxim0？J1.T1.2eixim0？J1.T2.teixim0？J1.0上式对i=1,2,...,t求和得到? e（xii？1tm0？j？1？ti？1xim0？j？1？t？1？2xim0？j？1？t？2？…？ixim0？j？1）？0即sj?t??1sj?t?1??2sj?t?2?...??tsj?0由上式可以得到如下递推关系sj？？（？1sj？1？2sj？2？..？tsj？t）j？T1.D一此关系式可以用线性反馈移位寄存器表示，如下图2.4RS码的解码问题变成：已知D？1.伴随，设计一个最小阶的连接多项式?(x)?1??1x???2x2?...??txt的线性反馈移位寄存器（即最短线性反馈移位寄存器），生成这个伴随序列。

RS纠错编码原理及其实现方法

RS纠错编码原理及其实现方法


0110
6
α6
α (α 2 + α ) = α 3 + α 2 (mod p(α ))
1100
12
α7
α (α 3 + α 2 ) = α 3 + α +1 (mod p(α ))
1011
11
α8
α (α 3 + α +1) = α 2 +1 (mod p(α ))
0101
5
α9
α (α 2 +1) = α 3 + α (mod p(α ))
mi 表示第 i 个信息码， p j 表示第 j 个校验码
各个校验码可从下列线性方程组求得。
h11m1 + h12m2 + ... + h1k mk +1p1 + 0 p2 + ... + 0 pr = 0 h21m1 + h22m2 + ... + h2k mk + 0 p1 +1p2 + ... + 0 pr = 0 ... hr1m1 + hr2m2 + ... + hrk mk + 0 p1 + 0 p2 + ... +1pr = 0
4、RS 码的生成矩阵
G = [Ik p]
左边是 k × k 阶单位方阵。这相当于码字多项式的第 n −1次至 n − k 次的系数是信息位。而
其余的位校验位。
根据前面的定义 c(x) 是 g(x) 的倍式
c(x) = m(x)xn−k + r(x) = 0(mod g(x)) ( m(x)xn−k 表示在信息组后面插 n − k 个
RS编码

RS编码

RS 编码RS(255,249) 码的生成多项式为G （x ）=∏=-5)(i ia x ，其中a 为本原元，是本原多项式p （x ）=12348++++xxxx 的根。

RS 系统编码器可看作是一个多项式除法器，首先用kn x-乘以消息多项式m （x ），，即在信息码后附加（n-k ）个“0”， ，将得到的结果kn x -m （x ）除以g （x ），得到余式，b （x ）=112210...----++++k n k n xb x b x b b 为所求的校验位，从而，可将码字多项式表示为c （x ）=kn x -m （x ）+b （x ）。

RS 译码由于RS 码是一种循环码，令码字多项式为c （x ），错误多项式为e （x ），则接收多项式可表示为r （x ）= c （x ）+ e （x ）。

存在校验矩阵H ，使c*TH=0，!，定义接收矢量的伴随式S= r*TH=（t s s s 221,...,,）。

可得伴随式：)()(jjj a e a r s ==j=1,2,3,…n 可知伴随式完全由噪声E 决定，充分反映了信道干扰的情况。

循环码编码循环码通常采用码多项式描述, 假设(7, 4)循环码的码字为(1001000), 就可用T(x)=1+x3 表示。

特别是用g(x)表示前k- 1 位皆为0 的码组, 称为生成多项式。

由循环码的性质可知, 循环码对生成矩阵可由码对生成多项式g( x) 及其循环移位构成, (7, 4)循环码生成多项式g(x)=1+x+x3(1011)或g(x)=1+x2+x3(1101), 以选1011 为(7, 4)CRC 码的生成多项式, 用矩阵表示如下式2- 1。

根据生成矩阵, 就可利用上面介绍的方法设计编码器了。

还可以利用循环码自身的循环性, 更方便地实现编码器。

(7, 4)循环码为例, 若输入信息码元为u(x)=1+x3, 则: kn x-u （x ）=63x x +=x+)1m od(22x x x ++因此, 码多项式为:o （x ）=r （x ）+kn x -u （x ）=x+632x xx++其中r(x)=x+x2 为信息码元置为高位后整除生成多项式的余式, 它正好对应于校验序列。