数电实验报告2.1—基于Verilog HDL显示译码器设计

VerilogHDL实验报告实验一Modelsim仿真软件的使用一、实验目的（1）熟悉Modelsim 软件（2）掌握Modelsim 软件的编译、仿真方法（3）熟练运用Modelsim 软件进行HDL 程序设计开发二、实验内容1、实验要求用Verilog HDL 程序实现一个异或门，Modelism仿真，观察效果。

2、步骤1、建立工程2、添加文件到工程3、编译文件4、查看编译后的设计单元5、将信号加入波形窗口6、运行仿真3、方法moduleyihuo (a,b,c);inputa,b;output c;assign c=a^b;endmodule测试程序：module t_yihuo;reg a,b; wire c;initial begin a=0; forever #20 a=~a; end initial begin b=0; forever #30 b=~b; endyihuou1(a,b,c);endmodule二、实验结果波形图：三、分析和心得通过这次的实验，我基本熟悉Modelsim软件，掌握了Modelsim软件的编译、仿真方法。

同时在编写程序的过程中，加深了我对课上所讲的HDL的语法的认识。

实验二简单组合电路设计一、实验目的（1）掌握基于Modelsim的数字电路设计方法（2）熟练掌握HDL 程序的不同实现方法二、实验内容1、实验要求设计一个三人表决器（高电平表示通过），实验内容如下：（1）三个人，一个主裁判，两个副裁判；（2）规则：只要主裁判同意，输出结果为通过；否则，按少数服从多数原则决定是否通过。

使用 Verilog HDL 程序实现上述实验内容，并使用modelsim 仿真。

2、方法module test(a,b,c,s);inputa,b,c;output s;assign s=c|(b&a);endmodulemodulet_test;rega,b,c;wire s;initialbegina=0;forever#10 a=~a;endinitialbeginb=0;forever #20 b=~b;endinitialbeginc=0;forever#40 c=~c;endtest u1(a,b,c,s);endmodule三、实验结果四、分析和心得通过本次实验，我掌握基于Modelsim的简单数字电路设计方法，且尝试了用不同方法实现功能，三人表决器可以通过testbench测试程序实现，也可以利用always模块实现，可见程序的设计思想是很重要的。

verilog实验报告Verilog实验报告引言：Verilog是一种硬件描述语言（HDL），用于设计和模拟数字电路。

它是一种高级语言，能够描述电路的行为和结构，方便工程师进行数字电路设计和验证。

本实验报告将介绍我在学习Verilog过程中进行的实验内容和所获得的结果。

实验一：基本门电路设计在这个实验中，我使用Verilog设计了基本的逻辑门电路，包括与门、或门和非门。

通过使用Verilog的模块化设计，我能够轻松地创建和组合这些门电路，以实现更复杂的功能。

我首先创建了一个与门电路的模块，定义了输入和输出端口，并使用逻辑运算符和条件语句实现了与门的功能。

然后，我创建了一个测试模块，用于验证与门的正确性。

通过输入不同的组合，我能够验证与门的输出是否符合预期。

接下来，我按照同样的方法设计了或门和非门电路，并进行了相应的测试。

通过这个实验，我不仅学会了使用Verilog进行基本门电路的设计，还加深了对逻辑电路的理解。

实验二：时序电路设计在这个实验中，我学习了如何使用Verilog设计时序电路，例如寄存器和计数器。

时序电路是一种具有状态和时钟输入的电路，能够根据时钟信号的变化来改变其输出。

我首先设计了一个简单的寄存器模块，使用触发器和组合逻辑电路实现了数据的存储和传输功能。

然后，我创建了一个测试模块，用于验证寄存器的正确性。

通过输入不同的数据和时钟信号，我能够观察到寄存器的输出是否正确。

接下来，我设计了一个计数器模块，使用寄存器和加法电路实现了计数功能。

我还添加了一个复位输入，用于将计数器的值重置为初始状态。

通过测试模块，我能够验证计数器在不同的时钟周期内是否正确地进行计数。

通过这个实验，我不仅学会了使用Verilog设计时序电路，还加深了对触发器、寄存器和计数器的理解。

实验三：组合电路设计在这个实验中，我学习了如何使用Verilog设计组合电路，例如多路选择器和加法器。

组合电路是一种没有状态和时钟输入的电路，其输出只取决于当前的输入。

译码显示电路试验报告译码显示电路试验报告一、试验目标本试验主要目标是设计并实现一个译码显示电路，该电路接收一组二进制编码信号，并将其转换为对应的七段数码管显示输出，以实现数字的直观显示。

二、试验原理译码显示电路的核心原理是利用编码器将数字信号转换为二进制编码，再利用译码器将二进制编码转换对应的七段数码管点亮，以显示数字。

其中，七段数码管由七个独立的LED段（A、B、C、D、E、F、G）组成。

三、硬件设计1.编码器：采用4-to-16编码器，将4位二进制数转换为16位输出，以实现对输入信号的编码。

2.译码器：采用7-to-8译码器，将8位二进制数转换为7段数码管的输出，以实现对七段数码管的点亮。

3.数码管：采用共阳极七段数码管，接收译码器的输出信号，以显示相应的数字。

四、软件设计本试验采用Verilog HDL语言进行编程设计。

1.编码器模块：通过输入的4位二进制数，控制编码器的输出。

2.译码器模块：通过译码器将编码器的输出转换为七段数码管的输出。

3.数码管模块：通过驱动数码管的7个LED段，实现数字的显示。

五、测试与分析1.测试方法：通过改变输入的4位二进制数，观察数码管显示的数字是否正确。

2.测试结果与分析：对所有可能输入进行测试，均得到了正确显示结果，验证了电路的正确性。

六、结论本试验成功设计并实现了一个译码显示电路，该电路可以将4位二进制数转换为对应的七段数码管显示输出，实现了数字的直观显示。

本试验中，硬件设计合理，软件设计也达到了预期的目标。

但是，由于硬件设备的限制，本试验未能对更高位数的译码显示电路进行设计和测试。

在未来的工作中，我们建议进一步扩展电路的设计，以实现对更高位数数字的译码显示。

七、建议与展望本试验虽然已经实现了一个相对简单的译码显示电路，但是在实际应用中可能还需要进行一些改进和优化。

以下是对未来工作的建议和展望：1.考虑采用更先进的数字芯片技术，以提高电路的稳定性和可靠性。

verilog hdl实验报告《Verilog HDL实验报告》Verilog HDL（硬件描述语言）是一种用于描述电子系统的硬件的语言，它被广泛应用于数字电路设计和硬件描述。

本实验报告将介绍Verilog HDL的基本概念和使用方法，并通过实验展示其在数字电路设计中的应用。

实验目的：1. 了解Verilog HDL的基本语法和结构2. 掌握Verilog HDL的模块化设计方法3. 熟悉Verilog HDL的仿真和综合工具的使用实验内容：1. Verilog HDL的基本语法和结构Verilog HDL是一种硬件描述语言，其语法和结构类似于C语言。

它包括模块定义、端口声明、信号赋值等基本元素。

在本实验中，我们将学习如何定义Verilog模块，并使用端口声明和信号赋值描述数字电路的行为。

2. Verilog HDL的模块化设计方法Verilog HDL支持模块化设计，可以将复杂的电路分解为多个模块，每个模块描述一个子电路的行为。

在本实验中，我们将学习如何设计和实现Verilog模块，并将多个模块组合成一个完整的数字电路。

3. Verilog HDL的仿真和综合工具的使用Verilog HDL可以通过仿真工具进行功能验证，也可以通过综合工具生成实际的硬件电路。

在本实验中，我们将使用Verilog仿真工具对设计的数字电路进行功能验证，并使用综合工具生成对应的硬件电路。

实验步骤：1. 学习Verilog HDL的基本语法和结构2. 设计一个简单的数字电路，并实现Verilog模块描述其行为3. 使用仿真工具对设计的数字电路进行功能验证4. 使用综合工具生成对应的硬件电路实验结果：通过本实验，我们学习了Verilog HDL的基本概念和使用方法，并成功设计和实现了一个简单的数字电路。

我们使用仿真工具对设计的数字电路进行了功能验证，并使用综合工具生成了对应的硬件电路。

实验结果表明，Verilog HDL在数字电路设计中具有重要的应用价值。

一、实训目的本次数电数码管显示实训的主要目的是通过实际操作，让学生掌握数码管的基本原理、工作方式以及动态扫描显示电路的设计方法。

通过实训，学生能够熟练使用数码管进行数字显示，了解数码管驱动电路的设计和调试方法，并能够运用Verilog HDL语言进行层次化设计电路。

二、实训环境1. 实训仪器：数码管、数据选择器、可编程芯片（如FPGA/CPLD）、仿真软件（如ModelSim）、开发平台（如Quartus）等。

2. 实训内容：设计一个3位数码管动态扫描显示电路，显示学生学号的后3位数字。

提高性实验包括增加一个功能切换控制开关，以实现数码管显示数字的自动循环移位，以及其他显示功能。

三、实训原理数码管是一种常用的数字显示器件，分为七段数码管和十四段数码管。

本实训采用七段数码管，由七个LED灯组成，分别代表数字“0”至“9”以及部分字符。

数码管显示数字时，通过控制LED灯的亮灭来实现。

动态扫描显示电路利用了分时扫描技术，通过轮流点亮数码管的各个段，使得人眼感觉数码管同时显示多个数字。

动态扫描显示电路的关键在于控制各个数码管的显示时间以及段选信号的分配。

四、实训过程1. 设计电路原理图根据实训要求，设计一个3位数码管动态扫描显示电路的原理图。

电路包括数码管、数据选择器、可编程芯片以及时钟信号发生器等部分。

2. 编写Verilog HDL代码使用Verilog HDL语言编写数码管动态扫描显示电路的代码，实现电路的功能。

代码主要包括以下部分：（1）数码管段选信号发生器：产生数码管的段选信号，控制LED灯的亮灭。

（2）数码管位选信号发生器：产生数码管的位选信号，实现动态扫描。

（3）数据选择器：选择要显示的数字，并将其输出到数码管。

（4）时钟信号发生器：产生时钟信号，控制动态扫描的速度。

3. 仿真实验使用仿真软件对编写的Verilog HDL代码进行仿真实验，验证电路的功能。

观察仿真波形，确保电路能够正常工作。

《数字系统设计与Verilog HDL》实验报告（二）班级：自动1003班姓名：**学号：********实验二、四位并串转换电路一、实验目的1、了解及掌握时序电路的基本结构常用数字电路；2、通过ModelSim软件编写时序电路的程序进行仿真和调试。

二、实验内容1、熟悉时序电路中时钟的同步与异步用法；2、编写一个四位并串转换设计程序以及测试该模块的测试程序，要求如下：（1）输入一个四位二进制数pin；（2）每个时钟周期按从左往右的顺序输出一位pin的二进制位的数。

三、实验步骤及源程序新建工程及文件，分别添加设计程序及测试程序，进行编译及纠错，编译通过后运行程序仿真进行调试得出结果。

设计模块：module para_to_serial4(pin,clk,reset,sout);input [3:0] pin;input clk,reset;output sout;reg sout;reg [3:0] data;always @(posedge clk or negedge reset)beginif(~reset)beginsout<=1'b0;data<=pin;endelsebegindata<={data[2:0],data[3]};sout<=data[3];endendendmodule测试模块：`timescale 1ns/1nsmodule test_para_to_ser;wire sout;reg [3:0] pin;reg clk,reset;para_to_serial4 test1(pin,clk,reset,sout);initialbeginclk=1'b0;reset=1'b0;#5 reset=1'b1;#300 $stop;endinitialpin=4'b1001;always#5 clk=~clk;endmodule四、实验结果五、实验心得体会这次试验相对于上次有了一定的难度，由于这门课程刚开始学习，我还不能很好地从宏观把握这门课程，对这门课程的认识和理解还不够深刻，所以做实验时遇到了一些困难，虽然找了一些参考资料，有一定的帮助，但最后还是有点纠结，最终在和同学的交流中才比较深刻的对实验有了了解。

一、实验目的1. 理解并掌握显示译码电路的基本原理和工作方式。

2. 学习使用常用的显示译码器芯片，如BCD-7段译码器。

3. 通过实验验证译码器与数码管连接的正确性，并实现数字信号的显示。

4. 提高动手实践能力，加深对数字电路知识的理解和应用。

二、实验原理显示译码电路是数字电路中一种重要的组合逻辑电路，其作用是将输入的二进制或BCD码信号转换为对应的七段LED显示信号。

常见的七段显示器有共阴极和共阳极两种，本实验采用共阴极显示器。

译码器的主要功能是将输入的二进制或BCD码转换为对应的七段显示码。

以BCD-7段译码器为例，其输入为4位BCD码，输出为7个控制信号，分别对应七段LED显示器的7个段。

当输入为0000～1001时，译码器输出相应的段码，使得数码管显示0～9的数字。

三、实验器材1. 数字逻辑实验箱2. 74LS47 BCD-7段译码器3. 共阴极七段数码管4. 连接线5. 电源6. 示波器（可选）四、实验步骤1. 搭建电路根据实验电路图，将74LS47 BCD-7段译码器与共阴极七段数码管连接。

将译码器的输入端A、B、C、D分别连接到实验箱上的数字信号源，输出端a、b、c、d、e、f、g连接到数码管的相应段。

2. 测试电路将实验箱上的数字信号源设置为BCD码输入，依次输入0000～1001，观察数码管显示的数字。

若显示不正确，检查电路连接是否正确，包括译码器、数码管、信号源等。

3. 调试电路若显示不正确，根据译码器的工作原理，分析可能的原因，如译码器芯片损坏、电路连接错误等。

通过排除法，逐步调试电路，直至数码管显示正确。

4. 实验数据记录记录实验过程中数码管的显示结果，并与理论计算结果进行对比。

五、实验结果与分析1. 实验结果通过实验，数码管成功显示了0～9的数字，验证了显示译码电路的正确性。

2. 实验分析实验过程中，通过观察数码管显示结果，发现译码器芯片、电路连接等均正常。

实验结果表明，显示译码电路能够将输入的BCD码转换为对应的七段显示信号，实现数字信号的显示。

一、实验目的1. 熟悉数字电路的基本组成和设计方法。

2. 学习组合逻辑电路和时序逻辑电路的设计与实现。

3. 掌握Verilog HDL语言进行数字电路的设计与仿真。

4. 提高数字电路分析与设计能力。

二、实验内容本次实验主要设计一个数字钟电路，要求实现以下功能：1. 显示时、分、秒，时间周期为24小时。

2. 时间基准为1秒对应1Hz的时钟信号。

3. 可通过按键进行校时。

三、实验原理数字钟电路主要由以下部分组成：1. 振荡器：产生基准时钟信号。

2. 分频器：将基准时钟信号分频，得到1Hz的时钟信号。

3. 计数器：对1Hz的时钟信号进行计数，实现秒、分、时的计时。

4. 显示器：将计时结果显示出来。

5. 校时电路：通过按键进行校时操作。

四、实验步骤1. 使用Verilog HDL语言编写数字钟电路的代码。

2. 使用ModelSim进行仿真，验证电路功能。

3. 将代码编译并下载到FPGA芯片上。

4. 在FPGA开发板上进行实验，测试电路功能。

五、实验代码```verilogmodule digital_clock(input clk, // 基准时钟信号input rst_n, // 复位信号，低电平有效 input set, // 校时按键output [5:0] h, // 时output [5:0] m, // 分output [5:0] s // 秒);reg [23:0] counter; // 计数器reg [23:0] h_counter; // 时计数器reg [23:0] m_counter; // 分计数器reg [23:0] s_counter; // 秒计数器// 时计数器always @(posedge clk or negedge rst_n) beginif (!rst_n) beginh_counter <= 24'd0;end else beginif (counter >= 24'd86400) beginh_counter <= h_counter + 24'd1;counter <= 24'd0;end else begincounter <= counter + 24'd1;endendend// 分计数器always @(posedge clk or negedge rst_n) begin if (!rst_n) beginm_counter <= 24'd0;end else beginif (h_counter >= 24'd24) beginm_counter <= m_counter + 24'd1; h_counter <= 24'd0;end else beginm_counter <= m_counter + 24'd1; endendend// 秒计数器always @(posedge clk or negedge rst_n) begin if (!rst_n) begins_counter <= 24'd0;end else beginif (m_counter >= 24'd59) begins_counter <= s_counter + 24'd1;m_counter <= 24'd0;end else begins_counter <= s_counter + 24'd1;endendend// 时、分、秒输出assign h = h_counter[5:0];assign m = m_counter[5:0];assign s = s_counter[5:0];endmodule```六、实验结果1. 仿真结果：使用ModelSim对代码进行仿真，验证电路功能。

基于Verilog HDL数字频率计设计与实现课程设计任务书学院：计算机与通信工程学院专业：网络工程专业指导教师对学生在课程设计中的评价指导教师对课程设计的评定意见基于Verilog HDL数字频率计设计与实现摘要：在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。

测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。

电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。

直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。

本文阐述了用Verilog HDL语言设计了一个简单的数字频率计的过程关键词：周期；EDA；Verilog HDL；数字频率计；波形仿真目录1 引言......................................................... - 5 -1.1 数字频率计概述.......................................... - 5 -1.2 频率测量的思想和方法.................................... - 6 -2 Verilog HDL简介............................................. - 9 -2.1 Verilog HDL的简介....................................... - 9 -3 数字频率计系统框图.......................................... - 10 -3.1数字频率计系统框图...................................... - 10 -3.2数字频率计系统部件简介.................................. - 10 -4 基于Verilog HDL数字频率计程序设计.......................... - 11 -4.1数字频率计系统模块划分结构.............................. - 11 -4.2计数模块counter ........................................ - 12 -4.3门控模块gate_control ................................... - 15 -4.4分频模块fdiv ........................................... - 18 -4.5 寄存器模块flip_latch ................................... - 20 -4.6 多路选择模块data_mux ................................... - 22 -4.7 动态位选模块dispselect ................................. - 23 -4.8 BCD译码模块dispdecoder ................................ - 25 -4.9 顶层电路top ............................................ - 28 -5 总结........................................................ - 31 - 参考文献....................................................... - 32 -1 引言在电子测量领域中，频率测量的精确度是最高的，可达10—10E-13数量级。

一、实训目的通过本次数电译码器实训，旨在加深对数字电路基础知识的理解，掌握译码器的基本原理和设计方法，提高动手能力和电路调试技巧。

通过实际操作，培养学生独立分析和解决问题的能力，为后续相关课程的学习打下坚实基础。

二、实训环境1. 实训设备：数字电路实验箱、数字电路实验板、示波器、万用表、信号发生器等。

2. 实训软件：Multisim电路仿真软件。

三、实训原理译码器是一种将输入信号转换为输出信号的数字电路。

当输入信号为某个特定的值时，对应的输出信号为高电平，其他输出信号为低电平。

译码器可分为二进制译码器、十进制译码器和编码译码器等。

本次实训主要研究二进制译码器，其基本原理如下：1. 输入信号：n个二进制输入信号，表示为D0、D1、D2、...、Dn-1。

2. 输出信号：2^n个输出信号，表示为Y0、Y1、Y2、...、Y2^n-1。

3. 译码逻辑：当输入信号满足特定条件时，对应的输出信号为高电平，其余输出信号为低电平。

四、实训过程1. 实验准备：根据实验要求，设计一个4-16线译码器电路图，并选择合适的器件进行搭建。

2. 电路搭建：根据电路图，在数字电路实验板上搭建4-16线译码器电路，包括输入端、输出端和中间逻辑电路。

3. 电路调试：使用示波器和万用表检测电路的输入输出信号，确保电路正常工作。

4. 仿真验证：利用Multisim软件对电路进行仿真，观察电路在不同输入信号下的输出情况，验证电路的正确性。

5. 电路改进：针对仿真中发现的问题，对电路进行优化和改进。

五、实训结果与分析1. 电路搭建成功，输入输出信号符合预期。

2. 通过仿真验证，电路在不同输入信号下均能正常工作。

3. 在仿真过程中，发现以下问题：（1）当输入信号为全0时，输出信号不稳定，存在误判现象。

（2）当输入信号变化时，输出信号存在延迟现象。

4. 针对以上问题，采取以下改进措施：（1）增加输入端保护电路，防止输入信号为全0时电路出现误判。