2011年电子科技大学829数字电路与模拟电路考研试题答案

电子科技大学2010 -2011学年第二学期期末考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式：闭卷考试日期：20 11 年7 月7 日考试时长：_120___分钟课程成绩构成：平时30 %，期中30 %，实验0 %，期末40 %本试卷试题由__六___部分构成，共__6___页。

I. Fill your answers in the blanks(2’ X 10=20’)1. A parity circuit with N inputs need N-1XOR gate s. If the number of “1” in an N logic variables set, such as A、B、C、…W, is even number, then__________A B C W⊕⊕⊕⋅⋅⋅⋅⊕=0 .2. A circuit with 4 flip-flops can store 4bit binary numbers, that is, include 16 states at most.3. A modulo-20 counter circuit needs 5 D filp-flops at least. A modulo-288 counter circuit needs 3 4-bit counters of 74x163 at least.4. A 8-bit ring counter has 8 normal states. If we want to realize the same number normal states, we need a 4bit twisted-ring counter.5. If the input is 10000000 of an 8 bit DAC, the corresponding output is 5v. Then an input is 00000001 to the DAC, the corresponding output is 5/128 (0.0391) V; if an input is 10001000, the corresponding DAC output is 5.3125V.II. Please select the only one correct answer in the following questions.(2’ X 5=10)B ) chips of 4K ⨯4 bits RAM to form a 16 K ⨯ 8 bits RAM.A) 2 B) 8 C) 4 D) 162. To design a "01101100" serial sequence generator by shift registers, we need a( A)-bit shift register as least.A) 5 B) 4 C) 3 D) 63. For the following latches or flip-flops, ( B) can be used to form shift register.A) S-R latch B) master-slave flip-flop C) S-R latch with enable D) S’-R’ latch4. Which of the following statements is correct? ( C )A) The outputs of a Moore machine depend on inputs as well as the states.B) The outputs of a Mealy machine depend only on the states.C) The outputs of a Mealy machine depend on inputs as well as the states. D) A), B), C) are wrong.5. There is a state/output table of a sequential machine as the table 1, what the input sequences isdetected? ( D )A) 11110 B) 11010 C) 10010 D) 10110Table 1III.Analyze the sequential-circuit as shown in figure 1. [15’]1. Write out the excitation equations, transitionequations and output equation. [5’]2. Assume the initial state is Q 2Q 1=00, complete thetiming diagram for Q 2 ,Q 1 and Z.( Don ’t need consider propagation delay of each component)[10’]Figure-1解答：激励方程: D 1=Q 1⊕Q 2，D 2= Q /1+ Q /2转移方程：Q 1 *= D 1=Q 1⊕Q 2，Q 2 *=D 2= Q /1+ Q /2 输出方程：Z= Q 1•Q 2IV. Design a Mealy sequential detector with one input x and one output z. If and only if xdescribe the state meaning and finish the state/output table. [15] Example ： x ：0 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 z ：0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 1XState meaningS 0 1 Initial A A,0 B,0 Received 1 B C,0 D,0 Received 10 C E,0 B,0 Received 11 D C,0 F,0 Received 100 E A,0 B,1 Received 111 F C,0F,1S*,ZV. Analyze the circuit as shown below, which contains a 74x163 4-bit binary counter, a 74x138[15’] ’ output F. [5’]2. Write out the sequence of states for the 74x161 in the circuit. [7’]3. Describe the modulus(模) of the circuit. [3’]解答：F=D2=Y6/=(QDQCQBQA /)/ 状态序列：0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,0,1,2，… M=15VI.the state transition sequence is 0→2→4→1→3→0→…with the binary code. 1. Fill out the transition/output table. [8’]2. Write out the excitation equations and output equation. [4’]3. List the complete transition/output table, and check the self-correct. [3’] transition/output table ： 74X161的功能表输入 当前状态 下一状态 输出CLR_L LD_L ENT ENP QD QC QB QA QD* QC* QB* QA* RCO 0 X X X X X X X 0 0 0 0 1 0 X X X X X X D C B A 1 1 0 X X X X X QD QC QB QA 1 1 X 0 X X X X QD QC QB QA 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 0 0 1 0 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 0complete transition/output table:输出方程：Z=Q1Q0检查自启动：当Q2Q1Q0=101，可得下一状态为001；当Q2Q1Q0=110，可得下一状态为101；当Q2Q1Q0=111，可得下一状态为001。

新版杭州电⼦科技⼤学电⼦科学与技术考研经验考研参考书考研真题在决定考研的那⼀刻，我已预料到这⼀年将是怎样的⼀年，我做好了全⾝⼼地准备和精⼒来应对这⼀年枯燥、乏味、重复、单调的机械式⽣活。

可是虽然如此，我实在是⼀个有⾎有⾁的⼈呐，⾯对诱惑和惰性，甚⾄⼏次妥协，妥协之后⼜陷⼊对⾃⼰深深的⾃责愧疚当中。

这种情绪反反复复，曾⼏度崩溃。

所以在此想要跟各位讲，⼼态⽅⾯要调整好，不要像我⼀样使⾃⼰陷⼊极端的情绪当中，这样⽆论是对⾃⼰正常⽣活还是考研复习都是⾮常不利的。

所以我想把这⼀年的经历写下来，⽤以告慰我在去年饱受折磨的⼼脏和躯体。

告诉它们今年我终于拿到了⼼仪学校的录取通知书，你们的付出和忍耐也终于可以扬眉了。

知道⾃⼰成功上岸的那⼀刻⼼情是极度开⼼的，所有⼼酸泪⽔，⼀扫⽽空，只剩下满⼼欢喜和对未来的向往。

⾸先⾮常想对⼤家讲的是，⼤家选择考研的这个决定实在是太正确了。

⾮常⿎励⼤家做这个决定，⼿握通知书，对未来充满着信念的现在的我尤其这样认为。

当然不是说除了考研就没有了别的出路。

只不过个⼈感觉考研这条路⾛的⽐较⽅便，流程也⽐较清晰。

没有太⼤的不稳定性，顶多是考上，考不上的问题。

⽽考得上考不上这个主观能动性太强了，就是说，⾃⼰决定⾃⼰的前途。

所以下⾯便是我这⼀年来积攒的所有⼲货，希望可以对⼤家有⼀点点⼩⼩的帮助。

由于想讲的实在⽐较多，所以篇幅较长，希望⼤家可以耐⼼看完。

⽂章结尾会附上我⾃⼰的学习资料，⼤家可以⾃取。

⼀、杭州电⼦科技⼤学电⼦科学与技术的初试科⽬为：（101）思想政治理论、（201）英语⼀、（301）数学⼀、(849)数字电路与信号系统⼆、(849)数字电路与信号系统参考书⽬为：《数字电⼦技术基础》潘松等编，科学出版社《数字电⼦技术基础》阎⽯主编，⾼等教育出版社，《信号与系统》郑君⾥等编，⾼等教育出版社先说英语，最重要的就是两个环节：单词和真题。

关于单词单词⼀定要会，不⽤着急做题，先将单词掌握牢，背单词的⽅式有很多，我除了⽤乱序单词，我还偏好使⽤⼿机软件，背单词软件有很多，你们挑你们⽤的最喜欢的就好，我这⾥就不做分享了。

电子科大模电期末真题10~11学院___________________ 系别____________ 班次_____________ 学号__________ 姓名________________………….……密…..……….封……..……线………..…以………..…内………....答…………...题…………..无…….….效…..………………..电子科技大学二零一零至二零一一学年第 1 学期期末考试模拟电路基础课程考试题A卷（120 分钟）考试形式：开卷考试日期2011年1 月 5 日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分一二三四五六七八九十合计复核人签名得分签名一、填空题（共30分，共 15个空格，每个空格2 分）1、共发射极放大器（NPN管），若静态工作点设置偏高，可能产生_饱和__失真，此时集电极电流会出现__上___（上、下）削峰失真。

2、某晶体管的极限参数P CM = 200 mW，I CM = 100 mA，U(BR)CEO = 30 V，若它的工作电压U CE为10 V，则工作电流不得超过20 mA；若工作电流I C = 1 mA，则工作电压不得超过30 V。

4、电路及直流测试结果如图1所示，分别指出它们工作在下列三个区中的哪一个区(恒流区、夹断区、可变电阻区)。

得图1(a) 恒流区 ; (b) 可变电阻区 。

5、由三端集成稳压器构成的直流稳压电路如图2所示。

已知W7805的输出电压为5V ，I Q ＝10 mA ，晶体管的β＝50，|U BE |＝0.7 V ，电路的输入电压U I ＝16 V ，三极管处于放大 （放大，饱和，截止）状态， R 1上的电压为 5.7 V ，输出电压U o 为 9 V 。

图26、设图3中A 均为理想运放，请求出各电路的输出电压值。

U 01= 6 V; U 02= 6 V; U 03= 4 V; U 04= 10 V; U 05= 2 V; U 06= 2 V 。

电子科技大学二零零九年至二零一零学年第二学期“数字逻辑设计及应用”课程考试题（半期）（120分钟）考试日期2011年4月23日一二三四五六七八九十总分评卷教师I. To fill the answers in the “( )” (2’ X 19=38)1. [1776 ]8 = ( 3FE )16 = ( 1111111110 )2= ( 1000000001 ) Gray .2. (365)10 = ( 001101100101 )8421BCD＝( 001111001011 ) 2421 BCD.3.Given an 12-bit binary number N. if the integer’s part is 9 bits and the fraction’s part is 3 bits ( N = a8 a7 a6 a5 a4 a3 a2 a1 a0 . a-1 a-2 a-3), then the maximum decimal number it can represent is ( 511.875 ); the smallest non-zero decimal number it can represent is ( 0.125 ).4. If X’s signed-magnitude representation X SM is（110101）2, then it’s 8-bit two’s complement representation X2’s COMP is( 11101011 ) , and (–X)’s 8-bit complement representation (–X) 2’s COMP is ( 00010101 )2 .5. If there are 2011 different states, we need at least ( 11 ) bits binary code to represent them.6.If a positive logic function expression is F=AC’+B’C(D+E)，then the negative logic function expression F = ( (A+C’)(B’+(C+DE)) ).7. A particular Schmitt-trigger inverter has V ILmax = 0.7 V, V IHmin = 2.1 V, V T+= 1.7 V, and V T-= 1.3 V, V OLmax=0.3V, V OHmin=2.7V. Then the DC noise margin in the HIGH state is ( 0.6V ), the hysteresis is ( 0.4V ). 8.The unused CMOS NAND gate input in Fig. 1 should be tied to logic ( 1 ).Fig.1Circuit of problem I-89. If number [ A ] two’s-complement =11011001and [ B] two’s-complement=10011101 , calculate[-A-B ]two’s-complement, [-A+B ]two’s-complement and indicate whether or not overflow occurs.[-A-B ] two’s-complement=[ 10001010 ], overflow: [ yes ][-A+B ] two’s-complement=[ 11000100 ], overflow: [ no ].10.The following logic diagram Fig.2 implements a function of 3-variable with a 74138. The logic function can be expressed as F (A,B,C) = ∑A,B,C ( 0,1,2 ).Fig.2 Circuit of problem I-10II. There is only one correct answer in the following questions.(3’ X 9 = 27)1. Which of the following Boolean equations is NOT correct? ( B )A) A+0=A B) A1 = AC) D)2. Suppose A2’s COMP =（1011），B2’s COMP =（1010），C2’s COMP =（0010）. In the following equations, the most unlikely to produce overflow is（ C ）。

西安电子科技大学《电路、信号与系统》真题2011年(总分：75.00，做题时间：90分钟)一、{{B}}{{/B}}(总题数：6，分数：24.00)1.T等于______。

∙ A.20s∙ B.40s∙ C.60s∙ D.120s（分数：4.00）A.B.C. √D.解析：[解析] [*]，f(k)的周期T为T1、T2、T3的最小公倍数，即为60s。

2.-τδ"(τ)dτ等于______。

∙ A.δ(t)+u(t)∙ B.δ(t)+δ'(t)∙ C.δ'(t)+2δ(t)+u(t)∙ D.δ'(t)（分数：4.00）A.B.C. √D.解析：[解析] [*]3.卷积积分(t+1)u(t+1)*δ'(t-2)等于______。

∙ A.δ(t-1)∙ B.u(t-1)∙ C.δ(t-3)∙ D.u(t-3)（分数：4.00）A.B. √C.D.解析：[解析] 原式=tu(t)*δ'(t-1)=[tu(t)]'*δ(t-1)=u(t)*δ(t-1)=u(t-1)。

4.______。

∙ A.1∙ B.0.5π∙ C.π∙ D.2π（分数：4.00）A.B. √C.D.解析：[解析] 根据傅里叶变换定义式，有F(jω)=[*]f(t)e-jωt dt，则：[*]根据常用傅里叶变换，可知Sa(t)[*]F(jω)=πG2(ω)。

所以：[*]5.因果信号f(k)F(z)的收敛域为______。

∙ A.|z|＞2∙ B.|z|＞1∙ C.|z|＜1∙ D.1<|z|＜2（分数：4.00）A. √B.C.D.解析：[解析] 离散系统因果信号收敛域为|z|＞a，非因果信号收敛域为|z|＜b，因为F(z)=[*]的极点为p1=-1，P2=2。

所以，当|z|＜1时，则f(k)为非因果信号；当1＜|z|＜2时，则f(k)为因果信号及非因果信号两部分；当|z|＞2时，则f(k)为因果信号。

电子科技大学模拟电路期末（2000-2011）试卷14份+答案每份不同电子科技大学模电子科技大学模拟电路期末（2000-2011）试卷14份+答案每份不同电子科技大学模拟电路期中（2004-2011）试卷12份+答案每份不同电子科技大学数字逻辑电路本科试卷（2002年以后）17套（每份不同）829数字电路与模拟电路2000-2010真题与答案电子科大模拟电路简答题试题库（100道左右）电子科技大学考研模拟电路2007-2010 四份电子科技大学模拟电路吴援明课后习题答案电子科技大学模拟电路PPT 3份电子科技大学数字逻辑电路PPT 2份数字逻辑电路课后答案拟电路期中（2004-2011）试卷12份+答案每份不同电子科技大学数字逻辑电路本科试卷（2002年以后）17套（每份不同）829数字电路与模拟电路2000-2010真题与答案电子科大模拟电路简答题试题库（100道左右）电子科技大学考研模拟电路2007-2010 四份电子科技大学模拟电路吴援明课后习题答案电子科技大学模拟电路PPT 3份电子科技大学数字逻辑电路PPT 2份数字逻辑电路课后答案所有资料不重复。

淘宝网：/item.htm?id=9960243831电子科技大学二零零五至二零零六学年第二学期期中考试“数字逻辑设计及应用”课程考试题期中卷（120分钟）考试形式：闭卷考试日期2006年4月22日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分一二三四五六七八九十合计一、填空题（每空1分，共15分）1、( 323 )10=( 101000011 ) 22、(0. 4375 )10=( 0.0111 ) 23、(1101．0011) 2 = ( 13.1875 )104、（FD．A）16 = ( 11110000.1010 ) 2= ( 360.50 )85、( 4531 )10 = ( 0100 0101 0011 0001 ) 8421BCD 。

十四套名校数电考研真题、答案与详解网学天地（）出品版权所有！目 录1华中科技大学2008年《电子技术基础》考研真题与答案 (1)2电子科技大学2010年《数字电路》考研真题与答案 (6)3浙江大学2011年《信号系统与数字电路》考研真题与答案 (14)4吉林大学2010年《电子技术》考研真题与答案 (20)5南开大学2011年《电子综合基础》考研真题与答案 (23)6华南理工大学2011年《电子技术基础》考研试题 (27)7哈尔滨工业大学2010年《电子技术基础》考研真题与答案 (33)8哈尔滨工业大学2010年《电路与数字电子技术》考研真题与答案 (39)9哈尔滨工业大学2010年《信号与系统、数字电路》考研真题与答案 (40)10复旦大学2009年《电子线路与集成电路设计》考研真题与答案 (48)11东南大学2008年《信号与系统、数字电路》考研真题与答案 (52)12深圳大学2011年《数字电路与专业综合》考研真题与答案 (60)13重庆大学2010年《电子技术一》考研真题与答案 (67)14北京邮电大学2009年《电子电路》考研真题与答案 (71)网学天地（ ）出品 版权所有！ 11 华中科技大学2008年《电子技术基础》考研真题与答案数字电子技术部分一、填空题（每空1分，共20分）4．数字电路中的三极管一般工作于________区和________区。

答案：截止 饱和5．(63)O 的二进制补码是________，格雷码是________。

答案：(101100)B (101010)B6．四个逻辑变量的最小项最多有________个，任意两个最小项之积为________。

答案：16 07．触发器是对脉冲________敏感的存储单元电路，锁存器是对脉冲________敏感的存储电源电路。

答案：边沿 电平8．对于一个含有逻辑变量A 的逻辑表达式L ，当其他变量用0或1代入后，表达式可化简为：L =________或________时，会产生竞争冒险。

………密………封………线………以………内………答………题………无………效……电子科技大学二零XX 至二零XX 学年第X 学期期终考试模拟集成电路原理课程考试题 A 卷（120分钟）考试形式：开卷考试日期20XX 年月日课程成绩构成：平时10 分，期中0 分，实验10 分，期末80 分一二三四五六七八九十合计一．选择题（共20题，每题2分，共40分）1.对于MOS管, 当W/L保持不变时, MOS管的跨导随漏电流的变化是( B )A. 单调增加B. 单调减小C. 开口向上的抛物线D.开口向下的抛物线.2. 对与MOS器件,器件如果进入饱和区, 跨导相比线性区将( A )Ａ增加 B.减少 C不变 D 可能增加也可能减小3. 在W/L相同时, 采用”折叠”几何结构的MOS管较普通结构的MOS管, 它的栅电阻( C )A 增大B 不变C 减小D 可能增大也可能减小4. 关于衬底PNP,下列说法正确的是( A )A．所有衬底PNP集电极电压必须相同.B．所有衬底PNP发射极电压必须相同.C．所有衬底PNP基极电压必须相同.D．所有衬底PNP各个电极电压可以任意设定5. 对于扩散电阻, 其宽度越大, 则电阻值越易做得( A )A 精确, B误差大, C 误差可大可小, D电阻间的相对误差大.6. 室温下, 扩散电阻阻值的温度系数为( A )A 正, B零, C负, 可正可负7.在集成电路中决定互联线宽度的因素有( A )A．大电流密度限制.B．Si-Al互熔问题.C．互联线的温度系数………密………封………线………以………内………答………题………无………效……D．是否形成欧姆接触.8. 套筒式共源共栅运放和折叠式共源共栅运放相比, 它的( B )较大些A. 最大电压输出摆幅B. 差模增益C. 极点频率D.功耗9.在版图设计上, 采用比例电阻和比例电容的设计可以( C )A. 提高电阻或电容自身的绝对精度,B. 提高电阻或电容自身的相对精度,C. 减小电阻或电容间的比例误差D. 无影响10.差分对中, 不影响其共模抑制比的因素为( C )A．差分管的对称性B．电流源的交流阻抗C．输入电压幅度D．电阻R C1和R C2的对称性11. Cascode电流镜的最小输出电压V MIN(out)的值为( C )A．V ON+V TN B.2(V ON+V TN) C. 2V ON+V TN D. V ON+2V TN12.对于ED NMOS基准电压源电路, 其中的两个NMOS的工作状态为( A )A, 都是饱和区B. 一个是饱和区, 一个是线性区C 都是线性区D都是亚阈值区13正偏二级管正向压降具有( B )温度特性.A . 零 B. 负 C. 正 D. 可正可负14. MOS共栅放大器的特点是( D )A．放大器输入输出反相, 输入阻抗高B．放大器输入输出同相, 输入阻抗高………密………封………线………以………内………答………题………无………效……C．放大器输入输出反相, 输入阻抗低D．放大器输入输出同相, 输入阻抗低15. 电路的主极点是( D )A离原点最远的极点, 它对应电路的-3dB带宽B 离原点最远的极点, 它对应电路的单位增益带宽C离原点最近的极点, 它对应电路的单位增益带宽D.离原点最近的极点, 它对应电路的-3dB带宽16.在CMOS差分输入级中, 下面的做法哪个对减小输入失调电压有利( C )A．增大有源负载管的宽长比.B．提高静态工作电流..C．增大差分对管的沟道长度和宽度D．提高器件的开启(阈值)电压17.在差分电路中, 可采用恒流源替换”长尾”电阻. 这时要求替换”长尾”的恒流源的输出电阻( A )A．越高越好, B.越低越好 C. 没有要求D. 可高可低18. 和共源极放大器相比较, 共源共栅放大器的密勒效应要( A )A.小得多B相当, C 大得多. D不确定19.在版图设计上, 采用比例电阻和比例电容的设计可以( C )A. 提高电阻或电容自身的绝对精度,B. 提高电阻或电容自身的相对精度,C. 减小电阻或电容间的比例误差D. 无影响20.对于差分对的版图设计下列（ D ）图最优.………密………封………线………以………内………答………题………无………效……二． 简答题（共5题，每题4分， 共20分）1. 画出共源共栅放大器基本结构, 简述其工作原理及特点.答:基本原理：M1为输入器件，M2为共源共栅器件，共源级M1将输入电压信号Vin 转换为电流信号g m Vin ，该电流信号流入M2漏端，从其源端输入到负载。

电子科技大学《数字电路》真题2010年(总分：140.00，做题时间：90分钟)一、{{B}}选择题{{/B}}(总题数：10，分数：20.00)1.两个二进制数进行算术运算，下面______说法是不正确的。

• A.两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出• B.两个最高位不同的补码进行相加运算，肯定不会产生溢出• C.两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出• D.两个补码的减法运算可以用加法器来实现（分数：2.00）A.B.C. √D.解析：2.以下描述一个逻辑函数的方法中______只能唯一表示。

• A.表达式• B.逻辑图• C.真值表• D.波形图（分数：2.00）A.B.C. √D.解析：3.在不影响逻辑功能的情况下，CMOS与非门的多余输入端可______。

• A.接高电平• B.接低电平• C.悬空• D.通过电阻接地（分数：2.00）A. √B.C.D.解析：4.欲产生序列信号11010111，则至少需要______级触发器。

• A.2• B.3• C.4• D.5（分数：2.00）A.B. √C.D.解析：5.一个8位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为______。

• A.11001111• B.11110100• C.11110010• D.11110011（分数：2.00）A.B. √C.D.解析：6.为构成4096×16的RAM区，共需1024×4位的RAM芯片______片。

• A.64• B.8• C.16• D.32（分数：2.00）A.B.C. √D.解析：7.逻辑函数F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之间满足______关系。

• A.对偶• B.相等• C.香农展开• D.反演（分数：2.00）A. √B.C.D.解析：8.移位寄存器由8级触发器组成，用它构成的扭环形计数器具有______种有效状态；用它构成的环形计数器具有______种有效状态，构成线性反馈移位寄存器具有______种有效状态。

电子科技大学二零零九年至二零一零学年第二学期“数字逻辑设计及应用”课程考试题（半期）（120分钟）考试日期2011年4月23日I. To fill the answers in the “( )”(2’ X 19=38)1. [1776 ]8= ( 3FE)16 = ( 1111111110)2= ( 1000000001) Gray .2. (365)10 = ( 001101100101)8421BCD＝( 001111001011) 2421 BCD.3. Given an 12-bit binary number N. if the integer’s part is 9 bits and the fraction’s part is 3 bits ( N = a8 a7 a6a5a4a3a2a1a0 . a-1a-2a-3), then the maximum decimal number it can represent is ( 511.875 ); the smallest non-zero decimal number it can represent is ( 0.125).4.If X’s signed-magnitude representation X SM is（110101）2, then it’s 8-bit two’s complement representation X2’s COMP is( 11101011 ) , and (–X)’s 8-bit complement representation (–X) 2’sis ( 00010101 )2 .COMP5. If there are 2011 different states, we need at least ( 11 ) bits binary code to represent them.6.If a positive logic function expression is F=AC’+B’C(D+E)，then the negative logic function expression F = ( (A+C’)(B’+(C+DE)) ).7. A particular Schmitt-trigger inverter has V ILmax = 0.7 V, V IHmin = 2.1 V, V T+ = 1.7 V, and V T-= 1.3 V, V OLmax=0.3V, V OHmin=2.7V. Then the DC noise margin in the HIGH state is ( 0.6V), the Arrayhysteresis is ( 0.4V).8.The unused CMOS NAND gate input in Fig. 1 should be tied tologic ( 1 ).Fig.1Circuit of problem I-89. If number [ A ] two’s-complement =11011001and [ B]two’s-complement=10011101 , calculate[-A-B ]two’s-complement, [-A+B ]two’s-complement and indicate whether or not overflow occurs.[-A-B ]two’s-complement=[ 10001010], overflow: [ yes ][-A+B ]two’s-complement=[ 11000100], overflow: [ no].10.The following logic diagram Fig.2 implements a function of 3-variable with a 74138. The logic function can be expressed as F (A,B,C) = ∑A,B,C ( 0,1,2 ).Fig.2 Circuit of problem I-10评分基本标准： 每空1分，错则全扣。

电子科技大学《电磁场与电磁波》考研真题2011年(总分：150.00，做题时间：90分钟)一、{{B}}填空题{{/B}}(总题数：13，分数：24.00)1.在静态电磁场问题中，两种介质分界面上法向分量连续的物理量分别是______和______。

（分数：2.00）填空项1:__________________ （正确答案：电流密度(J) 磁感应强度(B)）解析：2.导电介质中存在时谐电磁场时，其传导电流和位移电流的相位差为1。

（分数：1.00）填空项1:__________________ （正确答案：90°）解析：3.静电场中引入标量位的条件是1；时变场中引入矢量位的条件是2。

（分数：2.00）填空项1:__________________ （正确答案：[*]）解析：4.对于一个已知的边值问题，有多种不同的方法可以用来求解。

要使所得的结果是正确的，求解时应该保持______和______不变。

（分数：2.00）填空项1:__________________ （正确答案：方程边界条件）解析：5.两块成60°的接地导体板，角形区域内有点电荷+q。

若用镜像法求解区域的电位分布，共有______个像电荷，其中电荷量为+q的像电荷有______个。

（分数：2.00）填空项1:__________________ （正确答案：5 2）解析：6.坡印亭定理是关于电磁能量的守恒定理，其中单位时间内体积V中减少的电磁能量为 1，单位时间内流出体积V的电磁能量为 2。

（分数：2.00）填空项1:__________________ （正确答案：[*]）解析：7.若平面电磁波在空气中的波长λ0=2m，则在理想介质(ε=4ε0，μ=μ0，σ=0)中传播时，其相位常数β= 1rad/m。

（分数：1.00）填空项1:__________________ （正确答案：2π）解析：______方向传播的______极化波。

西安电子科技大学《信号、电路与系统》考研真题2011年(总分：75.00，做题时间：90分钟)一、{{B}}选择题{{/B}}(总题数：6，分数：24.00)1.如图所示电路，如1A电流源产生功率为50W，则元件N上电流I为______。

∙ A.3A∙ B.-3A∙ C.5A∙ D.-5A（分数：4.00）A.B. √C.D.解析：[解析] 求解电路如图所示，由题可得知电流源两端电压：[*]根据KVL定理，可得10Q电阻电压为：[*]则元件N上的电流为：I=4+1=-3A [*]2.如图所示电路，ab端等效电容C ab等于______。

∙ A.40μF∙ B.50μF∙ C.10μF∙ D.110μF（分数：4.00）A. √B.C.D.解析：[解析] 电容串并联的等效容值计算公式如下：C1串[*]；C1并[*]。

利用该特性对图示电路依次进行等效解析如下：20μF与20μF串联，得10μF；10μF与50μF并联，得60μF；60μF与30μF串联，得20μF；20μF与20μF并联，得40μF。

3.如图所示电路，负载阻抗Z L为多大时吸收最大功率?______∙ A.8-j4Ω∙ B.8+j4Ω∙ C.3-j4Ω∙ D.3+j4Ω（分数：4.00）A.B.C. √D.解析：[解析] 求戴维南等效。

开路电压：[*]短路电流[*]，所以：Z eq=3+j4Ω根据最大功率传输定理的阻抗匹配，匹配阻抗为等效阻抗的共轭，即Z L=(3+j4)*=3-j4时，Z L吸收最大功率。

4.如图所示电路，，则电压为______。

∙ A.6∠0°V∙ B.12∠0°V∙ C.24∠0°V∙ D.48∠0°V（分数：4.00）A.B.C. √D.解析：[解析] 求解电路如图所示，原边线圈电流为i2，副边线圈的电流i1，根据理想变压器的特性，可知[*]。

[*]在副边电路有[*]，原边电路等效电压为[*]。

图1一、填空题1．五个变量构成的所有最小项之和等于 ( )。

2．已知某数的二进制原码表示为 ( 110110) 2 , 则其对应的8-bit 补码表示为 ( )2。

3．已知∑=CB A F ,,)3,0(，则∑='C B A F ,,（ ）。

4．要使D 触发器按'*Q Q =工作，则D 触发器的输入D=（ ）。

5．用移位寄存器产生1101010序列，至少需要（ ）位的移位寄存器。

二、单项选择题：1. 若要将一异或门当作反相器（非门）使用，则输入端A 、B 端的连接方式是（ ）。

A. A 或B 中有一个接“0”B. A 或B 中有一个接“1”C. A 和B 并联使用D. 不能实现 2．组合电路的竞争冒险是由于（ ）引起的。

A. 电路不是最简B. 电路有多个输出C. 电路中使用不同的门电路D. 电路中存在延时3．某一逻辑函数真值表确定后，下面描述该函数逻辑功能的表达式中，具有唯一性的是（ ）。

A ．该逻辑函数的最简与或式B ．该逻辑函数的积之和标准型C ．该逻辑函数的最简或与式D ．该逻辑函数的和之积式4．若最简状态转换表中，状态数为n ，则所需状态变量数K 为 （ ）的整数．A ．n K 2log =B ．n K 2log <C ． n K 2log ≥D ． n K 2log ≤5．某计数器的状态转换图如图1所示，其该计数器的模为（ ）。

A ． 八 B. 五 C. 四 D. 三三、 组合电路分析：1．求逻辑函数 Z Y X Y X Z X F ⋅'⋅+⋅+⋅'= 的最简积之和表达式。

2．已知逻辑函数∑=ZY X F ,,)7,5,1(， 请写出该函数的标准和（最小项之和）表达式：3．找出逻辑表达式X W Y W F ⋅+'⋅'=对应的电路的所有静态冒险。

四、组合电路设计：1、试用一片三输入八输出译码器74X138和适当的与非门实现函数：∑=Z Y X W F ,,,)15,14,10,6,3(画出电路连接图。