组合逻辑电路3、4节
- 格式：doc
- 大小：1.12 MB
- 文档页数：18
4.3编码器导读:在这一节中，你将学习：⏹ 编码器的概念⏹ 由门电路构成的三位二进制编码器 ⏹ 由门电路构成的二-十进制编码器 ⏹ 优先编码器的概念⏹典型的编码器集成电路74LS148及74LS1474.3.1编码器的概念在数字电路中，通常将具有特定含义的信息（数字或符号）编成相应的若干位二进制代码的过程，称为编码。
实现编码功能的电路称为编码器。
其功能框图如图4-17所示。
编码器的特点是当多个输入端的其中一个为有效电平时，编码器的输出端并行输出相应的多位二进制代码。
按照被编码信号的不同特点和要求，有二进制编码器、BCD 码编码器、优先编码器之分。
图4-17编码器框图4.3.2二进制编码器用n 位二进制代码对M=2n 个信号进行编码的电路叫二进制编码器。
1．三位二进制编码器图4-18是3位二进制编码器的框图。
它有8个数据输入端代表8种需要编码的信息，用I 0~I 7表示。
输出端是用来进行编码的3位二进制代码，用C 、B 、A 表示。
由于编码器在任何时刻只能对一个输入端信号进行编码，所以不允许两个或两个以上输入端同时存在有效信号。
如对I 0 进行编码，就是使输入端I 0 有效而其它输入端无效，此时输出有一组代码相对应。
有效信号有两种方式：一是I 0加高电平而其它输入端加低电平，这称为“输入高电平有效”；另一种为”输入低电平有效”。
假设输入端信号为高电平有效，电路对M 个信号 n 位二进制代码其编码，C 、B 、A 为其编码输出，则可得到如表4-8所示真值表。
由于I 0~I 7是一组互相排斥的变量，所以真值表可以采用简化形式列出来，如表4-9所示。
根据表4-9可知，只需要将输出端为1的变量加起来，便可得到输出端的最简与或表达式，即：图4-18 3位二进制编码器框图 表4-8 三位二进制编码器的真值表表4-9 简化真值表7654I I I I C +++= 7632I I I I B +++= 7531I I I I A +++=II7ABC3位二进制编码器根据上述各表达式可直接画出3位二进制编码器的逻辑电路图如图4-19所示。
图4-19 3位二进制编码器的逻辑电路图2．优先编码器优先编码器事先对输入端进行优先级别排序，在任何时刻仅对优先级别高的输入端信号响应，优先级别低的输入端信号则不响应。
图4-20是8-3线优先编码器74LS148的逻辑符号和引脚图，其真值表如表4-10所示。
图4-20 74LS148的逻辑符号和引脚图由74LS148真值表4-10可知，该编码器有8个信号输入端、3个代码输出端、1个输入使能端、1个输出使能端和1个输出扩展端：（1）74LS148输入端为低电平有效，输出端以反码的形式表示。
（2）EI为输入使能端。
低电平有效。
EI=1时不管输入端是否有效，输出端均为高电平，编码器处于“非工作状态”；而EI=0时，编码器处于“工作状态”。
（3）EO为输出使能端，低电平有效。
当EI=0且输入端无有效信号时，EO=0。
故EO=0实际上表示编码器处于工作状态，但此时“无编码信号输入”。
（4）CS为输出扩展端，低电平有效。
当编码器处于工作状态且“有编码信号输入”时，CS＝0。
故CS的低电平实际上表示编码器处于工作状态，且“有编码信号输入”。
表4-10 74LS148真值表4.3.3二－十进制编码器在数字电路中，还有一种常用的编码器称为二—十进制编码器。
就是用二进制码表示十进制数的编码器。
因十进制数中有十个数码，所以必须用四位二进制码才能完成对十进制数的十个数码进行编码。
通常用四位二进制码组成8421BCD码来表示十进制数，则二-十进制编码器的真值表如表4-11所示。
表4-11 二-十进制编码器的真值表由表4-11可知，输出逻辑函数表达式为：D＝I8＋I9C＝I4＋I5＋I6＋I7B＝I2＋I3＋I6＋I7A＝I1＋I3＋I5＋I7＋I9根据上述各表达式可直接画出二－十进制编码器逻辑图如图4-21所示。
图4-21 二－十进制编码器逻辑图在数字电路中，常用的二－十进制优先编码器有10-4线8421BCD编码器74LS147，它的逻辑符号和引脚图如图4-22所示，它的真值表如表4-12所示。
图4-22 74LS147的逻辑符号和引脚图由真值表4-12可知，74LS147的优先级别从9至1递降，输入端为低电平有效，当输入端1～9均无效时，表示对0进行编码。
输出端均以反码的形式出现。
表4-12 74LS147真值表4.3.4 编码器应用举例例4-10图4-23 是用十个按键、74LS147及非门组成的一个简单的键盘编码器，试分析其工作原理。
图4-23 一个简单的键盘编码器解：如图，每个按键对应一个十进制数，所有按键的一端接地，另一端接到编码器74LS147的各个输入端，同时通过电阻接到电源。
表4-13 例4-10真值表当按下某一个键（除0键外）时，它所连接的编码输入端就为低电平，该按键表示的十进制数就被编码为相应的8421BCD码。
当0键按下时，编码器所有输入端均为高电平，此时编码器输出0000。
具体实现的功能见表4-13所示真值表。
例4-11用二片8-3线优先编码器74LS148扩展为16-4线优先编码器，逻辑电路图如图4-24所示。
试分析其工作原理。
图4-24 用二片8-3线优先编码器扩展为16-4线优先编码器解：根据表4-10对图4-24进行分析，可知：该图将高位片的EO接低位片的EI。
当高位片输入端无有效信号输入时，EO=0，使低位片的EI=0，则低位片可以输入信号。
当高位片有有效信号输入时，EO=1，使低位片的EI=1，禁止低位片工作。
设13有输入信号，因13输入端为高位片的5脚，此时对应的高位片编码A2A1A0为010、EO=1、CS=0，低位片的EI=EO=1，所以不工作，此时对应的低位片输出A2A1A0为111、CS=1、EO=0。
所以A3A2A1A0=0010。
图4-24接成的16-4线优先编码器的真值表如表4-14所示。
表4-14 16—4优先编码器真值表自测练习1．二进制编码器有8个输入端，应该有（）个输出端。
2．三位二进制优先编码器74LS148的输入2，4，13引脚上加入有效输入信号，则输出代码为（）。
3．二-十进制编码器有（）个输出端。
4．二－十进制优先编码器74LS147的输入端第3、12、13引脚为逻辑低电平，则输出第6脚为逻辑（）电平，第7脚为逻辑（）电平，第9脚为逻辑（）电平，第14脚为逻辑（）电平。
5．74LS148输入端中无有效信号时，其输出CS为（），EO为（）。
6．74LS148输出端代码以（）（原码，反码）形式出现。
7．74LS147输入端为（）电平有效，输出端以（）（原码，反码）形式出现。
8．图4-24是用两片74LS148接成的一个16－4线优先编码器，输入信号EI为输入使能端，输出信号EO为（），CS为（）。
4.4译码器导读:在这一节中，你将学习： ⏹ 译码器的概念⏹ 由门电路构成的三位二进制译码器 ⏹ 三位二进制集成译码器74LS138 ⏹ 二-十进制集成译码器74LS42 ⏹ 用集成译码器构成组合逻辑电路 ⏹ 共阴极和共阳极数码显示管⏹显示译码器74LS47、74LS48和CD45114.4.1译码器的概念把具有特定含义的二进制代码“翻译”成数字或字符的过程称为译码，实现译码操作的电路称为译码器。
译码器是一个多输入，多输出的组合逻辑电路，根据功能可分为：二进制译码器、BCD 码译码器和显示译码器。
图4-25为译码器功能框图。
图4-25 译码器框图4.4.2二进制译码器二进制译码器通常有n 个输入端，2n 个输出端，并且每一个输出端对应一个n 个输入端组成的最小项，这是二进制译码器的一个重要特点。
二进制译码器的功能与二进制编码器刚好相反，它是将具有特定含义的不同二进制代码辨别出来，并转换成相应的信号。
n 个输入端组成的代码值确定后，2n 个输出端中总有一个（且只有一个）为高电平（或低电平），其余为低电平（或高电平）。
常见的MSI 集成译码器有2线-4线、3线-8线和4线-16线译码器。
三位二进制(3线-8线)译码器的真值表如表4-15所示，它有三个输入端A 2、A 1、A 0，用于输入三位二进制代码，有八个输出端Y 0~Y 7，为八个互斥的信号。
它是通过输出端的逻辑高电平来识别不同的输入代码的，这称为“输出高电平有效”。
n 位二进制代码M 个输出信号表4-15 三位二进制译码器真值表由表4-15可得输出逻辑函数表达式：0210Y A A A = 1210Y A A A = 2210Y A A A = 3210Y A A A = 4210Y A A A = 5210Y A A A = 6210Y A A A =7210Y A A A = 由输出逻辑函数表达式可知，三位二进制译码器的输出端包含了三个输入端变量A 2、A 1、A 0组成的所有最小项。
由上述逻辑表达式可画出由门电路构成的三位二进制译码器的逻辑电路图，如图4-26所示。
图4-26 三位二进制译码器逻辑图常用的集成三位二进制(3线-8线)译码器有74LS138，它的逻辑符号和引脚图如图4-27所示。
图4-27 74LS138逻辑符号和引脚图A2、A1、A0为二进制译码输入端，Y0~Y7为译码输出端（低电平有效），G1、G2A、G2B 为选通控制端。
当G1＝1、G2A+G2B= 0 时，译码器处于工作状态；当G1＝0或G2A+G2B = 1时，译码器处于禁止状态。
表4-16为74LS138的真值表（其中G2＝G2A+G2B）。
由表4-16可知，译码器74LS138输出端包含了输入端变量A2、A1、A0组成的所有最小项的非，这一特点在其应用中要经常用到。
表4-16 74LS138的真值表4.4.3二－十进制译码器将输入的4位8421BCD码翻译成0～9十个十进制数的电路称为二-十进制译码器。
二-十进制译码器有四个输入端和十个输出端。
分别用A3、A2、A1、A0和Y0～Y9表示。
由于二-十进制译码器有4个输入端，10个输出端，所以又称为4线-10线译码器。
常用的集成二-十进制（4线-10线）译码器为74LS42，其引脚排列图如图4-28所示。
图4-28 74LS42引脚图表4-17是4 -10线译码器74LS42的真值表，输入是8421BCD 代码，输出Y 0~Y 9为低电平有效。
当74LS42输入伪码1010～1111时，输出Y 0~Y 9都为高电平1，不会出现低电平0。
因此，译码器不会产生错误译码。
由表4-17可知，74LS42的输出逻辑表达式为：1239012380123701236012350123401233012320123101230 A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y ========== 表4-17 4线-10线译码器74LS42的真值表4.4.4用译码器实现逻辑函数如前所述，对于二进制译码器，其输出为输入端的全部最小项（或最小项的非），而且每一个输出端Y i 为一个最小项（或最小项的非）。
