基于FPGA的CIC滤波器实现_朱国军

基于FPGA的CIC抽取滤波器设计与实现雷能芳【期刊名称】《计算机与数字工程》【年(卷),期】2012(040)001【摘要】现场可编程门阵列(FPGA)器件广泛应用于数字信号处理领域,而使用VHDL或Verilog HDL语言进行设计比较复杂.针对软件无线电中的多速率信号处理技术,提出了一种采用DSPBuilder实现级联积分梳状(CIC)抽取滤波器的FPGA 实现方案.软件仿真和硬件测试验证了设计的正确性和可行性.%Field Programmable Gate Array(FPGA) devices is widely used in the field of digital signal processing, but it is complicated to design using VHDL or Verilog HDL. For the multi-rate signal processing technology in software radio, this paper porposed a scheme for implementation of Cascade Integrator Comb decimation filter based on FPGA and DSP Builder. The correctness and feasibility of the design is verified by software simulation and hardware test.【总页数】3页(P137-139)【作者】雷能芳【作者单位】渭南师范学院物理与电气工程学院渭南714000【正文语种】中文【中图分类】TN713【相关文献】1.CIC抽取滤波器的改进及其FPGA的实现 [J], 郑瑾;葛临东;李冰2.FPGA中CIC抽取滤波器增益校正的实现 [J], 金燕;李松;冯晓东3.CIC抽取滤波器的MATLAB设计及FPGA实现 [J], 杨翠娥4.改进型CIC抽取滤波器的FPGA实现 [J], 谢海霞;赵欣5.改进型CIC抽取滤波器设计与FPGA实现 [J], 张杰;戴宇杰;张小兴;吕英杰因版权原因，仅展示原文概要，查看原文内容请购买。

CIC滤波器改进及其FPGA实现李凯勇【摘要】On the basis of analysis of the structure and characteristics of the multi-stage CIC filter, the paper elaborates an efficient FPGA implementation method which uses the Hogenauer "cut off" theory which can eliminate some of the less signifi-cant bits from the former class to improve the CIC filter performance, and realize a multi-stage CIC filter on FPGA. The timing simulation analysis of Quartus Ⅱ verifies the correctness and feasibility of the method and shows that the method can meet the re-quirements of modern mobile communication system and improve the system operation efficiency. The improvement of the inter-nal register bits wide saves great hardware resources and increases running speed.%在分析多级CIC滤波器结构和特性的基础上,阐述了一种利用Hogenau er“剪除”理论通过消除来自前级的一些较低有效位来提高CIC滤波器性能,并完成多级CIC滤波器的高效FPGA实现方法.通过Quartus Ⅱ时序仿真分析验证了该方法的正确性和可行性,能够满足现代移动通信系统要求,提高了系统运算效率.通过对内部寄存器的位宽进行改进,极大地节约了硬件资源,提高了系统运行速率.【期刊名称】《现代电子技术》【年(卷),期】2013(036)001【总页数】3页(P61-63)【关键词】CIC滤波器;混叠;剪除;FPGA【作者】李凯勇【作者单位】青海民族大学物理与电子信息工程学院,青海西宁810007【正文语种】中文【中图分类】TN713-34数字下变频（DDC）技术不仅是软件无线电核心技术之一，还是中频数字化接收系统重要组成部分。

基于FPGA的改进型中值滤波研究尉明靖;古军【期刊名称】《电子测试》【年(卷),期】2011(000)012【摘要】针对图像处理的实时性要求越来越高,本文研究了以FPGA为主要硬件平台,使用Verilog硬件描述语言来对采集的视频信号进行中值滤波预处理。

在传统中值滤波算法的基础上,充分利用了系统的硬件资源,提出了一种基于FPGA的新型流水线中值滤波设计方法。

与传统方法相比较,该方法极大地提高了系统的处理速度以及保证了实时性的要求,可以应用于实时性要求较高的场合。

最后还对整个系统的实现方法在QuartusII软件中进行了仿真,通过仿真结果验证了其可行性。

%As real time requirement on image settlement goes more and more precise, this paper aims to take PFGA as hardware desktop and make use of Verilog hardware description language to have a median filter on video signal. On the basis of the traditional median filtering algorithm, this paper makes the best of system hardware resource, so here comes a design method based on assembly line. Compared with traditional designs, such design has greatly accelerated processing speed and ensured real time requirement, hence it can be used in some place where needs more real time requirement. At last, such design has had an simulation to the whole system＇s implementation method with the environment of QuartusII , and according to such simulation its feasibility has been testified.【总页数】4页(P50-53)【作者】尉明靖;古军【作者单位】电子科技大学自动化工程学院,四川成都611731;电子科技大学自动化工程学院,四川成都611731【正文语种】中文【中图分类】TP399【相关文献】1.基于FPGA的快速中值滤波算法研究 [J], 秦立敏;陈玲;李金龙;高晓蓉;郭建强;王泽勇2.基于改进型中值滤波的高密度椒盐噪声图像去噪算法研究 [J], 刘杨3.基于FPGA的红外图像中值滤波算法研究与实现 [J], 孙少伟;杨粤涛;杨炳伟;钟海林4.基于FPGA的时序优化中值滤波算法研究 [J], 王正家;吕召锐;刘文超;钱峰5.基于FPGA的改进型中值滤波算法研究 [J], 沈学利;王肃国因版权原因，仅展示原文概要，查看原文内容请购买。

基于FPGA的CIC滤波器的设计与仿真作者：欧阳丹李璋来源：《数字化用户》2014年第01期【摘要】基于积分级联梳状（CIC）滤波器的工作原理，应用verilog HDL语言及Quartus II软件，通过引入分频器可以分别实现多级CIC抽取滤波器和多级CIC插值滤波器的功能，且能改变CIC滤波器的抽取率和插值率。

并对仿真结果进行分析，验证了该设计方法的可靠性和可行性。

【关键词】CIC；分频器；FPGA；Quartus II在数字信号处理中，随着采样速率的不断提高，采样之后的数据流速率会变的很高，这就会导致在后面的信号处理中的速度跟不上数据流速率。

实现采样后速率的改变（抽取与内插）的关键问题是怎样实现一个满足抽取或内插（抗混叠）要求的数字滤波器。

该滤波器性能的好坏直接影响采样后速率变换的效果及实时处理能力。

积分级联梳状（CIC）滤波器就是一种被广泛应用于软件无线电中实现抽取或插值的滤波器。

由于它结构简单，没有乘法器，只有加法器、积分器和寄存器，因此在高速率不宜进行过多乘法运算的系统中，相对于普通的FIR滤波器来说具有较大的优势。

本文介绍的设计方法可以方便的实现CIC抽取滤波器与插值滤波器之间的转换，并能根据要求改变相应的抽取速率和插值速率。

一、 CIC滤波器的结构和工作原理CIC滤波器是一种基于零极点相抵消的FIR滤波器，由图可知它包括三个基本组成部分：积分器、抽取器和梳状滤波器，如图1-1和图1-2所示，积分部分的积分器是单极点的IIR滤波器，并且反馈系数为1，也可看成是累加器，根据Z变化，积分器的传输函数为，梳状滤波器是一个对称的FIR滤波器。

其传输函数为，式中，D是设计参数，称为微分延迟，则一个多级CIC滤波器的传递函数为。

二、 CIC滤波器的设计方案设计的CIC滤波器原理方框图，它包含分频器fre_div，CIC抽取滤波器cic_cq，CIC插值滤波器cic_cz三个部分，通过控制分频器的E端口，可控制CIC抽取滤波器和CIC插值滤波器的选取，当E=1’b1时，CIC抽取滤波器选通；当E=1’b0时，CIC插值滤波器选通。

基于FPGA的CIC滤波器设计高红梅【摘要】CIC滤波器是一种结构简单、规整,占用存储量小的滤波器,是高速抽取和插值系统中非常有效的单元.本文在分析CIC滤波器原理的基础上,采用常规方法完成该四级滤波器的设计,在Quartus II软件上进行了仿真并在FPGA上进行了硬件实现.结果表明CIC内插滤波器可以在采点较少的输入信号中加入一系列的数可以使波形的输出更加的完善,提高了采样速率,适用于高速多速率信号处理系统.【期刊名称】《广东通信技术》【年(卷),期】2019(039)001【总页数】5页(P25-28,35)【关键词】软件无线电;CIC滤波器;数字下变频;现场可编程门阵列(FPGA)【作者】高红梅【作者单位】诺基亚上海贝尔软件有限公司【正文语种】中文1 引言在软件无线电中，数字线变频器接收经过高速采样的中频数字信号，将所需的频带下变到基带。

它一般位于信号处理链的前端，靠近A/D。

它主要由数字振荡器、数字乘法器、数字滤波器三部分组成[1-3]。

DDC（ Digital Down Converter，数字下变频）中数字滤波器的主要作用是抽取、低通滤波，一般由FIR滤波器实现。

但FIR滤波器需要大量的乘法器，且一般DDC中的采样速率很高，因此FIR滤波器需要工作在很高的频率，使用资源多、功耗大。

鉴于此，当前的专用DDC芯片中，一般采用了一种高效的滤波器---CIC滤波器作为第一级滤波器，实现抽取、低通滤波；第二级则采用一般的FIR或FIR实现的特殊滤波器，此时它们工作在较低的频率下，且滤波器的参数得到了优化，因此更容易以较低的阶数实现，节省资源，降低功耗[4-6]。

CIC(Cascade Integrator Comb) Filter，即级联积分梳状滤波器，是一种在多速率信号处理中广泛应用的高效抽取或内插滤波器。

它具有只需加法器,不需要乘法器,运算速度快,易于工程实现等特点。

本文在研究CIC滤波器基本原理的基础上，重点研究CIC滤波器设计方法，分析CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响，并通过QuartusII软件仿真CIC滤波器，在FPGA芯片中实现该功能。

基于FPGA的CIC数字滤波器的设计摘要：级联积分梳状（Cascade Integrator Comb，CIC）滤波器是数字系统中实现大采样率变化的多速率滤波器，已经证明是在高速抽取和插值系统中非常有效的单元，在数字下变频（DDC）和数字上变频（DUC）系统中有广泛的应用。

它不包含乘法器，只是由加法器，减法器和寄存器组成，而且需要的加法器的数目也减少了许多，因此CIC滤波器比FIR和IIR滤波器更节省资源，并且实现简单而高速。

本文主要讨论了CIC滤波器的基本原理和基于FPGA的仿真实现方法，具体是采用Verilog HDL语言编程，将滤波器分为积分器模块和梳状器模块2个部分，对每个模块进行具体的功能分析和设计实现，最后通过Modelsim 仿真对滤波器的性能进行分析，验证了设计的正确性。

关键词：CIC滤波器；抽取；FPGA；Verilog HDLthe Design of Cascade Integrator Comb Filter Based on FPGAAbstract:CIC (Cascade Integrator Comb, CIC) filter is a digital system to achieve large changes in multi-rate sampling rate filter, which has been proven to be a very effective unit in the high-speed extraction and interpolation system. It is widely used in the digital down conversion (DDC ) and digital up conversion (DUC) systems. It does not contain the multiplier, but just composes by adders, subtractors and registers, and the number of needing adders is reduced a lot. So it takes fewer resources than FIR filter and IIR filter. And the speed of CIC filter is very high and it is also very convenient to realize.This article discusses the basic principles of CIC filter and the simulation way based on FPGA. The modules were described with Verilog HDL. Firstly, the filter was divided into two parts which were integration module and the comb module. Then the function of each module were analyzed and designed. Finally the performance of the filter was analyzed under ModelSim and the correctness of the design was verified. Keywords：CIC filter; Decimation; FPGA; Verilog HDL1. 引言：数字滤波是数字信号分析中最重要的组成部分之一，数字滤波与模拟滤波相比，具有精度和稳定性高，系统函数容易改变，灵活性高，不存在阻抗匹配问题，便于大规模集成，可实现多维滤波等优点。

基于FPGA的CIC滤波器实现
朱国军;张浩;张志军
【期刊名称】《电子科技》
【年(卷),期】2006(000)011
【摘要】CIC滤波器已经被证明是在高速抽取和插值系统中非常有效的单元.针对软件无线电中的多速率信号处理,结合二进制补码表示法,介绍了积分梳状滤波器的基本组成原理,以及决定滤波器性能的参数选择.最后给出了基于FPGA的具体实现方法及仿真结果.
【总页数】4页(P19-22)
【作者】朱国军;张浩;张志军
【作者单位】西安电子科技大学,雷达信号处理国家重点实验室,陕西,西安,710071;西安电子科技大学,雷达信号处理国家重点实验室,陕西,西安,710071;西安电子科技大学,雷达信号处理国家重点实验室,陕西,西安,710071
【正文语种】中文
【中图分类】TN7
【相关文献】
1.基于FPGA的CIC滤波器的设计与实现 [J], 徐艳;田克纯
2.CIC滤波器改进及其FPGA实现 [J], 李凯勇
3.基于FPGA的CIC滤波器优化设计与实现 [J], 许彦辉;年夫顺;张超
4.基于FPGA实现高插入CIC滤波器 [J], 凌云志;陈向民
5.基于FPGA的多级CIC滤波器的设计与实现 [J], 王璞;张玉明;田野;张坤;杨军
因版权原因，仅展示原文概要，查看原文内容请购买。

毕业设计开题报告电子信息工程基于FPGA的CIC滤波器的设计与仿真一、综述本课题国内外研究动态，说明选题的依据和意义基于多速率信号处理原理，设计了用于下变频的CIC抽取滤波器，由于CIC滤波器结构只用到加法器和延迟器，没有乘法器，很适合用FPGA来实现。

滤波器的结构简单, 需要的存储量小, 是被证明在高速抽取和插值系统中非常有效的单元。

随着数字信号处理算法的不断优化，数字信号处理器（Digital Signal Processors, DSPs）性能的不断提高，数字信号处理技术越来越被广泛地应用在各个领域。

数字信号处理技术正朝着高速高性能方向发展，因此这对数字信号处理的手段和工具也提出了更高的要求。

随着现场可编程门阵列（Field Programmable Gate Array, FPGA）制造工艺的不断改进，其集成度和性能的不断提高，采用FPGA对数字信号进行处理越来越受到重视。

与DSP相比，FPGA有着不可比拟的优势。

一方面，与DSP靠程序指针来运行程序相比，FPGA 执行算法的本质是靠电路并行执行的，因此在同样的时钟频率下，使用FPGA完成数字信号处理算法要比使用DSP快得多。

另一方面，由于FPGA编程灵活，资源可重新配置，使得在实现数字信号处理时更加灵活，成本更低。

因此，FPGA性能的不断提高，能够满足未来复杂数字信号高速实时处理的要求。

用FPGA设计滤波器，无非是是设计一些乘累加单元，其滤波器的各种特性即滤波参数可以通过MATLAB仿真获得。

所以首先要做的是确定你滤波器的设计要求，在MATLAB中仿真设计出该滤波器，从而导出滤波器系数，才能在FPGA中使用。

CIC滤波器由于其无需乘法器以及结构特殊，在移动电视直放站的数字信号处理中，可以高效地胜任抽取滤波的任务。

然而C1C滤波器也有缺陷，一者通带下垂严重，二者信号折叠带衰减不充分，而且此两者难以兼顾。

RS修正法和Kaiser—Hamming补偿法联合使用于CIC滤波器的改进技术中，有效地解决了该问题。

cic滤波器的FPGA实现发布时间：2016-01-26 15:07:21技术类别：CPLD/FPGA一、关于多采样率数字滤波器很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。

前面所说的FIR，IIR滤波器都是只有一个采样频率，是固定不变的采样率，然而有些情况下需要不同采样频率下的信号，具体例子我也不解释了，我们大学课本上多速率数字信号处理这一章也都举了不少的例子。

按照传统的速率转换理论，我们要实现采样速率的转换，可以这样做，假如有一个有用的正弦波模拟信号，AD采样速率是f1，现在我需要用到的是采样频率是f2的信号，传统做法是将这个经过f1采样后的信号进行DA转换，再将转换后的模拟信号进行以f2采样频率的抽样，得到采样率为f2的数字信号，至此完成采样频率的转换但是这样的做法不仅麻烦，而且处理不好的话会使信号受到损伤，所以这种思想就被淘汰了，现在我们用到的采样率转换的方法就是抽取与内插的思想。

二、抽取先来总体来解释一下抽取的含义：前面不是说，一个有用的正弦波模拟信号经采样频率为f1的抽样信号抽样后得到了数字信号，很明显这个数字信号序列是在f1频率下得到的，现在，假如我隔几个点抽取一个信号，比如就是5吧，我隔5个点抽取一个信号，是不是就是相当于我采用了1/5倍f1的采样频率对模拟信号进行采样了？所以，抽取的过程就是降低抽样率的过程，但是我们知道，这是在时域的抽样，时域的抽样等于信号在频域波形的周期延拓，周期就是采样频率，所以，为了避免在频域发生频谱混叠，抽样定理也是我们要考虑的因素下面来具体来介绍如上图所示，假如上面就是某一有用信号经采样频率f1抽样得到的频谱，假设这时候的采样频率为8 Khz ，可以通过数格子得到，从0到F1处有8个空格，每个空格代表1Khz，有些朋友可能会问，这不是在数字频域吗，单位不是π吗，哪来的hz？是的，这里是数字频域，采样频率F1处对应的是2π，这里只是为了好解释，我们用模拟频率来对应数字频率。

FPGA的CIC滤波器的设计CIC滤波器的设计主要涉及滤波器的参数确定、级联结构的设计、数据格式的选择和实现细节。

首先，CIC滤波器的参数包括滤波器阶数、滤波器响应和抽取/插值比例。

滤波器阶数决定了滤波器的截止频率和滤波器的响应速度。

滤波器响应可以是低通、高通或带通响应，根据实际需求选择。

抽取/插值比例决定了滤波器的抽取/插值功能，可以根据需要选择。

其次，CIC滤波器采用级联结构，每个级联包括一个积分器和一个信号延迟器。

级联结构的数量决定了滤波器的阶数，阶数越高滤波器的性能越好。

级联结构还可以根据需求进行扩展或压缩。

然后，对于FPGA的CIC滤波器设计，数据格式的选择非常重要。

常见的数据格式有定点（Fixed-Point）和浮点（Floating-Point）两种。

定点数据格式可以节省硬件资源，但需要进行定点数的运算和溢出处理。

浮点数据格式计算精度高，但需要更多的硬件资源。

根据实际需求选择合适的数据格式。

最后，实现细节包括CIC滤波器的硬件资源分配、时钟分配和时序约束等。

硬件资源分配需要根据滤波器的参数确定所需要的积分器、延迟器和加法器等硬件资源。

时钟分配需要合理分配时钟信号，以满足滤波器的运算速度和性能需求。

时序约束能够帮助设计人员解决时序问题，确保滤波器的正确性和稳定性。

总的来说，FPGA的CIC滤波器设计涉及滤波器参数选择、级联结构设计、数据格式选择和实现细节。

通过合理的设计和优化，可以实现快速、高效的滤波功能，满足各种信号处理需求。

改进型CIC抽取滤波器设计与FPGA实现摘要：为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点，给出一种改进型CIC 滤波器。

该滤波器在采用COSINE 滤波器提高阻带特性的基础上，级联了一个SINE 滤波器，补偿了其通带衰减。

硬件实现时，采用新的多相分解方法结合非递归结构，不仅大大减少了存储单元数量，还使电路结构更加规则。

经仿真和FPGA 验证，改进型CIC 滤波器使用较少硬件，实现了阻带衰减100．3 dB，通带衰减仅为O．000 1 dB 。

关键词：CIC 抽取滤波器；COSINE 滤波器；SINE 滤波器；设计优化；FPGA抽取滤波器是∑－△模／数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器，用以实现抽取和低通滤波。

其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR 滤波器相比，节约了硬件开销。

经过仿真，抽取率为32 的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。

为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)。

但经过CIC 降频滤波系统降频后会产生信号混叠现象，并且主瓣曲线不平，需要用新的算法或新结构来修正改善这些特性。

1 CIC 抽取滤波器原理经典的抽取滤波器为Hogenauer CIC 滤波器，其传输函数表达式为：式中：参数M 为降频因子，决定了CIC 的通带大小；K 为滤波器的阶数，对阻带衰减起到加深作用。

频率响应为：滤波电路由积分模块与差分模块组成，根据置换原则将抽取因子提到差分模块之前，使其工作在较低频率，并节省了M-1 个存储单元，框图如图1 所示。