存储器章节
- 格式:docx
- 大小:23.47 KB
- 文档页数:6
计算机中存储单元的硬件结构
计算机中存储单元的硬件结构通常由存储器模块、存储器控制器和存储器总线组成。
1. 存储器模块:存储器模块是存储数据的物理部分,包括主存储器(RAM)和辅助存储器(硬盘、SSD等)。
主存储器用
于临时存储正在执行的程序和数据,而辅助存储器则用于永久存储数据和程序,以便在断电后不丢失。
2. 存储器控制器:存储器控制器是负责管理存储器模块的硬件组件,将CPU发送的读写指令转化为存储器操作。
它负责选
择特定的存储单元,并控制存储器进行数据的读取和写入操作。
3. 存储器总线:存储器总线是连接存储器模块和存储器控制器的物理通道,用于传输控制信号和数据。
存储器总线的宽度决定了一次能读写的位数,通常以字节为单位。
总之,存储单元的硬件结构包括存储器模块、存储器控制器和存储器总线,它们协同工作来实现计算机对数据的存储和读写操作。
计算机原理存储器
计算机原理中,存储器是指计算机用来存储数据和程序的部件。
存储器一般分为内存和外存两种类型。
内存是计算机中用于存储当前运行程序和数据的存储器。
它分为主存和辅存两部分。
主存是计算机中最主要的存储器,由半导体存储芯片构成,通常包括随机访问存储器(RAM)和只
读存储器(ROM)。
RAM具有读写功能,用于临时存储运行
程序和数据,数据可以快速读取和写入。
而ROM是只读存储器,其中的数据是固化的,无法进行修改。
主存的容量通常较小,但速度快。
外存主要是指硬盘、光盘等可以作为辅助存储器使用的设备。
相比主存,外存容量大,但速度较慢。
外存被用于长期存储程序和数据,能够持久保存。
计算机在运行过程中,通常需要将外存中的数据加载到主存中进行操作。
存储器在计算机中起到了至关重要的作用,它直接影响到计算机的性能和数据的处理速度。
不同类型的存储器在容量、速度和价格等方面有所差异,计算机系统需要根据不同的需求来选择合适的存储器组合。
存储器工作原理
存储器是计算机中用于存储和读取数据的设备。
它是计算机内部的一个重要组成部分,其工作原理可以分为存储和检索两个过程。
在存储数据的过程中,存储器将数据按照一定的格式和顺序存放在不同的存储单元中,如字节、字等。
每个存储单元都有一个唯一的地址,通过地址可以找到对应的存储单元。
数据在存储器中的位置由计算机的操作系统进行管理。
当计算机需要从存储器中读取数据时,它会根据指定的地址来找到对应的存储单元,并将存储单元中的数据读取出来。
读取的过程类似于找到书架上特定位置的一本书并将其取下。
存储器的工作原理可以分为随机访问存储器(RAM)和只读存储器(ROM)两种类型。
RAM是一种易失性存储器,也就是说,当计算机断电时,其中存储的数据会丢失。
RAM可以随机访问,即可以根据指定的地址直接读取或写入数据。
RAM通常被用作临时存储器,用于存放正在运行的程序、临时数据和用户输入等。
ROM是一种非易失性存储器,其中的数据不会因为计算机断电而丢失。
ROM中的数据通常是由厂商预先写入的,用户无法进行修改。
ROM常用于存储计算机的固件和操作系统等关键信息。
总的来说,存储器通过存储和检索数据的过程来实现数据的长期保存和快速读取。
它在计算机系统中扮演着重要的角色,对于计算机的运行和数据处理起着至关重要的作用。
© 2011Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified astrademarks or service marks are the property of their respective holders as described at /common/legal.html . Altera warrants performance of itssemiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products andservices at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or servicedescribed herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.外部存储器接口手册卷2:设计指南2012年11月反馈订阅ISO 9001:2008 Registered 13.HardCopy 设计移植指南本章节讨论基于UniPHY 设计的HardCopy ®移植指南。
CH3 存储器管理存储器是计算机信息的载体, 一般分为外存(辅存)和内存两类, 由于外存主要用来存放文件, 所以放在文件管理一章讲述. 因而本章主要对象是内存.如:RAM, ROM, SRAM, DRAM, SDRAM, DDR, WRAM, FRAM, CACHE(超高速缓冲存储器)...内存是仅次于CPU的重要资源, 对系统性能的影响极大. 存储器管理的内容有:A> 介绍各种存储分配和管理策略;B> 虚拟存储器的概念和技术存储器管理的目标是: 提高内存利用率, 改善系统性能.为简单见,把教材相关章节合并,补充虚拟存储技术。
§1. 引言#1 存储管理的目的和功能#2 存储分配#3 重定位#4 存储管理的方式§2. 分区式管理#1 单一连续区分配#2 固定分区分配#3 可变分区分配#4 可重定位分区分配#5 多重分区分配#6 分区的保护§3. 分页式管理#1 纯分页系统#2 请求式分页系统#3 分页系统的优缺点#4 虚拟存储器技术§4. 分段式管理#1 分段地址空间#2 纯分段管理#3 请求式分段管理#4 分段动态链接#5 分段的共享#6 分段管理的优缺点§7. 段页式管理#1 实现原理#2 管理算法#3 段页式管理的优缺点关于虚拟存储器的内容, 分插入各节叙述, 如: §1中的概念; §5的请求式分页也称为单段式虚拟存储器; §6的分段存储也称为多段式虚拟存储器; 而§7的段页式存储也属虚拟存储器管理.§1. 概述一: 存储器管理的目的和功能1. 内存的分配, 管理和回收: 包括:用户申请内存时是否响应? 如何分配?(分配多少, 分配哪部分) 能否多次分配? 要记录哪些分配信息? 用完了是否回收等等. 其中分配策略是本章的重点.2. 提高内存利用率:#1 使多道程序共享内存. (互不干扰, 各占一段)#2 使多道程序共享某一段内存. (代码/数据的共用)3. 内存扩充这里的扩充不是指硬扩充, 而是指借助覆盖, 交换和虚拟等软件技术来向用户提供比实际内存还要大的存储空间.4. 内存保护#1 各作业使用各自内存区域, 互不干扰.#2 防止一作业的故意/无意破坏, 保护其他作业的运行.在286以上CPU都有硬件保护机制(地址保护), 各OS和应用软件都可使用这些机制来保护.二: 存储分配所谓存储分配, 主要讲述的是多道作业之间划分内存空间的问题, 由于内存资源的有限, 存储分配要解决如何把多个作业放入内存, 是全部还是部分, 以及放入的时间, 地点, 而这些问题的解决对用户必须是透明的(即用户不用考虑这些问题). 常见的有三种方式:1. 直接指定方式#1 编程或编译后直接使用实际的存储地址, 目前常用于工业实时控制.#2 直接控制方式有: 早期的独占; 多道作业的分区和覆盖三种.其中覆盖是指把一个作业切分为几部分, 每次调用一段运行于同一内存区域.#3 显然, 为了直接指定存储地址, 必须知道内存的容量和编址规则, 对用户的要求比较高, 尤其是对稍大点软件. 因此目前几乎无人使用.2.静态分配(Static Allocation)#1 编程/编译后的地址空间从零开始, 仅当装入内存时才由装配程序缺点其运行空间, 即存储分配在装入前完成.#2 在运行时, 不再进行存储分配, 也不能在内存中移动.3. 动态分配(Dynamic Allocation)#1 存储分配在装入时完成#2 在运行时可进行再分配, 如增加, 减少, 移动等.以上三种方式, 其每次进行分配的内存必须是连续的.三: 重定位(Relocation)1. 地址空间和存储空间#1 用高级语言编制的程序, 其使用的是名字空间. 如: int x=0;#2 经编译链接后的目标程序, 其使用的是一所限定的地址编号范围, 称为地址空间, 每个地址编号称逻辑地址. 通常该地址编号的下限为零, 然后按字节/字递增, 所以这些地址都是相对于起始地址的, 因而也称为相对地址.#3 内存中物理的记录单元集合称为存储空间, 其单元编号称为物理地址/绝对地址.总之, 存储空间是"实"的, 地址空间是"虚"的, 而名字空间是地址空间的逻辑代号, 更"虚".2. 重定位#1 把作业地址空间中的逻辑地址变换成存储空间中的物理地址的地址变换过程称地址重定位, 或地址映射.0 ......100 xxxx.......0 ...... 1000 ......10 Load AX, 100 1010 Load AX, 1100...... ......100 xxxx 1100 xxxx...... ...... 物理空间地址空间......( 图4-1 )#2 如图, 某作业装入物理空间后, 取地址[100]的值要变换成现在的[1100], 而不能再取现在的[100].3. 重定位的类型#1 静态重定位: 通过重定位装配程序在作业装入时就完成的地址变换过程.如: 上例Load AX, 100 变成Load AX, 1100.优点: 由于地址变换在作业执行前一次集中完成, 无需硬件机构参与, 简单.缺点: A> 作业运行期不能移动, 内存利用率不高.B> 用户必须事先知道所需内存是否超过存储空间, 若超过, 则需用户考虑覆盖.C> 作业间不能共享内存中的同一程序/数据区.#2 动态重定位: 作业执行时, 当访问指令和数据时, 由硬件地址变换机制实现地址变换的方式. 算法是: 实际地址=有效地址+重定位寄存器值[RR]如: 上例Load AX, 100不变, 但重定位寄存器值=1000.优点: A> 由于指令/数据的实际地址在运行时确定, 所以在运行时再进行存储分配是允许的. ----可进行动态存储分配B> 作业间可共享内存中的某一公用段.C> 可向用户提供比物理存储空间大很多的地址空间.缺点: A> 需硬件机构参与B> 事先分配策略的软件比较复杂.四:存储管理的方式1.常见的有分区式(静态/动态),分页式(纯/请求式),分段式(纯/请求式),段页式几种。
存储器设计课程设计一、课程目标知识目标:1. 学生能够理解存储器的基本概念,掌握存储器的层次结构及其工作原理。
2. 学生能够描述不同类型的存储器(如RAM、ROM、硬盘等)的特点及应用场景。
3. 学生能够掌握存储器的设计方法,包括存储器单元、地址译码器和数据总线的连接方式。
技能目标:1. 学生能够运用所学知识,设计简单的存储器电路,并分析其性能。
2. 学生能够使用相关软件工具进行存储器的设计和仿真,提高实践操作能力。
3. 学生能够通过团队合作,解决存储器设计过程中遇到的问题,培养沟通与协作能力。
情感态度价值观目标:1. 学生能够认识到存储器在计算机系统中的重要作用,增强对硬件知识的兴趣和求知欲。
2. 学生在学习过程中,培养勇于尝试、善于思考、积极探索的良好学习习惯。
3. 学生能够认识到科技发展对生活的影响,激发创新意识,树立社会责任感。
分析课程性质、学生特点和教学要求:1. 课程性质:本课程为计算机硬件原理与应用的实践课程,要求学生具备一定的电子电路基础知识。
2. 学生特点:学生处于高年级,已具备一定的专业知识,具有较强的自学能力和动手实践能力。
3. 教学要求:注重理论与实践相结合,以学生为主体,引导他们主动探究、合作学习,提高解决问题的能力。
二、教学内容1. 存储器概述:介绍存储器的基本概念、作用、分类及其在计算机系统中的地位。
- 教材章节:第3章“存储器系统”- 内容列举:存储器的层次结构、各类存储器的特点及性能指标。
2. 存储器工作原理:讲解RAM、ROM、硬盘等存储器的工作原理及性能差异。
- 教材章节:第3章“存储器系统”- 内容列举:静态存储器、动态存储器、只读存储器、闪存、硬盘等的工作原理及性能。
3. 存储器设计方法:阐述存储器单元、地址译码器和数据总线的连接方式,以及设计存储器的基本步骤。
- 教材章节:第4章“存储器设计”- 内容列举:存储器单元设计、地址译码器设计、数据总线设计、存储器容量扩展。
一.单选题(共15题,75.0分)1下列器件中存取速度最快的是()。
A、高速缓存B、主存C、寄存器D、辅存正确答案:C 我的答案:C2主存贮器和CPU之间增加cache的目的是()。
A、解决CPU和主存之间的速度匹配问题B、扩大主存贮器容量C、扩大CPU中通用寄存器的数量D、既扩大主存贮器容量,又扩大CPU中通用寄存器的数量正确答案:A 我的答案:A3和辅存相比,主存的特点是()A、容量小,速度快,成本高B、容量小,速度快,成本低C、容量大,速度快,成本高D、容量大,速度慢,成本高正确答案:A 我的答案:A4存储单元是指()。
A、存放1个二进制信息位的存储元B、存放1个机器字的所有存储元集合C、存放1个字节的所有存储元集合D、存放2个字节的所有存储元集合正确答案:B 我的答案:B5某SRAM芯片,其容量为1M×8位,除电源和接地端外,控制端有OE和R/W,该芯片的管脚引出线数目是()。
A、20B、28C、D、32正确答案:B 我的答案:D6某存储器容量为32K*16,则()A、其地址线为16根,数据线为32根B、其地址线为32根,数据线为16根C、其地址线为15根,数据线为16根D、其地址线和数据线均为16根正确答案:C 我的答案:C7某机字长32位,存储容量64MB,若按字编址,它的寻址范围是()。
A、8MB、16MBC、16MD、8MB正确答案:C 我的答案:C8EEPROM是指()。
A、读写存储器B、只读存储器C、电擦除可编程只读存储器D、闪速存储器正确答案:C 我的答案:C9下列说法正确的是()Ⅰ半导体RAM信息可读可写,且掉电后仍能保持记忆Ⅱ动态RAM是易失性RAM,且静态RAM的存储信息是不易失的Ⅲ半导体RAM是易失性RAM,但只要电源不掉电,所存信息是不丢失的Ⅳ半导体RAM是非易失性的RAMA、Ⅰ和ⅡB、Ⅱ和ⅣC、只有ⅢD、全错正确答案:D 我的答案:A10在磁盘和磁带两种磁表面存储器中,存取时间与存储单元的物理位置有关,按存储方式分()。
交通信息与控制工程系教案(理论教学用)课程名称微机原理与接口技术第 15 次第 7 周 2 学时上课教室WM1310 课程类型专业基础课授课对象自动化专业章节名称第6章存储器系统(6.4,6.5,6.6)教学目的和要求1.熟练掌握存储器与地址总线的连接;2.了解CACHE的概念和工作原理;3.了解8086/8088系统的存储器管理方法4.了解现代计算机存储器管理方法;讲授主要内容及时间分配存储器与地址总线的连接高速缓冲存储器(40min)存储器管理;(35min)硬盘、RAID和光盘原理;(15min)教学重点与难点重点:1.CACHE的概念和工作原理;2.086/8088系统的存储器管理方法;3.现代计算机存储器管理方法;4.存储器与地址总线的连接。
难点:1.存储器与地址总线的连接。
要求掌握知识点和分析方法1.了解CACHE的概念和工作原理;2.了解8086/8088系统的存储器管理方法;3.了解现代计算机存储器管理方法;4.存储器与地址总线的连接。
启发与提问1.为什么现代计算机要使用缓存?2.硬盘属于什么存储器?教学手段多媒体作业布置思考题:1.Windows的虚拟内存在计算机程序运行中起什么作用,如何设置虚拟内存?主要参考资料备注注:教案按授课次数填写,每次授课均应填写一份。
重复班授课可不另填写教案。
程序的逻辑结构中的段与内存的段建立直接联系。
页式存储管理页式存储管理是把虚拟空间和主存空间都分成大小相同的页(为二的整数幂个字),并以页为单位进行虚存与主存间的信息交换。
此时虚存地址和主存地址分别被分为虚存页号、页内地址和主存页号、页内地址,虚、实二页号会不同,但使用相同的页内地址。
与段式存储管理不一样,页不是程序本身的结构特性,而是从管理的角度人为划分的结果。
设置和管理好页表是页式存储管理的关键技术。
4. 分页和分段的主要区别(1) 页是信息的物理单位,分页是为实现离散分配方式,以消减内存的外零头,提高内存的利用率。
存储器章节一、填空题1、对存储器的要求是容量大、速度快、成本低,为了解决这三方面的矛盾,计算机采用多级存储体系结构,即(cache)、(主存)、(外存)。
2、一个存储器的容量假设为M*N位,若使用A*B的芯片,(A<M,B<N),需要在字和位同时扩展,此时共需要((m*n)/(AB))个存储芯片。
2、双端口存储器和多模块交叉存储器属于并行存储器结构,其中前者采用(空间)并行技术,后者采用(时间)并行技术。
3、反映主存速度指标的三个术语是(存取时间)、(存储周期)和(存储带宽)。
4、CPU访问主存是数据存取的单位是(字节),访问cache的单位(字),cache和内存交换数据的单位是(块)。
二、选择题1、下列器件中存取速度最快的是()。
A、高速缓存B、主存C、寄存器D、辅存2、主存贮器和CPU之间增加cache的目的是()。
A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量,又扩大CPU中通用寄存器的数量3、存储单元是指()。
A 存放1个二进制信息位的存储元B 存放1个机器字的所有存储元集合C 存放1个字节的所有存储元集合D 存放2个字节的所有存储元集合4、存取周期是指()。
A、存储器的写入时间B、存储器进行连续写操作允许的最短间隔时间C、存储器连续读或者写操作所允许的最短间隔时间5、某SRAM芯片,其容量为1M×8位,除电源和接地端外,控制端有OE和R/W,该芯片的管脚引出线数目是()。
A、20B、28 C 、30 D、326、某机字长32位,存储容量64MB,若按字编址,它的寻址范围是()。
A 8MB 16MBC 16MD 8MB7、 EEPROM是指()。
A 读写存储器B 只读存储器C 闪速存储器D 电擦除可编程只读存储器8、下列说法正确的是()Ⅰ半导体RAM信息可读可写,且掉电后仍能保持记忆Ⅱ动态RAM是易失性RAM,且静态RAM的存储信息是不易失的Ⅲ半导体RAM是易失性RAM,但只要电源不掉电,所存信息是不丢失的Ⅳ半导体RAM是非易失性的RAMA、Ⅰ和ⅡB、只有ⅢC、Ⅱ和ⅣD、全错9、半导体静态(SRAM)的存储原理是()A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化10、下列叙述错误的是()A、随机存储器可随时存取信息,掉电后信息丢失B、在访问随机存储器时,访问时间与物理位置无关C、主存储器中存储的信息是不可改变的D、随机存储器和只读存储器可以统一编址11、在对破坏性读出的存储器进行读/写操作时,为维持原信息不变,必须辅以的操作()A、刷新B、再生C、写保护D、主存校验12、某机器的主存储器共32KB,由16片16K*1(内部采用128*128存储阵列)的DRAM芯片字和位同时扩展构成。
若采用集中式刷新方式,且刷新周期为2ms,那么所有的存储单元刷新一遍需要(A)存储周期。
A、128B、256C、1024D、16384(提示,存储器刷新按行进行,其刷新一行所用时间为1个存储周期,且每个芯片都是同时刷新的,128*128存储阵列由128行128列构成,所以答案为A)13、双端口存储器能高速进行读/写,是因为采用了()A、新型器件B、流水技术C、两套相互独立的读写电路D、高速芯片14、交叉存储器实质上是一种多模块存储器,它用()方式执行多个独立的读写操作。
A 流水B 资源重复C 顺序D 资源共享15、双端口存储器所以能进行高速读/写操作,是因为采用()。
A 高速芯片B 新型器件C 流水技术D 两套相互独立的读写电路16、如果一个存储单元被访问,则这个存储单元将会很快的再次被访问,这称为()A、时间局部性B、空间局部性C、程序局部性D、数据局部性17、为了解决CPU与主存速度不匹配的问题,通常采用的方法是()A、采用速成更快的主存B、在CPU和主存之间插入少量的高速缓冲存储器C、在CPU周期中插入等待周期D、扩大主存的容量18、下列关于cache 的论述中,错误的是()A、cache是介于主存和辅存之间的存储器,用于主存和辅存之间的缓冲存储B、如果cache不命中,则需要访问主存,从主存取字,并将字所在的数据块调入cacheC、cache的命中率很高,一般达到90%以上D、cache的数据必须和主存的数据时刻保持一致19、在CPU执行一段程序的过程中,cache的存取次数为4600次,由主存完成的存取次数为400次。
若cache 的存取时间为5ns,主存的存取时间为25ns,则CPU的平均访问时间为( )ns。
A、5.4B、6.6C、8.8D、9.220、关于cache的3种映射方式,下列叙述错误的是(B)A、cache由全相连、直接和组相连3种基本的映射方式B、全相连映射方式,即主存单元与cache单元随意对应,线路复杂,成本高C、组相连映射方式是直接映射和全相连映射的折中方案,有利于提高命中率D、直接映射方式是组相连映射和全相连映射的折中方案,有利于提高命中率21、cache采用组相连映射,一块大小为128B,cache共有64块,4块分成一组,主存由4096块,主存地址需要()位。
A、19B、18C、17D、1622、容量为64块的cache采用组相连映射方式,字块大小为128字,每4块一组。
如果主存为4K块,且按字编址,那么主存地址和主存标记的位数为()A、16,6B、17,6C、18,8D、19,823、关于LRU算法,以下论述正确的是()A、LRU算法替换哪些在cache中驻留时间最长且未被引用的块B、LRU算法替换哪些在cache中驻留时间最短且未被引用的块C、LRU算法替换哪些在cache中驻留时间最长且仍在引用的块D、LRU算法替换哪些在cache中驻留时间最短且仍在引用的块Cache的替换算法包括先进先出、随机、LRU算法24、访问相连存储器时,()A、根据内容不需要地址B、不根据内容,需要地址C、既要内容也要地址D、不要内容也不要地址25、相连存储器与传统存储器的主要区别是前者按()寻址的存储器。
A、地址B、内容C、堆栈D、地址和内容26、常用的虚拟存储系统由()两级存储器组成,其中辅存是大容量的磁表面存储器。
A cache-主存B 主存-辅存C cache-辅存 D通用寄存器27、下列关于虚拟存储器的论述中,正确的是()A、对应用程序员透明,对系统程序员不透明B、对应用程序员不透明,对系统程序员透明C、对应用程序员、系统程序员都不透明D、对应用程序员、系统程序员都透明28、29、30硬盘三、简答题1、简述ROM的分类?掩模型只读存储器(MROM)可编程只读存储器(PROM)可擦除可编程只读存储器(EPROM)用电可擦除可编程只读存储器(EEPROM)2、什么是刷新?DRAM为什么要刷新?刷新的几种方法?刷新:消除以时间间隔造成的内容和状态不一致原因:因电容泄露而引起的DRAM荣有信息的需要及时补充方法:集中刷新,分散刷新,异步刷新3、一个组相联映射的Cache,有128块,每组4块,主存共有16384块,每块64个字,则主存地址共几位,其中主存字块标记应为几位,组地址应为几位,Cache地址共几位。
解:将cache分组:128/4=25组4、什么是高速缓冲存储器?它和主存的关系是?(1)Cachce是一个高速度大容量的缓冲存储器,存储cpu最经常访问的指令或数据一般用SRAM芯片构成,其全部功能用硬件实现(2)Cache存在于主存和cpu之间,解决cpu与主存之间速度的传递四、计算题1、设存储器容量为64M字,字长为64位,模块数m=8,分别用顺序和交叉方式进行组织。
存储周期T=100ns,数据总线宽度为64位,总线传送周期 =50ns。
求:顺序存储器和交叉存储器的带宽各是多少?答:m=8,信息总量为:32*8=256位顺序和交叉:t1=mT=8*10ms=800ns=8*10^-7sT2=100ns+50ns*(8-1)=45*10^-7s顺序存储器带宽=256/(8*10^-7)s=32*10^-7交叉储器带宽=256/(45*10^-7)s=13*10^72、CPU执行一段程序时,cache完成存取的次数为2400次,主存完成的次数为100次,已知cache存储周期为40ns,主存存储周期为200ns,求cache的命中率,cache/主存系统的效率和平均访问时间。
答:cache命中率:A=2400/(2400+100)=0.96知:访问主存的时间是访问cache时间的5倍=200/40=5设访问cache时间为t,访问主存的时间5t,cache/主存系统的效率为ee=t/(0.96*t+(1-0.96)*4t)=0.802平均访问时间:40ns*0.96+200ns*(1-0.96)=66.4ns。