EDA概述

全定制是将具有特定功能的数字系统直接制造在一 个芯片中，通常由芯片开发商完成。 半定制是设计者利用EDA工具将特定功能的数字系 统构造在芯片制造商提供的半成品中。 PLD可编程逻辑器件是用户半定制ASIC中的重要 分支，是我们课程的学习对象。
11:08 9 YF
EDA技术实现目标
作为EDA技术最终实现目标的ASIC，通过三种 途径来完成 途径来完成：
34
YF
传统的硬件设计流程
以六进制计数器为例 逻辑设计：状态转移图，真值表 逻辑设计 状态转移图 真值表 选择逻辑元、器件 择 辑元 件 触发器状态变化表 选择能买到的逻辑器件 仿真和调试在硬件完成后才能进行 主要使用电原理图（逻辑单元和器件相互连接 的关系图） 自下至上的设计方法
11:08 35 YF
EPLD器件（ Erasable Programmable Logic Device ） 可擦除可编程逻辑器件 CPLD器件（Complex Programmable Logic Device) 复 杂可编程逻辑器件 FPGA器件（Field Programmable Gates Array）现场可 编程门阵列 随着技术的发展在20世纪80年代Altera公司和Xilinx公 司分别推出了CPLD/FPGA 应用不同公司的器件,需要使用相应的开发环境
11:08
16
YF
Altera 公司器件简介
FLEX 10K （FPGA） MAX7000 （CPLD） CYCLONE （FPGA） MAX II （CPLD） STRATIX （FPGA）
SRAM EEPROM SRAM EEPROM SRAM
11:08
17
YF
专用集成电路 74LS00
EDA技术实现的载体
超大规模可编程逻辑器件 半定制或全定制ASIC 混合ASIC
11:08
8
YF
数字系统的设计方法
数字逻辑器件正从通用集成电路向专用集成电 路过渡。 专用集成电路ASIC （Application Specific Integrated Circuit ） 专用集成电路分全定制和半定制
A0 A 0 A1 A 1 与阵列（可编程）
F1
F0
11:08
13
YF
PROM
用PROM完成半加器逻辑阵列
A1 A0 或阵列 （可编程）
A0 A 0 A1 A 1 与阵列（固定）
F1
F0
11:08
F 0 A 0 A1 A 0 A1 F 1 A1 A 0
14
YF
CPLD
来自 PIA的 36个信号
管脚定义、特性（CMOS、TTL） 芯片封装 （直插、贴片） （直插 贴片） 芯片逻辑功能 内部电路
11:08
18
YF
可编程逻辑器件
11:08
19
YF
可编程逻辑器件
芯片主要组成
通用IO （由编程定义其输入输出信号状态） 专用IO
电源 地（提供芯片工作电压） 电源、地（提供芯片工作电压）
– VCCINT、VCCIO
11:08
31
YF
EDA的含义 以计算机为工作平台 以计算机为工作平台， 以EDA软件工具为开发环境， 以硬件描述语言为设计语言， 以可编程器件为实验载体， 以ASIC、SOC芯片为目标器件， 以电子系统设计为应用方向 以电子系统设计为应用方向。
11:08
32
YF
EDA技术 在硬件实现方面融合了： 大规模集成电路制造技术 IC版图设计技术 ASIC测试和封装技术 FPGA/CPLD编程下载技术 在现代 子学方面容纳了 在现代电子学方面容纳了： 电子线路设计理论 数字信号处理技术 数字系统建模技术
EDA技术：就是以计算机为工具，在EDA软件开发 平台上 对硬件逻辑描述的设计文件自动的进行编 平台上，对硬件逻辑描述的设计文件自动的进行编 译、优化、布局布线、仿真，直到完成对特定芯片 的适配编译以及编程下载等一整套过程。 明确一点：EDA是一个很宽泛的概念，我们讲的是 基于可编程逻辑器件的EDA技术
参考书籍
课程名称：电子设计自动化（EDA技术） 教师：杨霏
Email：yangsher@
参考教材： 参考教材
《数字系统设计与VHDL》 电 电子工业出版社 版 《VHDL硬件描述语言与数字逻辑电路设计》 西安电子科技大学出版社 《VHDL程序设计》 清华大学出版社
11:08
1
YF
11:08 3 YF
重点学习的内容 1、大规模可编程逻辑器件（载体） 2、软件开发工具（所谓自动化的设计工具） 3、硬件描述语言（表达手段） 硬件描述语言（表达手段） 4、结合课题完成设计
11:08
4
YF
硬件设计的发展趋势 模拟 数字 分离元件 数字集成电路 电子管 晶体管 小规模集成电路 中规模集成电路 大规模集成电路 超大规模集成电路 微处理器 存储器 标准逻辑电路 微处理器、存储器、标准逻辑电路 AD DA转换系统
EDA技术 ASIC设计
门阵列 （MPGA）； 标准单元 （CBIC）； 全定制； （FCIC）； ASIC设计
10 YF
FPGA/CPLD 可编程ASIC 设计
11:08
混合 ASIC 设计
内嵌复杂 功能模块 的SoPC
FPGA 器件 F
可编程逻辑器件的发展历程
EPLD D 器件 CPLD D 器件 GAL器件 改进的 PLA 器件
11:08
26
YF
HDL语言的种类
VHDL Very High Speed Integrated Circuit Hardware Description Language 美国国防部开发 87年 通过标准审查 IEEE STD 1076 1076-1987 1987 93年修订 IEEE STD 1076-1993 i Verilog HDL 源于Candence公司，由C语言发展而来，1995 年成为IEEE标准
11:08
5
YF
集成电路的发展
随着计算机和集成电路技术的发展，数字系统 的设计大致经历了从SS SSIC-MSIC-LSIC-VLSIC C S C S C V S C的 过程
SSIC小规模集成电路（ Small-scale Small scale Integration Circuit) (几十~几百门） MSIC中规模集成电路（ Medium-scale M di l Integration I t ti Circuit）（几百～几千门） 大规模集成电路 Large-scale Integration LSIC大规模集成电路（ Circuit）（几千～几万门） VLSIC超大规模集成电路（Very Large-scale Integration g Circuit) )（几万门以上）
课程内容 理论课程
一: EDA技术：硬件设计基础课程，软硬件相结合 二：设计语言：VHDL 和Verilog 三：软件平台： 软件平台 Q QUARTUSII开发环境 四：硬件载体：CPLD/FPGA 芯片
要求
明确EDA开发流程 硬件描述语言 （ 表达设计者的设计功能） 开发工具（集成开发环境） 硬件设计（硬件电路、器件的设计使用）
配置接口（下载编程文件）
– JTAG – AS、PS
时钟输入输出IO
11:08
20
YF
11:08
21
YF
可编程逻辑器件 ISP In System Programmable 功能 提高设计和应用的灵活性
未编程前先焊 接安装 减少对器件的 触摸和损伤 不计较器件的 封装形式
系统内编程--ISP 允许一般的存储 样机制造方便 支持生产和测试 流程中的修改
11:08
29
YF
集成开发环境
ALTERA公司可编程逻辑器件 开发软件—— MaxplusII p Q QuartusII 支持VHDL、Verilog、AHDL语言 逻辑综合器 适配器 仿真器 下载器
11:08
30
YF
什么是EDA？
EDA是电子设计自动化 Electronic Design Automation
EDA设计流程
以六进制计数器为例 分析逻辑功能和端口信号 分析逻辑功能和端 信号 设计输入 HDL 设计输 设计输入编译 设计输入的优化 布局布线 仿真 下载
11:08
36
YF
EDA设计流程
自上至下的设计方法
系统设计 功能划分、结构设计 功能级仿真 硬件描述语言 行为功能描述 综合工具将设计转化为门级网表 硬件载体实现
11:08
28
YF
集成开发环境
集成开发环境（简称IDE Integrated Develop Environment ） 提供程序开发环境的应用程序：代码编辑器、编译器、调 试器和图形用户界面工具。 集成了代码编写功能、分析功能、编译功能、调试功能等 一体化的开发软件 体化的开发软件。 所有具备这一特性的软件都可以叫做集成开发环境。 不同类型的处理器，使用不同的集成开发环境 不同厂家的处理器 使用不同的集成开发环境 不同厂家的处理器，使用不同的集成开发环境
11:08
PR ROM 和 PLA 器件
70年代
80年代
90年代
11
YF
可编程逻辑器件的分类
按集成度(PLD)分类
可编程逻辑器件（PLD）
简单 PLD
复杂 PLD
PROM
PLA
PAL
GAL
CPLD
FPGA
11:08
12
YF
PLA可编程逻辑阵列
PROM表达的PLD图阵列
A1 A0 或阵列 （可编程）
11:08 2 YF
课程内容 理论基础
数字电路 数字逻辑（组合逻辑，时序逻辑）