EDA概述

第一章 EDA概述

1.1 EDA技术的涵义

一、 EDA技术的涵义

EDA（Electronic Design Automation）即电子设计自动化是指利用计算机完成电子系统的设计。

二、 EDA技术的分类

EDA技术分：广义的EDA技术 和 狭义的EDA技术

广义的EDA技术是指以计算机和微电子技术为先导， 汇集了计算机图形学、数据库管理、图论和拓扑逻辑、编译原理、 微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术。

狭义的EDA技术是指以大规模可编程逻辑器件为载体，以硬件描述语言HDL为系统逻辑的主要表达方式，借助功能强大的计算机，在EDA工具软件平台上，对用HDL描述完成的设计文件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑简化、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片ASIC（Application Specific Integrated Circuits）的一门新技术。本书中提到的EDA技术指的是狭义的EDA技术。

1.2 EDA技术的发展历史

EDA技术的发展，大致经历了三个发展阶段：1.计算机辅助设计CAD

2.计算机辅助工程设计CAE 3.电子设计自动化EDA

1.3 EDA技术的基本特征 EDA技术的基本特征主要包括：1.EDA技术采用自顶向下的设计方法

2.EDA技术的设计语言是硬件描述语言

3.EDA技术具有逻辑综合和优化的功能4.EDA技术采用开放性和标准化的软件框架

1.4 EDA的主要内容

EDA技术主要这几方面的内容： 1．可编程逻辑器件

2．硬件描述语言

3．软件开发工具

1.可编程逻辑器件

可编程逻辑器件是一种由用户编程以实现某种逻辑功能的新型件。 可编程逻辑器件也称为可编程ASIC，它是EDA技术的物质基础。

2.硬件描述语言

HDL语言是EDA技术的重要组成部分，它是一种用于描述硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式。

3.软件开发工具

EDA软件开发工具是EDA技术的强有力支持。EDA软件开发工具是指以工作站或者高档计算机为基本工作平台，利用计算机图形学、拓扑逻辑学、计算数学和人工智能等多种应用学科的最新成果而开发出来的一套软件工具，它是一种帮助设计工程师进行电子系统设计的辅助工具。

1.5 EDA技术的设计流程

基于CPLD/FPGA的EDA技术的工程设计流程如下：

基于CPLD/FPGA的EDA技术的工程设计流程如下：

1.6 EDA 技术的发展趋势

随着科学技术的不断发展，EDA技术主要呈现出以下发展趋势：

1.EDA技术使开发工具得到进一步的发展

2.EDA技术促使ASIC和CPLD/FPGA的融合

3.EDA技术朝着ESDA和CE方向发展

第二章 可编程逻辑器件的基本原理

2.1 专用集成电路设计与可编程逻辑器件

专用集成电路ASIC是相对于通用集成电路而言的，它是专门为硬件测试测试电路仿真器功能仿真行为仿真时序仿真VHDL仿真器门级时序仿真功能仿真编程、下载编程器/下载电缆VHDL/Verilog网表熔丝图、SRAM文件、自动优化、布局、布线/适配FPGA/CPLD布线/适配器(EDIF,XNF,VHDL…)网表文件VHDL源程序逻辑综合、优化VHDL综合器生成VHDL源程序图形编辑器文本编辑器某一应用领域或某一专门用户需要而设计制造的集成电路器件，它可以将某些专用电路或电子系统设计在一个芯片上,构成单片集成系统。

ASIC按照设计方法的不同分为: 一、模拟ASIC 二、数字ASIC

模拟ASIC由线性阵列和模拟标准单元组成。由于模拟电路的频带宽度、精度、增益和动态范围等暂时还没有一个最佳的办法加以描述和控制，因此与数字ASIC相比，它的发展还相当缓慢。但模拟ASIC可减少芯片面积、提高性能、降低费用、扩大功能、降低功耗、提高可靠性以及缩短开发周期，因此其发展也势在必行。

数字ASIC按照版图结构和制造方法分为全定制和半定制两种实现方法。

全定制法是一种基于晶体管级的手工设计版图的设计方法。

半定制法是一种约束性设计方式。

半定制法按逻辑实现的方式不同分为: 门阵列法

标准单元法

可编程逻辑器件法

门阵列法又称母片法，是较早使用的一种ASIC设计方法。用该法进行设计需预先制造好各种规模的硅阵列(称母片),其内部包括成行成列等间距排列的基本逻辑门、触发器等基本单元,芯片中留有一定的连线区。设计者根据所需要的功能设计电路,确定连线方式,将设计好电路的网表文件交给IC厂家。IC厂家再根据网表文件描述的电路连线关系，完成母片上电路元件的布局及单元间的连线，最后进行制版及流片。

标准单元法又称库单元法，它是以设计好的标准单元库为基础。用该设计方法设计必须预先建立完善的版图单元库，库中包括以物理版图级表达的各种电路元件和电路模块标准单元，这些单元的逻辑功能、电性能及几何设计规则等均已经过分析和验证。设计者设计时根据需要选择库中的标准单元构成电路，然后调用这些标准单元的版图，并利用CAD工具完成电路到版图一一对应的最终设计。

可编程逻辑器件法是用可编程逻辑器件设计用户定制的数字电路系统。可编程逻辑器件是厂家作为一种通用型器件生产的半定制逻辑芯片，该芯片实质上是门阵列及标准单元设计技术的延伸和发展，与上述两种半定制电路不同，它是一种已完成了全部工艺制造、可直接从市场上购得的产品，设计者只要对它编程就可实现所需要的电路功能，故它又称为可编程ASIC。

特点：用可编程逻辑器件法设计，设计者在实验室即可设计和制造出芯片，且可通过对器件反复编程进行电路更新，一旦发现错误，则可随时更改，而不必关心器件实现的具体工艺，这使得设计效率大大提高，设计周期大大缩短。但用可编程逻辑器件直接实现的ASIC在性能、速度和单位成本上劣于用全定制或标准单元法设计的ASIC。

2.2 可编程逻辑器件分类

可编程逻辑器件的命名各异，其分类方法也有多种，常见的分类方法有以下几种:1.按器件集成度划分 2.按器件结构类型划分3.按编程工艺划分 4.根据其掉电后重新上电能否保持编程信息划分 1.按器件集成度划分

根据PLD器件单片集成度的高低，可将PLD分为低密度可编程逻辑器件和高密度可编程逻辑器件。常见的低密度可编程逻辑器件有PROM、PLA、PAL以及GAL器件等，通常简称为PLD器件；常见的高密度可编程逻辑器件有EPLD、CPLD以及FPGA等，

2.按器件结构类型划分

目前常用的可编程逻辑器件都是从“与—或阵列”和“门阵列”两类基本结构发展起来的，所以可编程逻辑器件从结构上可分为两大类：

（1）乘积项结构器件。其基本结构为“与—或阵列”的器件。简单PLD、EPLD和CPLD都属于此类器件。

（2）查找表结构器件。其基本结构类似于“门阵列”的器件，它由简单的查找表组成可编程逻辑门，再构成阵列形式。大多数FPGA属于此类器件。

3.按编程工艺划分

可编程逻辑器件按编程工艺分为以下六种类型：

（1）熔丝（Fuse）型器件

（2）反熔丝型（Antifuse）器件

（3）UEPROM型器件

（4）EEPROM型器件

（5）SRAM型器件

（6）Flash型器件 4.对大规模可编程逻辑器件编程后，根据其掉电后重新上电能否保持编程信息划分为两类：

（1）CPLD。掉电后重新上电还能保持编程信息的器件。

（2）FPGA。掉电后不能保持编程信息的器件。

2.3可编程逻辑器件的发展历程

可编程逻辑器件从20世纪70年代发展到现在,已形成了许多类型的产品。最早出现的可编程逻辑器件是1970年制成的PROM。20世纪70年代中期出现了可编程逻辑阵列PLA器件。20世纪70年代末美国MMI公司率先推出了可编程阵列逻辑PAL器件。20世纪80年代初Lattice公司发明了通用阵列逻辑GAL器件

20世纪80年代中期Altera公司推出了一种新型的可擦除、可编程逻辑器件EPLD

1985年Xilinx公司首家推出了现场可编程逻辑FPGA器件

复杂可编程逻辑器件CPLD是20世纪80年代末Lattice公司提出了在线可编程ISP技术以后于20世纪90年代初出现的

进入20世纪90年代后，集成电路技术进入到飞速发展的阶段，可编程逻辑器件的规模超过了百万逻辑门，并且出现了内嵌复杂功能块（如加法器、乘法器、RAM、CPU核、DSP核等）的超大规模器件SOPC。

2.4可编程逻辑器件的基本结构

一、简单低密度PLD的基本结构

二、复杂高密度PLD的基本结构 三、CPLD和FPGA的异同

四、 CPLD和FPGA的选择

2.根据PLD器件的与阵列和或阵列的编程情况以及输出形式，低密度可编程逻辑器件通常可分为四类。

第一类是与阵列固定、或阵列可编程的PLD器件。这类PLD器件以可编程只读存储器PROM为代表。

第二类是与阵列和或阵列均可编程的PLD器件，以可编程逻辑阵列PLA为代表。

第三类是以可编程阵列逻辑PAL为代表的与阵列可编程、或阵列固定的PLD器件。 1. 基本结构框数据输输入功与阵或阵输出功数据输 { } .. ..

组成 功能

输入控制 输入缓冲器 产生输入变量的原变量和反变量

与阵列 与门阵列 产生输入变量的与项(乘积项)

或阵列 或门阵列 将与阵列输出的乘积项有选择的进行或运算,形成与或式,实现函数

输出控制 三态门

寄存器 产生输出信号,提供反馈信号

第四类是具有可编程输出逻辑宏单元的通用PLD器件，以通用型可编程阵列逻辑GAL器件为主要代表。

PROM(EPROM)可编程存储器

特点：

PLA可编程逻辑阵列

•与阵列固定,全译码形式,产生输入变量的全部最小项

•或阵列可编程

•输入变量数增加,与阵列规模迅速增加,价格上涨

•组合型结构,无触发器 I2I1I0Q0Q1Q2或门阵列（可编程）与门阵列（固定）I2I1I0Q0Q1Q2或门阵列（可编程）与门阵列（可编程）