1．将二进制数化为等值的十进制和十六进制：
(1100101)2=( 101 )10 =( 65 )16
2．写出下列二进制数的原码和补码：
(-1011)2=( 11011 )原=( 10101 )补
3．输出低电平有效的3线 – 8线译码器的输入为110时,其8个输出端07~Y Y 的电平依次为 10111111 。
4．写出J 、K 触发器的特性方程： Q K Q J Q +=* ；
5. TTL 集电极开路门必须外接__上拉电阻______才能正常工作。
1．余3码10001000对应的8421码为（A ）。
A ．01010101 B.10000101 C.10111011 D.11101011
2.使逻辑函数)')(')(''(C A C B B A F +++=为0的逻辑变量组合为( D )
A. ABC=000
B. ABC=010
C. ABC=011
D. ABC=110
3．标准或-与式是由（ C ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由
或非门构成的基本R 、Ｓ触发器，则其输入端R 、S 应满足的约束条件为（ B ）。
Ａ. R+S=０ Ｂ. RS=０ Ｃ. R+S=１ Ｄ.RS=１
5．一个8选一数据选择器的地址输入端有（C ）个。
A.1
B.2
C.3
D.8
6．RAM 的地址线为16条，字长为32，则此RAM 的容量为（ D ）。
A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位
7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。
A．JK=00 B. JK=01 C. JK=10 D. JK=11
8. 用８个触发器可以记忆（ D ）种不同状态．
A．8B．16C．128D．256
9. 多谐振荡器可以产生下列哪种波形( B )
A.正弦波
B.矩形脉冲
C.三角波
D.锯齿波
10．输出在每个时钟周期翻转一次的触发器是（ A ）。
A. T′触发器
B. T触发器
C. D触发器
D. JK触发器
11.对于CMOS的与非门，若其一个输入端不用时，最好应该如何处理？（ C ）
A. 接地
B. 悬空
C. 通过电阻接电源
D. 以上都可
12. 当TTL与非门的输入端悬空时相当于输入为( B )
A.逻辑0
B.逻辑1
C.不确定
D.0.5V
13. 在下列电路中,只有( C )属于组合逻辑电路.
A. 触发器
B. 计数器
C.数据选择器
D.寄存器.
14. 数码管的每个显示线段是由( B )构成的.
A.灯丝
B.发光二极管
C.发光三极管
D.熔丝.
15．逻辑函数F=A⊕B和G=A⊙B满足关系（ A ）。
A. F=G ′
B. F=G ′+1
C. F ′=G ′
D. F=G
16．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。
A. 与门
B. 或门
C. 非门
D. 与非门
17． 逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F
和G 相“与”的结果是（ A ）。
A ．m2+m3
B ． 1
C ． A ′+B
D ． A+B
18. 某移位寄存器的时钟脉冲频率为100KHZ ，欲将存放在该寄存器中的数左移4位，完成该操作需要（ B ）时间。
A.10μs
B.40μs
C.100μs
D.400ms
19． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（D ）。
A. 或非门
B. 与非门
C. 异或门
D. 同或门
20．8位DAC 转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（ B ）V 。
Ａ.0.05 B.3.25 C.6.45 D. 0.4
1. (93.75)10=( 5D.C )16
2. 写出函数F=A+(BC ′+((CD) ′) ′的反函数 F ′=A ′C ′+(AD) ′
。
4. 对共阳接法的发光二极管数码显示器，应采用__低_____电平驱动的七段显示译码器。
5．输出低电平有效的二 – 十进制译码器的输入为0110时,其输出端09′~′Y Y 的电平为 1110111111 。
7. 一个时序电路，在时钟作用下,状态变化是
000-010-011-001-101-110-010-011-001-101-110-010-011….，作为计数器，为_5______进制计数器,还有___2___个偏离状态。
8. A/D 转换过程是通过取样、保持、_量化_______、编码四个步骤完成的。
9. 在256×4位RAM 中，每个地址有__4_____个存储单元。
1．只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为( C )。
A.与
B.与非
C.或
D.或非
2．与函数C B C A AB ′′++相等的表达式为（ C ）。
A ．C A A
B ′+ B ．
C B AB ′+ C ．C AB +
D ．C B C A ′′+
3．扇出系数是指逻辑门电路( C )。
A. 输入电压与输入电压之间的关系数
B. 输出电压与输入电流之间的关系数
C. 输出端带同类门的个数
D. 输入端数
4．TTL与非门多余端的处理,不能将它们( D )。
A.与有用输入端连在一起
B.悬空
C.接正电源
D.接地
5．一个8选一数据选择器的地址输入端有（C ）个。
A.1
B.2
C.3
D.8
6．为实现将JK触发器转换为D触发器，应使（ A ）。
A. J=D，K=D′
B. K=D，J=D′
C. J=K=D
D. J=K=D′
7．同步时序电路和异步时序电路的差异在于后者( B )
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
8．四级移位寄存器,现态为0111，经右移一位后其次态为（A ）。
A.0011或者1011
B.1111或者1110
C.1011或者1110
D.0011或者1111
9．为把50HZ正弦波变换成周期性矩形波,应选用( A )。
A. 施密特触发器
B.单稳态触发器
C. 多谐振荡器
D.译码器10．要构成容量为1K×8的RAM，需要（A ）片容量为256×4的RAM。
A.8
B.4
C.64
D.32
1．如果采用二进制代码为200份文件顺序编码，最少需用 8 位。
2．和二进制数（1010.01）2等值的十进制数为 10.25 。
3．二进制数（+0000110）2的原码为00000110、反码为00000110
补码为00000110。
4．逻辑函数式A⊕0的值为 A 。
5．逻辑函数式Y = A′BC′+ AC′+ B′C的最小项之和的形式为A′B′C+A′BC′+AB′C′+AB′C+ABC′
。
6. 组合逻辑电路的特点是任何时刻的输出只由当时的输入决定，与电路的其它状态无关。
7．若存储器的容量为512K×8位，则地址代码应取19 位。
8．D/A转换器的主要技术指标是转换精度和转换速度。
1．逻辑代数中的三种基本运算指（ C ）。
(a)加、减运算 (b)乘、除运算 (c)与、或、非运算 (d)优先级运算
2．若两个逻辑式相等，则它们的对偶式（ D ）。
(a)不一定相等 (b)可能为0 (c) 可能为1 (d) 一定相等
3.正逻辑的高电平表示为（ B ）。
(a) 0 (b)1 (c)原变量 (d)反变量
4．三态门电路的输出可以为高电平、低电平及（C ）。
(a)0 (b)1 (c)高阻态 (d)导通状态
5．随着计数脉冲的不断输入而作递增计数的计数器称为（ A ）。
(a)加法计数器 (b)减法计数器 (c)可逆计数器 (d)加/减计数器
一、填空题（每空1分，共20分）：
1．寻址容量为2K ×8的RAM 需要 11 根地址线。
2． （-42）10的反码为 11010101 ；（+42）10的补码为 00101010 。（用8位二进制表示）
3．图（1）为8线-3线优先编码器，优先权最高的是 '7I ，当同时输入
'3I 、'1I 时，输出'0'1'2Y Y Y = 100 。
4．一个8位D/A 转换器的最小输出电压增量为0.02V ，当输入代码为10000111
时，输出电压为 2.7V 。
5．Y=C A AB ' ：在 B=C=1 条件下，可能存在 0 型冒
险。
6．（84）10=（ 1010100 ）2=（ 54 ）16=
（ 10000100 ）8421BCD 码
7．A ⊕1 = A ’ ；A ⊕0 = A 。
8．对n 个变量来说，最小项共有 2^N 个；所有的最小项之和恒为 1 。
9．用TTL 门电路驱动CMOS 门电路必须考虑 电压是否匹配 问题。
10．已知施密特触发器的电压传输特性曲线如图（2）所示：
图（1） 图（2）
则该施密特触发器的U T+= 7V 、U T-= 3V 、ΔU T = 4V ；
是 同相 （同相还是反相）施密特触发器。
二、判断题（对的打√，错的打×；每小题1分，共10分）：
（ 0 ）1、对于或门、或非门电路不用的输入端都可以通过一个电阻接地。 （ 1 ）2、转换精度和转换速度是衡量ADC 和DAC 性能优劣的主要标志。 （ 0 ）3、把一个5进制计数器与一个10进制计数器级联可
得到15
进制计数器。
（ 1 ）4、优先编码器只对同时输入的信号中的优先级别最高的一个信号
编码。
（0 ）5、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一
次转换操作需要8us。
（1 ）6、施密特触发器的回差越大，电路的抗干扰能力超强，但电路的触发灵敏度
将越低。
（0 ）7、数值比较器、寄存器都是组合逻辑电路。
（0 ）8、若TTL门电路和CMOS门电路的电源电压都为5V，则它们的输出电压幅
度也相等。
（1 ）9、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。
，由外加触发脉冲决定。
（0 ）10、单稳态触发器的分辨时间T
d
1．若将一个JK触发器变成一位二进制计数器，则（ 4 ）。（1）J=K=0 （2）J=0、K=1 （3）J=1、K=0 （4）J=K=1 2．有一组合逻辑电路，包含7个输入变量，7个输出函数，用一个PR O M实现时应采用的规格是（3）。
(1)64?8 (2) 256?4(3) 256?8 (4) 1024?8
3．在异步六进制加法计数器中，若输入CP脉冲的频率为36kHz，则进位输出CO的频率为（ 3 ）。
（1）18kHz （2）9kHz （3）6kHz （4）4kHz
4．要构成容量为1K×8的RAM，需要（ 2 ）片容量为256×4的RAM。（1）4 （2）8（3）16 （4）32
5．若某模拟输入信号含有200Hz、600Hz、1KHz、3KHz等频率的信号，则该ADC电路的采样频率应大于等于（ 4 ）。
（1）400Hz （2）1.2KHz （3）2KHz （4）6KHz
6．N个触发器可以构成能寄存（ 2 ）位二进制数码的寄存器。
(1) N-1 (2)N (3) N+1 (4) 2N
7．时钟为1MHz的移位寄存器，串行输入数据经8us后到达串行输出端，则该寄存器的位数为（ 2 ）。
（1）3 （2）4 （3）5 （4）6
8．若接通电源后能自动产生周期性的矩形脉冲信号，则可选择（ 3 ）。（1）施密特触发器 2）单稳态触发器（3）多谐振荡器（4）T’触发器
9．一个四位二进制加法计数器的起始值为0110，经过30个时钟脉冲作用之后的值为（ 1 ）。
（1）0100 （2）0101 （3）0110 （4）0111
10．正逻辑的“0”表示（4 ）。
（1） 0 V （2）+5 V （3）高电平 （4）低电平
二、填空题（每空1分，共20分）：
1．石英晶体多谐振荡器的振荡频率为： 石英晶体的固有谐振频率
2．（46）10=（ 101110 ）2=（ 2E ）16=（ 1000110 ）8421BCD 码
3．图（1）为8线-3线优先编码器，优先权最高的是 I7’ ，当同时输入'5I 、'3I 时，输出'0'1'2Y Y Y = 010 。
4．用CMOS 门电路驱动TTL 门电路必须考虑 电流是否匹配 问题。
5．一个双输入端的TTL 与非门和一个双输入端的CMOS 与非门，它们的输入端均是一端接高电平，另一端通过一个10k Ω的电阻接地，则TTL 与非门输出为 低电平 ，CMOS 与非门输出为 高电平 。
6．（+35）10的反码为 00100011 ；（-35）10的补码为 11011101 。（用8位二进制表示）
7．Y=))(('C A B A ++：在 B=C=0 条件下，可能存在 1 型冒险。
10．已知施密特触发器的电压传输特性曲线如图（2）所示：
图（1）图（2）
则该施密特触发器的U
T+= 6V 、U
T-
= 2V 、ΔU
T
=
4V ；
是反相（同相还是反相）施密特触发器。
三、判断题（对的打√，错的打×；每小题1分，共10分）：
（1 ）1、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（0 ）2、单稳态触发器的输出脉宽是指暂稳态的持续时间，它由外加触发脉冲决定。
（0 ）3、门电路的噪声容限越小，抗干扰能力越强。
（0 ）4、共阴接法发光二极管数码显示器需选用有效输出为低电平的七
段显示译码
器来驱动。
（1 ）5、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。
（0 ）6、寻址容量为8K×4的RAM需要10根地址线。
（1 ）7、格雷码具有任何相邻码只有一位码元不同的特性。
（ 1 ）8、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。（ 1 ）9、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一
次转换操作需要10us。
（0 ）10、存放CMOS电路的容器可以是任意材料制成的。
1．组合逻辑电路输入端信号同时向相反方向变化时，其输出端（ 2 ）。（1）一定输出尖峰脉冲（2）有可能输出尖峰脉冲
（3）尖峰脉冲不可以控制（4）都不是
2．三极管作为开关使用时主要工作在（ 4 ）。
（1）饱和区、放大区（2）击穿区、截止区
（3）放大区、击穿区（4）饱和区、截止区
3．某ADC电路的全量程为10V，为了获得分辨率为10mV，则该电路的输入数字量至少为（4 ）位。
（1）7 （2）8 （3）9 （4）10
4．利用PAL产生一组有4个输入变量，3个输出的组合逻辑函数，每个函数所包含与项的最大数是6个，则所选PAL的输入端数，与项数，以及输出端数是（ 3 ）。
（1）8，18，3 （2）4，18，3 （3）4，6，3 （4）8，6，3
5. 组合逻辑电路与时序逻辑电路的主要区别是 1 。
（1）任意时刻的输出信号与前一时刻的电路状态是否有关（2）是否包含门电路
（3）输入与输出信号的个数（4）包含门电路的数量
6．要构成容量为4K×8的RAM，需要 3 片容量为1K×2的RAM。（1）4 （2）8（3）16 （4）32
7．若输入CP脉冲的频率为10kHz，通过某计数器后输出信号的频率为1kHz；则该计数器的模为（ 3 ）。
（1）4 （2）8 （3）10 （4）12
8. 逻辑函数F(A,B,C) = B + A’C的最小项之和标准表达式为（ 1 ）。（1） F = ∑(1,2,3,6,7) （2） F = ∑(1,2,4,6,7)
（3） F = ∑(1,2,5,6,7) （4） F = ∑(1,2,4,5,7)
9．时钟为1MHz的移位寄存器，串行输入数据经8us后到达并行输出端，则该寄存器的位数为（3 ）。
（1）4 （2）6 （3）8 （4）10
10．当T触发器T=1时,触发器具有 2 功能。
（1）保持（2）计数（3）禁止（4）预置位
一、填空题（每空1分，共10分）
1、（1011.101）2=（11.625 ）10=（BA ）16。
2、已知函数B A F ⊕=，则F 的与非-与非表达式为（ ))()(('''''B A B A ），与或非表达式为（ )))(((''++'B A B A ）。
4、OC 门工作时的条件是（ 外接电源和上拉电
阻 ）。
5、对于JK 触发器，若K J =，则可构成（T ）触发器；若K J '=，则可构成（ D ）触发器。
二、选择题（每题2分，共30分）
（1-10为单项选择题）
1、函数B A ⊕与B A '⊕'（C ）
A 、互为反函数
B 、互为对偶式
C 、相等
D 、以上都不对
2、硅二极管导通和截止的条件是（ C ）
A 、V Ｄ＞0.7V V Ｄ＜0.5V
B 、V Ｄ＞0.5V ＶＤ＜0.7V
C 、V Ｄ＞0.7V V Ｄ＜0.7V
D 、V Ｄ＞0.5V V Ｄ＜0.5V
3、标准与或式是由（D ）构成的逻辑表达式
A、最大项之和
B、最小项之积
C、最大项之积
D、最小项之和
4、为实现F=ABCD，下列电路接法正确的是（B ）
A B C D
5、下列电路中属于组合逻辑电路的是（C ）
A、触发器
B、计数器
C、数据选择器
D、寄存器
6、RS触发器的约束条件是（A ）
A、RS=0
B、R+S=1
C、RS=1
D、R+S=0
7、用触发器设计一个17进制的计数器所需触发器的数目是（D ）
A、2
B、3
C、4
D、5
8、多谐振荡器可产生的波形是（B ）
A、正弦波
B、矩形脉冲
C、三角波
D、锯齿波
9、要构成容量为4Kx8的RAM，需容量为256x4的RAM（C ）
A、2个
B、4个
C、32个
D、8个
10、下来不属于模数转换步骤的是（C ）
A、采样
B、保持
C、滤波
D、编码
（11-15为多项选择题）
11、下列说法中不正确的是(BCD )
A、已知逻辑函数A+B=AB，则A=B
B、已知逻辑函数A+B=A+C，则B=C
C、已知逻辑函数AB=AC，则B=C
D、已知逻辑函数A+B=A，则B=1
12、以下代码中为无权码的是（BC ）
A、8421BCD码
B、余三码
C、格雷码
D、5421码
13、TTL与非门的输入端悬空时相当于输入为（AC ）
A、逻辑1
B、逻辑0
C、高电平
D、低电平
14、D/A转换器主要的技术指标有（ABD ）
A、分辨率
B、转换误差
C、转换精度
D、转换速度
15、存储器的扩展方式有（AB ）
A、位扩展
B、字扩展
C、字节扩展
D、双字扩展
一、填空题（每空1分，共10分）
1、（12.7）
10=（1100.1011 ）
2
（小数点后面取4位有效数字）=
（ C.B ）
16
2、如图所示的可编程逻辑阵列电路中，Y 1=
（ 2124
214314323211I I Y I I I I I I I I I I I I Y ⊕=+++= ），Y 2=
（ ）。
3、TS 门输出的三种状态为 高电平，低电平，高阻态
4、4、对于JK 触发器，若K J '=，则构成（ D ）触发器，若K J ==1，则构成（ T ’ ）触发器。
5、若ROM 具有10条地址线和8条数据线，则存储容量为（ 8K ）位，可以存储（ 1024 ）字节。
二、选择题（每题2分，共30分）
（1-10为单项选择题）
1、对TTL 门电路，如果输入端悬空则其等效为（A ）
A 、逻辑1
B 、逻辑0
C 、接地
D 、任意选择
2、n个变量可以构成（ C ）个最小项
A、n
B、2n
C、2n
D、2n＋１
3、8位DAC转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（B）V。
A、0.05
B、3.25
C、6.45
D、 0.4
4、标准与或式是由（ D ）构成的逻辑表达式
A、最大项之和
B、最小项之积
C、最大项之积
D、最小项之和
5、逻辑函数F(A,B,C)=∑m(1,2,3,6);G(A,B,C)= ∑m(0,2,3,4,5,7)则F
和G相“与”的结果是（ A ）。
' D、A+B
A、m2+m3
B、1
C、B
A+
6、下列电路中属于组合逻辑电路的是（C ）
A、触发器
B、计数器
C、数据选择器
D、寄存器
7、RS触发器的约束条件是（A ）
A、RS=0
B、R+S=1
C、RS=1
D、R+S=0
8、要构成容量为4Kx8的RAM，需容量为256x4的RAM（C ）
A、2个
B、4个
C、32个
D、8个
9、四位的移位寄存器,现态为0111,经右移一位后其次态为（A ）
A.0011或者1011
B.1111或者1110
C.1011或者1110
D.0011或者1111
10、5个触发器构成的计数器最大的计数值为（ C ）
A 、5
B 、10
C 、32
D 、25
（11-15为多项选择题）
11、已知D A CDE BD B A F '+++'=，下列结果正确的是（A C ）
A 、D
B A F +'= B 、D B A F )('+=
C 、))((
D B D A F +'+= D 、))((D B D A F '++=
12、欲使J K 触发器按Q n +1=Q n 工作，可使J K 触发器的输入端为以下哪几种情况？（AB D ）
A 、J =K =0
B 、J=Q,K =Q '
C 、J =Q ',K=Q
D 、J =Q ,K =0
13、关于PROM 和PAL 的结构，以下叙述正确的是（A D ）
A 、P RO M 的与阵列固定，不可编程
B 、P RO M 与阵列、或阵列均不可编程
C 、P AL 与阵列、或阵列均可编程
D 、P AL 的与阵列可编程
14、下列属于模数转换步骤的是（ACD ）
A 、采样
B 、滤波
C 、保持
D 、量化
15、D/A 转换的主要技术指标有（ ACD ）
A 、分辨率
B 、转换精度
C 、转换误差
D 、转换速度
电子科技大学二零零六至二零零七学年第二学期期末考试 试卷评分基本规则 数字逻辑设计及应用课程考试题中文A卷（120分钟）考试形式：闭卷考试日期2007年7月日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分 一、填空题（每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（1）电平或者输入信号连接端上。 2、DAC的功能是将（数字）输入成正比地转换成模拟输出。 512 EPROM可存储一个（9 ）输入4输出的真值表。 3、4 4、74X163的RCO输出有效条件是：仅当使能信号（ENT）有效，并且计数器的状态是15。 5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101)2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（B）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C)只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（D）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（D）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’
标准答案及评分标准 课程名称：数字电路 适用专业（班级）： 课程归属：理工学科部 是否可携带（填写计算器、词典等）：计算器 开卷、闭卷：闭卷 学科部主任： 出卷人： ―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分） 1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 2．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或 3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 【 C 】 A.4 B.2 C.3 D.16 5．最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD 6．同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 8．组合逻辑电路通常由【 】组合而成。 【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器 9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0 12Y Y Y ??的值是 【 C 】 A.111 B.010 C.000 D.101 10．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C
1 ?将二进制数化为等值的十进制和十六进制： (1100101) 2=( 101 )10 =( 65 )16 2?写出下列二进制数的原码和补码： (-1011) 2=( 11011 )原=( 10101 )补 3?输出低电平有效的3线-8线译码器的输入为110时,其8个输出端 Y7 ~ Y0的电平依次为 10111111 _____________________ 。 4?写出J、K触发器的特性方程： _Q* JQ KQ __________________________ ; 5. TTL集电极开路门必须外接—上拉电阻 ________ 能正常工作。 1 .余3码10001000对应的8421码为(A )。 A. 01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数F (A' B ')( B C ')( A' C )为0的逻辑变量组合为(D ) A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3 .标准或-与式是由(C )构成的逻辑表达式。 A.与项相或 B. 最小项相或 C. 最大项相与 D.或项相与4. 由或非门构成的基本R S触发器，则其输入端 R、S应满足的约束条件为(B )。 A . R+S= 0 B . RS= 0 C . R+S= 1 D .RS=1 5. —个8选一数据选择器的地址输入端有(C )个。 A. 1 B.2 C.3 D.8 6. RAM勺地址线为16条，字长为32,则此RAM勺容量为(D )。 A . 16X 32 位 B. 16K X 32 位 C. 32K X 32 位 D.64K X 32 位 7. 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为(D )。 A. JK=00 B. JK=01 C. JK=10 D. JK=11
电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57(
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
中南大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） =+的两种标准形式分别为 1．逻辑函数Y AB C （）、（）。2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量为5v。若只有最低位为高电平，则输出电压为（）v；当输入为，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。
三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）
数 电 复 习 题 选择题： 1．下列四个数中，与十进制数（163）10不相等的是（ D ） A 、(A3)16 B 、（10100011）2 C 、（000101100011）8421BCD D 、（203）8 2．N 个变量可以构成多少个最小项（ C ） A 、N B 、2N C 、2N D 、2N -1 3．下列功能不是二极管的常用功能的是（ C ） A 、检波 B 、开关 C 、放大 D 、整流 4．.将十进制数10)18(转换成八进制数是 （ B ） A 、20 B 、22 C 、21 D 、23 5．译码器的输入地址线为4根，那么输出线为多少根（ C ） A 、8 B 、12 C 、16 D 、20 6．能把正弦信号转换成矩形脉冲信号的电路是（D ） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器 7．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 （ A ） A 、m2 B 、 m5 C 、m3 D 、 m7 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（ B ） A 、与阵列 B 、或阵列 C 、与阵列和或阵列都可以 D 、以上说法都不对 9．A/D 转换器中，转换速度最高的为( A )转换 A 、并联比较型 B 、逐次逼近型 C 、双积分型 D 、计数型 10．关于PAL 器件与或阵列说法正确的是 （ A ） A 、 只有与阵列可编程 B 、 都是可编程的 C 、 只有或阵列可编程 D 、 都是不可编程的 11. 当三态门输出高阻状态时，输出电阻为 （ A ） A 、无穷大 B 、约100欧姆 C 、无穷小 D 、约10欧姆 12为使采样输出信号不失真地代表输入模拟信号，采样频率 f s 和 输入模
第一、二章数制转换及逻辑代数 一、完成下列数制转换 （11001）2=（）10；（32）10=（）2；（110101.01）2=（）10 （132.6）10=（）8421BCD； 二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。 1、Y=错误！未找到引用源。+CD 2、Y=错误！未找到引用源。C 3、Y=错误！未找到引用源。D 4、Y= A错误！未找到引用源。B 5、Y=A+错误！未找到引用源。 6、Y=ABC+错误！未找到引用源。错误！未找到引用源。 三、用公式法化简为最简与或式: 1、Y=错误！未找到引用源。C+错误！未找到引用源。A 2、Y=错误！未找到引用源。错误！未找到引用源。C+错误！未找到引用源。BC+A 错误！未找到引用源。C+ABC 3、Y=错误！未找到引用源。(A+B) 4、Y=A错误！未找到引用源。(C+D)+D+错误！未找到引用源。 5、C B C B B A B A Y+ + + = 四、证明利用公式法证明下列等式 1、错误！未找到引用源。错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。+BC+错误！未找到引用源。错误！未找到引用源。错误！未找到引用源。=错误！未找到引用源。+ BC 2、AB+BCD+错误！未找到引用源。C+错误！未找到引用源。C=AB+C 3、A错误！未找到引用源。+BD+CBE+错误！未找到引用源。A错误！未找到引用源。+D 4、AB+错误！未找到引用源。错误！未找到引用源。+ A错误！未找到引用源。+错误！未找到引用源。B=错误！未找到引用源。) 5、AB(C+D)+D+错误！未找到引用源。(A+B)(错误！未找到引用源。+错误！未找到引用源。)=A+B错误！未找到引用源。+D 五、用卡诺图化简函数为最简与-或表达式 1、Y（A，B，C，D）=错误！未找到引用源。B+错误！未找到引用源。C+错误！未找到引用源。错误！未找到引用源。+AD 2、Y（A，B，C，D）=错误！未找到引用源。错误！未找到引用源。C+AD+错误！未找到引用源。（B+C）+A错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。 3、Y（A，B，C，D）=错误！未找到引用源。 4、Y（A，B，C，D）=错误！未找到引用源。 六、选择题 1. 在N进制中，字符N的取值范围为：（） A．0 ~ N B．1 ~ N C．1 ~ N -1 D．0 ~ N-1 3. 二进制数1110111.11转换成十进制数是（） A．119. 125 B．119. 3 C．119 . 375 D．119.75 4、数字信号的特点是（） A．在时间上和幅值上都是连续的。B．在时间上是离散的，在幅值上是连续的。 C．在时间上是连续的，在幅值上是离散的。D．在时间上和幅值上都是不连续的。 5、下列各门电路符号中，不属于基本门电路的是（）
中 南 大 学 模拟电子技术试卷（第1套） 一、一、填空题（20分，每空1分） 1．双极型三极管是 控制器件，当其工作在放大区时发射结需要加 偏置，集电结需要加 偏置。场效应管是 控制器件。 2． 在有源滤波器中，运算放大器工作在 区；在滞回比较器中，运算放大器工作在 区。 3． 在三极管多级放大电路中，已知A u1＝20，A u2＝－10，A u3＝1，则可知其接法分别为：A u1是 放大器，A u2是 放大器，A u3是 放大器。 4． 在双端输入、单端输出的差动放大电路中，发射极R e 公共电阻对 信号的放大作用无影响，对 信号具有抑制作用。差动放大器的共模抑制比K CMR ＝ 。 5． 设某一阶有源滤波电路的电压放大倍数为 2001200f j A += ，则此滤波器为 滤波器， 其通带放大倍数为 ，截止频率为 。 6． 如图所示的功率放大电路处于 类工作状态；其静态损耗为 ；电路的最大输出功率为 ；每个晶体管的管耗为最大输出功率的 倍。 二、基本题：（每题5分，共25分） 1．如图所示电路中D 为理想元件，已知u i = 5sin ωt V ，试对应u i 画出u o 的波形图。
2．测得电路中NPN型硅管的各级电位如图所示。试分析管子的工作状态（截止、饱和、放大）。 3．已知BJT管子两个电极的电流如图所示。求另一电极的电流，说明管子的类型（NPN 或PNP）并在圆圈中画出管子。 4．如图所示电路中，反馈元件R7构成级间负反馈，其组态为； 其作用是使输入电阻、放大电路的通频带变。 三、如图所示电路中，β＝100， Ω = ' 100 b b r，试计算：(15分) 1．放大电路的静态工作点；（6分） 2．画出放大电路的微变等效电路；（3分） 3．求电压放大倍数A u、输入电阻R i和输出电阻R o；（6分）
一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器
五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程
（4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程
1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?
第一、二章 数制转换及逻辑代数 一、完成下列数制转换 （11001）2=（ ）10； （6AB ）16=（ ）10 （46BE.A ）16=（ ）2=（ ）10 （32）10=（ ）2； （110101.01）2=（ ）10 （132.6）10=（ ）8421BCD ；（32.6）10=（ ）余3码 二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。 1、Y=+CD 2、Y=+B C 3、 D 4、Y= A ⊕B 5、 6、Y=ABC+A B C 三、用公式法化简为最简与或式: 1、Y=AB +C+C A 2、Y=A C+A BC+A C+ABC 3、Y=AB +BC (A+B) 4、Y=A (C+D)+D+ 5、C B C B B A B A Y +++= 四、证明利用公式法证明下列等式 1、A C +A B +BC+A C D =A + BC 2、AB+BCD+C+B C=AB+C 3、A B +BD+CBE+AD =A B +D 4、AB+A B + A B +A B=AB +ABC +A(B +AB ) 5、AB(C+D)+D+D (A+B)(B +C )=A+B C +D 五、用卡诺图化简函数为最简与-或表达式 1、Y （A ，B ，C ，D ）=A B+A C+B C +AD 2、Y （A ，B ，C ，D ）=A B C+AD+D （B+C ）+A C +A D 3、 Y （A ，B ，C ，D ）=∑m(0,1,2,4,8,9,10,11,12,13,14,15) 4、Y （A ，B ，C ，D ）=∑m(0,2,5,7,8,9,10,13,15) 5、 Y （A ，B ，C ，D ）=∑m(8,9,10,11,12)+∑d (5,6,7,13,14,15) 6、Y （A ，B ，C ，D ）=∑m(1,4,7,9,12,15)+∑d (6,14) 7、Y （A ，B ，C ，D ）=∑m(0,1,5,14,15)+∑d (3,4,13) 8、∑∑+=)11532()13,96410()(，，，，，，，，，，d m D C B A Y 六、 1、逻辑函数的表达方法有：逻辑函数表达式，逻辑图，_____，_____。 2、数字电路可进行_____运算，_____运算，还能用于_____。 3、若用二进制代码对48个字符进行编码，则至少需要 位二进制数。 4、 要用n 位二进制数为N 个对象编码，必须满足 。
通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101 )10 =( 65 )16 2．写出下列二进制数的原码和补码： (-1011)2=( 11011 )原=( 10101 )补 Y的电平依次为3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端0 7~Y 10111111 。 *； 4．写出J、K触发器的特性方程：Q Q+ = Q K J 5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。 1．余3码10001000对应的8421码为（A ）。 A．01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数) B A B =为0的逻辑变量组合为( D ) C + + F+ (C A ' ' )( ' ' )( A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3．标准或-与式是由（ C ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。 Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１ 5．一个8选一数据选择器的地址输入端有（C ）个。 A.1 B.2 C.3 D.8 6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。 A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位 7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 8. 用８个触发器可以记忆（ D ）种不同状态． A．8 B．16 C．128 D．256 9. 多谐振荡器可以产生下列哪种波形( B ) A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 10．输出在每个时钟周期翻转一次的触发器是（ A ）。
中南大学大规模集成电路考试及答案合集
————————————————————————————————作者：————————————————————————————————日期：
---○---○ --- 学 院 专业班级 学 号 姓 名 ………… 评卷密封线 ……………… 密封线内不要答题，密封线外不准填写考生信息，违者考试成绩按0分处理 ……………… 评卷密封 中南大学考试试卷 时间110分钟 题 号 一 二 三 合 计 得 分 评卷人 2013 ~2014 学年一学期大规模集成电路设计课程试题 32 学时，开卷，总分100分，占总评成绩70 % 一、填空题(本题40分，每个空格1分) 1. 所谓集成电路，是指采用 ，把一个电路中 所需的二极管、 、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的 或介质基片上一同制作出来，形成完整电路，然后 在一个管壳内，成为具有特定电路功能的微型结构。 2. 请写出以下与集成电路相关的专业术语缩写的英文全称： ASIC ： ASSP ： LSI ： 3. 同时减小 、 与 ，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。因此，缩短MOSFET 尺寸是VLSI 发展的趋势。 4. 大规模集成电路的设计流程包括：需求分析、 设计、体系结构设计、功能设计、 设计、可测性设计、 设计等。 5. 需求规格详细描述系统顾客或用户所关心的内容，包括 及必须满足的 。系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以 的方式体现出来。 6. 根据硬件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模/性能、 、 、 等确定实现方法。 7. 体系结构设计的三要素为： 、 、 。 8. 高位综合是指从 描述自动生成 描述的过程。与人工设计相比，高位综合不仅可以尽可能地缩短 ，而且可以生成在面积、性能、功耗等方面表现出色的电路。 9. 逻辑综合就是将 变换为 ，根据 或 进行最优化，并进行特定工艺单元库 的过程。 10. 逻辑综合在推断RTL 部品时，将值的变化通过时钟触发的信号推断为 ， 得 分 评卷人
数电试题及答案
通信071~5 班20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷 题号一二三四五六七八九 总 成 绩 得 分 一、单项选择题（每小题2分，共24分） 1、8421BCD码01101001.01110001转换为十进制数是：（） A：78.16 B：24.25 C：69.71 D：54.56 2、最简与或式的标准是：（） A：表达式中乘积项最多，且每个乘积项的变量个数最多B：表达式中乘积项最少，且每个乘积项的变量个数最多 C：表达式中乘积项最少，且每个乘积项的变量个数最少D：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（）
A：消去1个表现形式不同的变量，保留相同变量 B：消去2个表现形式不同的变量，保留相同变量 C：消去3个表现形式不同的变量，保留相同变量表1 D：消去4个表现形式不同的变量，保留相同变量
4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕ B ⊕ C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要 （ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011， A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
广东海洋大学 20 ——20 学年第 学期 《数字电子技术基础》课程试题 课程号： 16632205 √ 考试 √ A 卷 √ 闭卷 □ 考查 □ B 卷 □ 开卷 一、判断题（对的打“√”，错的打“×”，每小题一分。共10分） （ ）1、OC 门的输出接在一起可实现线与。 （ ）2、单稳态触发器的输出脉冲宽度大于输入脉冲宽度。 （ ）3、编码器的输出端比输入端多。 （ ）4、电平触发的触发器存在 “空翻”现象。 （ ）5、通常用T （或改接后）触发器构成同步二进制计数器。 （ ）6、n 变量的全部最小项之和为0。 （ ）7、3A A A A =??。 （ ）8、C B A ABC ++=。 （ ）9、可编程逻辑器件（PLD ）的逻辑功能是由用户通过对器件编程来设定。 （ ）10、非方波信号经施密特触发器后变为方波信号。 二、填空题（每空2分。共20分） 1、（35）10=（ ）2。 2、（0101）余3码=（ ）10。 3、写出右图所示电路的输出状态。 4、m i 和m j （i ≠j ）为两个最小项，则m i ×m j =（ ）。 5、1⊕A =（ ）。 6、n 位二进制译码器有（ ）个输出端。 7、（-24）10=（ ）补码（用八位二进制码表示）。 班 级 ： 姓 名 ： 学号： 试题共 五 页 加白纸 二 张 密 封 GDOU-B-11-302
8、ROM由地地址译码器、（）和输出缓冲器等组成。 9、C + A? +) (=（）。 B B C 10、半导体存储器的容量为1k×4位，则该存储器有（）个地址。 三、选择题（每小题2分。共20分） 1、若逻辑功能是“有0出0，全1出1”，则为（ A ）逻辑。 A、与。 B、或非。 C、异或。 D、同或。 2、（25）10=（）8421。 A、0010 1000 B、0010 0101 C、0101 1000 D、11001 3、CMOS与门（与非门）多余端的最佳处理方法是（ B ）。 A、接地。 B、接电源。 C、悬空。 D、接到使用端。 4、若需寄存4位二进制数，则需（）个触发器。 A、一。 B、二。 C、四。 D、八。 5、由3个非门接成的环形振荡电路的周期是（）（每个门电路的延迟时间都是t pd）。 A、1.5t pd。 B、3t pd。 C、6t pd。 D、9t pd。 6、（）是8421码的伪码。 A、0111． B、0001。 C、1001。 D、1010。 7、下列电路中，（）属于时序逻辑电路。 A、数据选择器。 B、译码器。 C、全加器。 D、寄存器。 8、若JK触发器的JK=（）时，其输出状态将保持不变。 A、00 B、01 C、10 D、11 9、TTL与门的输入端悬空时相当于输入为（）。 A、逻辑1 B、逻辑0 C、0.1V的电平 D、不确定 10、四位右移移位寄存器的现态为1011，则下一时钟到来后的状态为（）。 A、1011或0101 B、0101或1101 C、1101或1110 D、1111或0111
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1
通信 071~5 班 20 08 ~20 09 学年第二学 期《数字电子技术基础》课试卷试卷类型： A 卷 一、单项选择题（每小题2分，共24分） 1、8421码01101001.01110001转换为十进制数是：（ c ） A：78.16 B：24.25 C：69.71 D：54.56 2、最简与或式的标准是：（ c ） A：表达式中乘积项最多，且每个乘积项的变量个数最多 B：表达式中乘积项最少，且每个乘积项的变量个数最多 C：表达式中乘积项最少，且每个乘积项的变量个数最少 D：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能： （B ） A：消去1个表现形式不同的变量，保留相同变量 B：消去2个表现形式不同的变量，保留相同变量 C：消去3个表现形式不同的变量，保留相同变量 表1 D：消去4个表现形式不同的变量，保留相同变量
4、已知真值表如表1所示，则其逻辑表达式为：（ A ） A B ： + C ： + D ：（） 5、函数F(A ，B ，C)的最小项表达式为： （ B ） A ：F()=∑m （0，2，4）B ：F()=∑m （3，5，6，7） C ：F()=∑m （0，2，3，4） D ：F()=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ C ）个移位脉冲。 A ：32 B ：C ： 5 D ： 6 7、已知74138译码器的输入三个使能端 （E 1=1，E 220）时，地址码A 2A 1A 0=011则输出Y 7 ～Y 0是：（ C ） A ：11111101 B ： 10111111 C ：11110111 D ： 8、要实现n 1n Q Q =+，触发器的J 、K 取值应是：（D ） A ：0，0 B ：0，1 C ：1，0 D ：1，1 9、能够实现线与功能的是：（ B ） A ： 与非门 B ：集电极开路门 C ：三态逻辑门 D ： 逻辑门