EDA实验五学号计数器的设计与仿真
一、实验目的：
了解计数器的设计原理和方法，并且学会用数码管显示
二、实验内容：
本实验内容是：在QuartusII平台上，利用VHDL代码实现学号230计数器的设计，并在三位数码管显示出来。
三、实验方法：
实验方法：
采用基于FPGA进行数字逻辑电路设计的方法。
采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。
实验步骤：
1、编辑源文件。打开QuartusII软件平台，建立工程文件夹，工程所在文件夹名字为xuehao_230。然后编辑源文件，保存，文件名与工程文件夹名一致。
2、按照实验箱上FPGA的芯片名更改编程芯片的设置。操作是点击Assign/Device,选取芯片的类型。
3、编译与调试。确定状态图文件为当前工程文件，点击Complier进行文件编译。编译结果有错误或警告，则将要调试修改直至文件编译成功。
4、波形仿真及验证。在编译成功后，点击Waveform开始设计波形。点击“insert the node”,按照程序所述引脚,任意设置各输入节点的输入波形…点击保存按钮保存。
5、FPGA芯片编程及验证，应记录实验结果进行分析。
四、实验具体步骤与过程分析
1、建立工程。
打开Quartus II软件平台，点击File---〉new project wizard建立一个工程xuehao_230,工程所在文件夹名字为xuehao_230,设置顶层实体名称为xuehao_230，点击next设置device，按照实验箱上FPGA的芯片名更改编程芯片的设置。
2、添加VHDL文件。
在所在工程添加文件cnt10.vhd（十进制计数器），cnt_xuehao.vhd（230进制计数器），scan_led3_vhd.vhd（三位数码管显示），exp_cnt_xuehao230_7seg.vhd（数码管显示230三位学号计数器）四个文件。
这里通过老师给出的代码进行修改且理解：
cnt10.vhd如下：
分析：
这是十进制计数器的VHDL代码设计，因为十进制有十个状态，所以输入数据和输出状态需要四位宽，其中输入端口有aclr 清零端，clock时钟信号，cnt_en使能端，data[3..0]数据输入，sload装载使能，当aclr为高电平有效时，输出清零，从0开始，计数为时钟信号clock的上升沿到来时且使能端cnt_en 为高电平有效时自动加1（sload为低电平时），如果装载使能sload为高电平有效时，则装载数据data[3..0]，输出端口有两个，分别为cout（当q[3..0]为9时输出为高电平），q[3..0]变化为0—9循环变化。
cnt_xuehao.vhd如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
LIBRARY lpm;
USE lpm.all;
entity cnt_xuehao is
port( aclr,clock,cnt_en,sload:in std_logic;
datab,datas,datag:in std_logic_vector(3 downto 0);
cout:out std_logic;
qb,qs,qg:out std_logic_vector(3 downto 0) );
end cnt_xuehao;
architecture a of cnt_xuehao is
component cnt10 IS
PORT (
aclr : IN STD_LOGIC ;
clock : IN STD_LOGIC ;
cnt_en : IN STD_LOGIC ;
data : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
sload : IN STD_LOGIC ;
cout : OUT STD_LOGIC ;
q : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) );
END component;
signal regb,regs,regg:std_logic_vector(3 downto 0);
signal lkaclr,couts,coutg:std_logic;
begin
cntb:cnt10 port map( aclr=>(lkaclr or aclr),clock=>clock,cnt_en=>(couts and coutg),data=>datab,sload=>sload,q=>regb);
cnts:cnt10 port map( aclr=>(lkaclr or aclr),clock=>clock,cnt_en=>coutg,data=>datas,sload=>sload,cout=>couts ,q=>regs);
cntg:cnt10 port map( aclr=>(lkaclr or aclr),clock=>clock,cnt_en=>cnt_en,data=>datag,sload=>sload,cout=>cout g,q=>regg);
lkaclr<= '1' when ( regb=x"3" and regs=x"6" and regg=x"5") else
'0' ;
cout<= '1' when ( regb=x"2" and regs=x"3" and regg=x"0") else
'0';
qb<=regb;
qs<=regs;
qg<=regg;
end a;
分析：
这里是调用cnt_10十进制计数器的元件例化来设计230（学号）计数器。输入端口aclr（高电平有效清零端）,clock（时钟信号上升沿有效）,cnt_en（使能端）,sload（装载时能，高电平有效时装在输入的数据），datab[3..0],datas[3..0],datag[3..0]（三位学号的数据输入端，每位变化相当于一个十进制计数器）；输出端口qb[3..0]（百位）qs[3..0]（十位）qg [3..0]（个位）变化为qb qs qg=000到230共231中状态，当等于230时，输出cout 为高电平指示达到一个循环。
这里的主要思想是用三次十进制计数器分别生成230计数器的三位。
scan_led3_vhd.vhd如下：
分析：
这里是七段数码管的显示，显示八个数码管中的三个。输入引脚scan_clk为时钟源,cnt_aclr为清零端，datab[3..0],datas[3..0],datag[3..0]为数据输入，用以显示得到三位十六进制的数，已在数码管上显示出来，输出接口seg7[6..0]用来接七段数码管的abcdefg段，wei[2..0]用来选择八个数码管中的三个来显示输入数据。
exp_cnt_xuehao409_7seg.vhd如下：
分析：
这里是用到元件例化把230计数器和3位数码管结合，达到在七段数码管上显示230计数器的输出的三位。也是我们实验的最终目的，显示计数器的状态变化。输入引脚和输出引脚都是上面几个vhd文件的结合，主要有输入接口aclr（高电位清零）,clock（计数器时钟信号）,scan_clk（数码管时钟源）,cnt_en（时能端）,sload（装在时能），数据装载输入datab[3..0]（百位）,datas[3..0]（十位）,datag[3..0]（个位）；输出端口cout（当输出状态为408时cout输出为高电平），seg7[6..0]（七段数码管的abcdef段）, wei[2..0]三位数码管显示。
3、简单编译
这里首先点击左上角files中，选择exp_cnt_xuehao230_7seg.vhd右击选择Set as Top-level Entity设为为顶层文件，然后键盘按下Ctrl+L 进行编译。提示成功。
4、RTL调试
点击Tools->Netlist viewers->RTL viewer命令查看经软件解释生成的原理图如下：
分析：
如上图由两部分组成，一部分是cnt_xuehao（230计数器），另一部分是
scan_led3_vhd(三位数码管),输出端为cout和wei[2..0]，seg7[6..0].输入端为aclr（清零命令）,clock（计数器时钟信号）,cnt_en（使能端）,sload（装载使能）,数据输入datab[3..0]（百位）,datas[3..0]（十位）,datag[3..0]（个位）,scan_clk(数码管时钟源).
容易验证RTL调试与VHD文件相符。
点击cnt_xuehao部分生成cnt_xuehao的RTL部分如下图：
分析：
如图知道409计数器主要部分是由三个十进制计数器组成的。与相应的VHDL 代码的实现功能是一致的。
5、功能仿真
下面我只对文件cnt_xuehao.vhd进行功能仿真，即对（学号）230计数器进行功能仿真。
首先设置cnt_xuehao.vhd为顶层实体文件（因为之前exp_cnt_xuehao230_7seg.vhd为顶层实体文件）。然后进行简单编译一次。a). 点击File->New->Vector Waveform File建立波形文件。点击“insert the node”,插入输入端和输出端接口。
b). 然后设置输入端colck的周期为10ns；设置datab,datas,datag，qb,qs,qg 为ASCII显示；手动设置aclr(清零命令)为低电平，然后在180ns左右设置一小段为高电平以验证清零作用；手动设置cnt_en（使能端）恒为高电平有效；手动设置sload(装载使能)在前一周期为高电平有效，得以第一周期转载输入的数据，接着一个周期后恒为低电平无效，之后只做时钟计数；手动设置输入数据datab,datas,datag均恒为0，然后在第一周期把它们设置为399得以第一周期装载（装载使能sload有效）数据，则计数从399开始。
则初始设置完成，如下图：
保存波形文件为cnt_xuehao.vwf
c) 选择Processing→Generate Functional Simulation Netlist命令，产生功能仿真网表。
d)选择Assignments→Settings命令，单击Simulator Settings选项，在右侧的Simulation mode下拉列表中选择Functional项，并指定Simulation input 波形文件为cnt_xuehao.vwf，单击OK按键完成设置
e)选择Processing→Start Simulation命令，完成功能仿真，仿真结果为：
综上分析，230计数器设计成功，且有清零命令，装载输入功能，自动计数功能。
6、引脚设置与下载测试
a)目标器件选择及管脚分配。选择菜单Assignments Pins,然后在分配窗口为输入端和输出端设置管脚。如图为详细的引脚设置：
b) 进行一次全编译后，开始下载验证：
分析：
通过上述验证，得到了实验结论，与验证结果相符。虽然实验过程中出现了几处错误，但最后都得到解决。
五、实验心得和总结：
这次实验难点较多，但是通过讨论和查阅资料，最后都得到解决。通过这次实验感觉此次实验最大收获是搞清楚了计数器的功能原理和完全接触到了元件例化的用法。这次实验对这么多次元件例化的接触，印象很深刻。还有通过波能仿真的过程也收获很大，在初始化输入端的设置用了很多技巧，得以把计数器的清零功能装载功能和计数功能都仿真出来。
实验五 时序逻辑电路实验 一、实验目的 1．掌握同步计数器设计方法与测试方法。 2．掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 1．直流稳压电源、信号源、示波器、万用表、面包板 2．74LS190、74LS393、74LS04 3．1kΩ电阻、发光二极管 三、实验原理 1．计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2．(1) 四位二进制（十六进制）计数器74LS161（74LS163） 74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。 74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 3．集成计数器的应用——实现任意M进制计数器 一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。 4．实验电路： 十进制计数器
六进制扭环计数器 具有方波输出的六分频电路 图5.1 74LS161（74LS163）外部引脚图 四、实验内容及步骤 1．集成计数器实验 （1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。 （2）根据电路图，首先用D触发器74LS7474构成一个不能自启的六进制扭环形计数器，同样将输出连接至数码管或发光二极管。然后使用单次脉冲作为触发输入，观察数码管或发光二极管的变化，记录得到电路计数过程和状态的转换规律。注意观察电路是否能自启，若不能自启，则将电路置位有效状态。接下来再用D触发器74LS7474构成一个能自启的六进制扭环形计数器，重复上述操作。 2．分频实验 同步置数法 同步清零法
实验三单片机定时/计数器实验 1、实验目的 1、学习计数器的使用方法。 2、学习计数器程序的编写。 3、学习定时器的使用方法。 4、学习定时器程序的编写。 5、熟悉汇编语言 2、实验说明 1、8051内部定时计数器T0，按计数器模式和方式1工作，对P3.4（T0）引脚进行计数。将其数值按二进制数在P1口驱动LED灯上显示出来。 2、用CPU内部定时器中断方式计时,实现每一秒钟输出状态发生一次反转 3、实验仪器和条件 计算机 伟福实验箱（lab2000P） 4、实验内容 1、8051内部定时计数器T0，按计数器模式和方式1工作，对P3.4（T0）引脚进行计数。将其数值按二进制数在P1口驱动LED灯上显示出来。 2、外部事件计数脉冲由P3.4引入定时器T0。单片机在每个机器周期采样一次输入波形，因此单片机至少需要两个机器周期才能检测到一次跳变。这就要求被采样电平至少维持一个完整的机器周期，以保证电平在变化之前即被采样。同时这就决定了输入波形的频率不能超过机器周期频率。 3、用CPU内部定时器中断方式计时,实现每一秒钟输出状态发生一次反转 4、定时器有关的寄存器有工作方式寄存器TMOD和控制寄存器TCON。TMOD
用于设置定时器/计数器的工作方式0-3，并确定用于定时还是用于计数。TCON 主要功能是为定时器在溢出时设定标志位，并控制定时器的运行或停止等。 5、在例程的中断服务程序中，因为中断定时常数的设置对中断程序的运行起到关键作用，所以在置数前要先关对应的中断，置数完之后再打开相应的中断。 五、思考题 1、使用其他方式实现本实验功能； 2、改为门控方式外部启动计数； 3、如果改为定时间隔为200us，如何改动程序； 4、使用其他方式实现本实验功能，例如使用方式1，定时间隔为10ms，如何改动程序。 六、源程序修改原理及其仿真结果 思考题一：使用其他方式实现本实验功能 方法一： movTMOD, #00000100b;方式0,记数器 movTH0, #0 movTL0, #0 setbTR0;开始记数;由于方式0的特点是计数时使用TL0的低五位和八位 TH0，故用加法器a用“与”（ANL）取TL0的低五位，再用yiwei子程序实现TH0的低三位变为高三位与TL0相加，这样赋给P1时就是八位计数的结果。 Loop: mova,TL0 anla,#1fh
实验五时序逻辑电路(计数器和寄存器)-实验报告 一、实验目的 1．掌握同步计数器设计方法与测试方法。 2．掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20等。 三、实验原理和实验电路 1．计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2．(1) 四位二进制（十六进制）计数器74LS161（74LS163） 74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。 74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 清零预置使能时钟预置数据输入输出 工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D 0 ××××（）××××0 0 0 0 异步清零 1 0 ××D A D B D C D D D A D B D C D D同步置数 1 1 0 ××××××保持数据保持 1 1 ×0 ×××××保持数据保持 1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器 一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。 4．实验电路： 十进制计数器 同步清零法 同步置数法
实验5 定时/计数器实验 （1）实验1现象：第一秒钟L1、L3亮，第二秒钟L2、L4亮，第三秒钟L5、L7亮，第四秒钟L6、L8亮，第五秒钟L1、L3、L5、L7亮，第六秒钟L2、L4、L6、L8亮，第七秒钟八个二极管全亮，第八秒钟全灭，以后又从头开始，……一直循环下去。 （2）实验程序注释 ORG 4000H 设置程序起始地址 LJMP START ORG 401BH 设置中断端口 LJMP IT11 跳转到中断程序 ORG 4100H 设置主程序起始地址 START:MOV A,#05H 将5传送到累加器A MOV R1,#03H 将3传送到R1 MOV R0,#0AH 将10传送到R0 ANL TMOD,#0FH ORL TMOD,#10H 设置TMOD的初值 MOV TL1,#0AFH MOV TH1,#3CH 设置计数初值 MOV IE,#88H 设置IE的值 SETB TR1 设置TR1的初值为1，启动定时器1的运行LOOP1:CJNE R0,#00H,DISP R0不等于0时转移到DISP MOV R0,#0AH 将10传送到R0，实现定时 INC R1 R1加1，以在后面输出不同的显示码转换LED的闪亮模式 CJNE R1,#0BH,LOOP2 R1不等于11时转移到LOOP2（设置了10种显示模式） MOV R1,#03H 将3传送到R1，重新设定R1的初值 LOOP2:MOV A,R1 将R1的值传送到累加器A MOVC A,@A+PC 将（A+PC）单元的值传送到A，即将显示码传送到A LJMP DISP 转移到DISP DB 0FAH,0F5H,0AFH,5FH,0AAH,55H,00H,0FFH 显示码 DISP:MOV P1,A将A的值传送到P1口，即将显示码传送到P1口JMP LOOP1 转移到LOOP1，继续循环 IT11:CLR TR1 以下是中断程序，本行命令是将TR1设置为0，即关闭定时器R1 DEC R0 R0减1，实现定时 MOV TL1,#0AFH MOV TH1,#3CH 设置计数器的初始值，以实现定时时间 SETB TR1 将TR1设置为1，即启动定时器R1 RETI 跳转回主程序 END 1、实验2 ORG 4000H LJMP START ORG 401BH LJMP IT11 PORT EQU 0CFA8H ORG 4100H
计数器的设计实验报告 篇一：计数器实验报告 实验4 计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法二、实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是
CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。 图5－ 9－1 CC40192引脚排列及逻辑符号 图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端 D0、D1、D2、D3 —计数器输入端 Q0、Q1、Q2、Q3 —数据输出端CR—清除端 CC40192的功能如表5－9－1，说明如下：表5－9－1 当清除端CR为高电平“1”时，计数
器直接清零；CR置低电平则执行其它功能。当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。 当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421 码十进制加、减计数器的状态转换表。加法计数表5－9－ 减计数 2、计数器的级联使用 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图5－9－2是由CC40192利用进位
XX 大学实验报告 课程名称： 实验项目名称：8254定时/计数器应用实验学院：信息工程学院 专业：通信工程 指导教师： 报告人：学号：班级： 实验时间： 实验报告提交时间：
教务处制
单元的内容外，还可以读出状态寄存器的内容。 （6）计数脉冲可以是有规律的时钟信号，也可以是随机信号。计数初值公式为： n=fCLKi÷fOUTi、其中fCLKi 是输入时钟脉冲的频率，fOUTi 是输出波形的频率。 图（1）是8254 的内部结构框图和引脚图，它是由与CPU 的接口、内部控制电路和三个计数器组成。8254 的工作方式如下述：（1）方式0：计数到0 结束输出正跃变信号方式。 （2）方式1：硬件可重触发单稳方式。 （3）方式2：频率发生器方式。 （4）方式3：方波发生器。 （5）方式4：软件触发选通方式。 （6）方式5：硬件触发选通方式。 图（1）8254的内部借口和引脚8254 的控制字有两个：一个用来设置计数器的工作方式，称为方式控制字；另一个用来设置读回命令，称为读回控制字。这两个控制字共用一个地址，由标识位来区分。控制字格式如表
1所示。 表1 8254的方式控制字 表2 8254 读出控制字格式 表3 8254 状态字格式 8254 实验单元电路图如下图所示：
五、实验步骤及相应操作结果 1. 计数应用实验 编写程序，将8254 的计数器0 设置为方式3，计数值为十进制数4，用单次脉冲KK1＋ 作为CLK0 时钟，OUT0 连接MIR7，每当KK1＋按动5 次后产生中断请求，在屏幕上显示字符“M”。 实验步骤： （1）实验接线如图2所示。 （2）编写实验程序，经编译、链接无误后装入系统。 （3）运行程序，按动KK1＋产生单次脉冲，观察实验现象。（4）改变计数值，验证8254 的计数功能。
定时器实验报告 文档编制序号：[KK8UY-LL9IO69-TTO6M3-MTOL89-FTT688]
电子信息工程学系实验报告课程名称：单片机原理及接口应用 实验项目名称：51定时器实验 实验时间： 班级：姓名：学号： 一、实验目的: 熟悉keil仿真软件、protues仿真软件的使用和单片机定时程序的编写。了解51单片机中定时、计数的概念，熟悉51单片机内部定时/计数器的结构与工作原理。掌握中断方式处理定时/计数的工作过程，掌握定时/计数器在C51中的设置与程序的书写格式以及使用方法。 二、实验环境: 软件：KEIL C51单片机仿真调试软件，proteus系列仿真调试软件 三、实验原理： 1、51单片机定时计数器的基本情况 8051型有两个十六位定时/计数器T0、T1，有四种工作方式。 MCS－51系列单片机的定时/计数器有几个相关的特殊功能寄存器： 方式控制寄存器TMOD； 加法计数寄存器TH0、TH1 （高八位）;TL0、TL1 （低八位）； 定时/计数到标志TF0、TF1（中断控制寄存器TCON） 定时/计数器启停控制位TR0、TR1（TCON） 定时/计数器中断允许位ET0、ET1（中断允许寄存IE） 定时/计数器中断优先级控制位PT0、PT1（中断优IP）
2 、51单片机的相关寄存器设置 方式控制寄存器TMOD: D7D6D5D4D3D2D1D0 GATE C/T M1 M0GATE C/T M1M0 TMOD的低四位为T0的方式字，高四位为T1的方式字。TMOD不能位寻址，必须整体赋值。 TMOD各位的含义如下: 1. 工作方式选择位M1、M0 M1、M0的状态决定定时器的工作方式： M1M0功能说明 0 0 1 10 1 1 方式0，为13位的定时／计数器 方式1，为16位的定时／计数器 方式2，为常数自动重装入的8位定时／计数器 方式3，T0分为两个8位定时／计数器， T1在该方式时停止 3、51单片机定时器的工作过程（逻辑）方式一方式1：当M1M0=01时，定时器工作于方式1。
实验六 Verilog设计分频器/计数器电路 一、实验目的 1、进一步掌握最基本时序电路的实现方法； 2、学习分频器/计数器时序电路程序的编写方法； 3、进一步学习同步和异步时序电路程序的编写方法。 二、实验内容 1、用Verilog设计一个10分频的分频器，要求输入为clock（上升沿有效），reset（低电平复位），输出clockout为4个clock周期的低电平，4个clock周期的高电平），文件命名为fenpinqi10.v。 2、用Verilog设计一异步清零的十进制加法计数器，要求输入为时钟端CLK（上升沿）和异步清除端CLR（高电平复位），输出为进位端C和4位计数输出端Q，文件命名为couter10.v。 3、用Verilog设计8位同步二进制加减法计数器，输入为时钟端CLK（上升沿有效）和异步清除端CLR（低电平有效），加减控制端UPDOWN，当UPDOWN为1时执行加法计数，为0时执行减法计数；输出为进位端C和8位计数输出端Q，文件命名为couter8.v。 4、用VERILOG设计一可变模数计数器，设计要求：令输入信号M1和M0控制计数模，当M1M0=00时为模18加法计数器；M1M0=01时为模4加法计数器；当M1M0=10时为模12加法计数器；M1M0=11时为模6加法计数器，输入clk上升沿有效，文件命名为mcout5.v。 5、VerilogHDL设计有时钟时能的两位十进制计数器，有时钟使能的两位十进制计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；ENA是时钟使能控制输入端，高电平有效，当ENA=1时，时钟CLK才能输入；CLR是复位输入端，高电平有效，异步清零；Q[3..0]是计数器低4位状态输出端，Q[7..0]是高4位状态输出端；COUT是进位输出端。 三、实验步骤 实验一：分频器 1、建立工程
信息工程学院实验报告 课程名称：微机原理与接口技术Array 实验项目名称：定时器/计数器实验实验时间： 班级：姓名：学号： 一、实验目的 1. 掌握8254 的工作方式及应用编程。 2. 掌握8254 典型应用电路的接法。 二、实验设备 PC 机一台、TD-PITD+实验系统一套。 三、实验原理 8254 是Intel 公司生产的可编程间隔定时器。是8253 的改进型，比8253 具有更优良的性能。8254 具有以下基本功能： （1）有 3 个独立的16 位计数器。 （2）每个计数器可按二进制或十进制（BCD）计数。 （3）每个计数器可编程工作于 6 种不同工作方式。 （4）8254 每个计数器允许的最高计数频率为10MHz（8253 为2MHz）。 （5）8254 有读回命令（8253 没有），除了可以读出当前计数单元的内容外，还可以读出状态寄存器的内容。 （6）计数脉冲可以是有规律的时钟信号，也可以是随机信号。计数初值公式为： n=f CLKi ÷f OUTi、其中f CLKi 是输入时钟脉冲的频率，f OUTi 是输出波形的频率。 图5-1 是8254 的内部结构框图和引脚图，它是由与CPU 的接口、内部控制电路和三个计数器组成。8254 的工作方式如下述： （1）方式0：计数到0 结束输出正跃变信号方式。 （2）方式1：硬件可重触发单稳方式。 （3）方式2：频率发生器方式。 （4）方式3：方波发生器。 （5）方式4：软件触发选通方式。 （6）方式5：硬件触发选通方式。
图5-1 8254 的内部接口和引脚 8254 的控制字有两个：一个用来设置计数器的工作方式，称为方式控制字；另一个用来设置读回命令，称为读回控制字。这两个控制字共用一个地址，由标识位来区分。控制字格式如表5-1~5-3 所示。 表5-1 8254 的方式控制字格式 表5-2 8254 读出控制字格式 表5-3 8254 状态字格式 8254 实验单元电路图如下图所示：
实验五计数器的设计——实验报告 邱兆丰 15331260 一、实验目的和要求 1．熟悉JK触发器的逻辑功能。 2．掌握用JK触发器设计同步计数器。 二、实验仪器及器件 1、实验箱、万用表、示波器、 2、74LS73，74LS00，74LS08，74LS20 三、实验原理 1．计数器的工作原理 递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。递减计数器-----按二进制代码规律减少。 双向计数器-----可增可减，由控制端来决定。 2．集成J-K触发器74LS73 ⑴符号： 图1 J-K触发器符号
⑵功能： 表1 J-K触发器功能表 ⑶状态转换图： 图2 J-K触发器状态转换图
⑷特性方程： ⑸注意事项： ①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。 ①触发器的两个输出负载不能过分悬殊，否则会出现误翻。 ② J-K触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。3．时序电路的设计步骤 内容见实验预习。 四、实验内容 1．用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察CP和各输出波形。2．用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出波形。3．设计一个仿74LS194 4．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：5.考虑增加一个控制变量D，当D=0时，计数器按自定义内容运行，当D=1时，反方向运行 五、实验设计及数据与处理 实验一
16进制异步计数器 设计原理：除最低级外，每一级触发器用上一级触发器的输出作时钟输入，JK都接HIGH，使得低一级的触发器从1变0时高一级触发器恰好接收下降沿信号实现输出翻转。实验二 16进制同步计数器 设计原理：除最低级外，每一级的JK输入都为所有低级的输出的“与”运算结果实验三 仿74LS194 设计原理：前两个开关作选择端输入，下面四个开关模仿预置数输入，再下面两个开关模仿左移、右移的输入，最后一个开关模仿清零输入。四个触发器用同一时钟输入作CLK输入。用2个非门与三个与门做成了一个简单译码器。对于每一个触发器，JK输入总为一对相反值，即总是让输入值作为输出值输入。对于每一个输入，当模式“重置”输出为1时，其与预置值结果即触发器输入；当模式“右移”、“左移”输出为1时，其值为上一位或下一位对应值；当各模式输出均为0时各触发器输入为0，使输出为0。 实验四 设计原理： 在12进制同步计数器中，输出的状态只由前一周期的状态决定，而与外来输入无关，因此目标电路为Moore型。而数字电路只有0和1两种状态，因此目标电路要表达12种状态需
包头师范学院信息科学与技术学院 实验报告 课程名称：单片机原理及接口技术实验项目：定时/计数器实验 指导老师：陈静老师实验室：物理楼四日期：2011,5,13 专业：电子信息科学与技术班级：08电子姓名：刘宁学号0814830007 一﹑实验目的及要求 1.学习80C51内部定时/计数器使用方法 2.学习计数器各种工作方式的用法 3.进一步掌握中断处理程序的编写方法 二﹑实验仪器及设备 THDPJ-1/2型单片机开发综合实验箱 THKL-C51型仿真器 ISP下载线 计算机一台 三﹑实验内容及原理 内容：定时器与计数器的使用。 四﹑实验步骤（或过程） 实验（一）：计数器 1.用8P数据线连接80C51 MCU模块的P1口到八位逻辑电平显示模块的JD1E5口，用二号导线连接80C51 MCU模块的T0口到单次脉冲模块的任一输出端。 2.用串行数据通信线连接计算机与仿真器，把仿真器插到80C51 MCU模块的40P锁紧插座中，请注意仿真器的方向：缺口朝上。 3.将80C51 MCU模块的电源扭子开关S1C拨到上端。将直流稳压电源模块的直流控制开关S1G1打到ON，本实验所用到的相关模块的电源指示灯VCC亮。 4.打开Keil uVision2仿真软件，首先建立本实验的项目文件，接着添加“TH4_计数器.ASM”源程序，进行编译，编译无误后，全速运行程序。 5.实验现象：连续按动单次脉冲的按键，8位发光二极管显示按键次数。
6.也可以把源程序编译成可执行文件，把可执行文件用ISP烧录器烧录到89S52芯片中运行（注意：芯片缺口朝上）。（ISP烧录器的使用查看附录二） 源程序如下： 实验（一）：计数器 ORG 0000H LJMP START ORG 0030H START：MOV TMOD， #01H ；置T0计数器方式1 MOV TH0，#00H ；置T0高八位、低八位均赋值初值为0 MOV TL0，#00H SETB TR0；T0运行 LOOP： MOV P1，TL0 ；记录P1口脉冲个数 LJMP LOOP ；返回 END 流程图如下： 1.用二导线连接80C51 MCU模块的P1.0到八位逻辑电平显示模块的任一只发光二极管上。 2.用串行数据通信线连接计算机与仿真器，把仿真器插到80C51 MCU模块的40P锁紧插座中，请注意仿真器的方向：缺口朝上。 3.将80C51 MCU模块的电源扭子开关S1C拨到上端。将直流稳压电源模块的直流控制开关S1G1打到ON，本实验所用到的相关模块的电源指示灯VCC亮。 4.打开Keil uVision2仿真软件，首先建立本实验的项目文件，接着添加“TH4_定时器.ASM”源程序，进行编译，编译无误后，全速运行程序。 5.实验现象：发光二极管隔一秒点亮一次，点亮时间为一秒。 6.也可以把源程序编译成可执行文件，把可执行文件用ISP烧录器烧录到89S52芯片中运行（注意：芯片缺口朝上）。（ISP烧录器的使用查看附录二） 实验（二）源程序：定时器 Tick EQU 5000 ; 10000 x 100us = 1s； 10000用于将100us的定时中断重复10000次即为1sec钟 T100us EQU 156 ; 100us时间常数(12M) 156这个定时常数用于定100us就定时器中断一次 C100us EQU 5H ; 100us记数单元 LEDBuf BIT 00H LED BIT P1.0 ORG 0000H LJMP START
实验五计数器的设计 姓名：zht 学号： 班级：15自动化 日期：2016/11/11
目录 一、实验内容 (3) 二、设计过程、逻辑图及仿真 (4) ①设计过程 (4) ②逻辑图及仿真 (5) 三、实验数据及总结 (8) ①实验数据 (8) ②总结 (10)
一、实验内容 1.用JK触发器设计一个16进制异步计数器，用逻辑分析仪观察CP 和各输出的波形。 2.用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP 和各输出的波形。 3.用JK触发器和门电路设计一个特殊的12进制同步计数器，其十进制的状态转换为从01依次计数到12，再回到01开始新一轮计数。实验仪器： 1.实验箱，示波器。 2.器件：74LS73，74LS00，74LS08，74LS20
二、设计过程、逻辑图及仿真 ①设计过程： 1.异步计数器是将CLK应用于第一个JK触发器的时钟输入上，然后将输出Q接入后一个JK触发器的时钟输入，后面的连接方式都是由前一个JK触发器的输出Q作为后一个JK触发器的时钟输入。异步计数器的原理是由于实验箱上的JK触发器是下降沿触发，第一个JK触发器的输出Q1每一个时钟周期变化一次，即经过两个时钟周期后Q1经过了一个周期。同理，由于第一个JK触发器的输出Q1是第二个的时钟输入，所以经过两个Q1周期后第二个JK触发器的输出Q2经过了一个周期，即每四个时钟周期的时间Q2经过一个周期。以此类推，则第三个JK触发器的输出Q3的周期是时钟周期的八倍，第四个JK 触发器的输出Q4是时钟周期的十六倍，因而Q4、Q3、Q2、Q1组成了一个16进制计数器。该计数器的缺点是由于传输延迟会在其中积累，会限制计数器按时钟运行的速度。 2.同步计数器将CLK应用于每个JK触发器的时钟输入上。第一个JK 触发器的输出Q连接到第二个JK触发器的J和K。此后前一个JK触发器的输出和后一个JK触发器的输出经过与门后共同作为再后一个JK触发器的J和K输入。如此一来，第二个JK触发器的J、K输入由第一个JK触发器的输出Q1控制，时钟每变化两个周期Q1会变化一个周期，而只有当Q1为0时第二个触发器在经过时钟下降沿时才会使输出Q2的状态发生改变，即Q2的周期为Q1的两倍，时钟周期的四倍。接着由于Q1和Q2经过与门后作为第三个触发器的J、K输
嘉应学院计算机科学与技术系 实验报告 实验地点锡昌科技楼417 课程名称实验名称定时/计数器 8253A应用 指导老师曽镜源实验时间提交时间 班级096 姓名座号 一、实验目的和要求 实验目的: 1. 学习8253A可编程定时/计数器与8088CPU的接口方法； 2.了解8253A的工作方式； 3.掌握8253A在各种方式下的编程方法。
二、实验环境、内容和方法 实验环境：DVCC实验箱 一、实验内容： 1、实验原理 本实验原理图如图3－10所示，8253A的A0、A1接系统地址总线A0、A1，故8253A 有四个端口地址，端口地址如表3－2所示。8253A的片选地址为40H~ 4FH。因此，本实验仪中的8253A四个端口地址为40H、41H、42H、43H，分别对应通道0、通道1、通道2和控制字。采用8253A通道0，工作在方式3(方波发生器方式)，输入时钟CLK0 为1MHZ，输出OUTO 要求为1KHZ的方波，并要求用接在GATE0引脚上的导线是接地(“0”电平)或甩空(“1”电平)来观察GATE对计数器的控制作用，用示波器观察输出波形。 二、实验线路连接 （1）8253的GATE0接+5V。 （2）8253的CLK0插孔接分频器74LS393（左上方）的T4插孔，分频器的频率源为4MHZ。 三、描述实验过程： 实验步骤 1、按图3－10连好实验线路 2、运行实验程序 （1）联机时，实验程序文件名为\DVCC\H8EXE\H85S.EXE。 （2）单机时，实验程序起始地址为F000：9180。 在系统显示监控提示符“P.”时： 输入F000 按F1键 输入9180 按EXEC键 3、用示波器测量8253左侧OUT0插孔，应有方波输出。
实验五计数器的设计 刘予歆 14346015 一、实验目的 使用JK触发器设计4位计数器； 区分同步计数器和异步计数器的不同原理。如果有可能，分析两者不同的竞争和冒险的原因； 学会添加一些门电路，让普通的计数器改造成部分计数的电路； 用触发器，设计194芯片（只在 protues做原理图） 二、实验仪器 数电实验箱万用表示波器74LS73 74LS00 74LS08 74LS20 三、实验原理 2．集成J-K触发器74LS73 ⑴符号： 图1 J-K触发器符号 ⑵功能： 表1 J-K触发器功能表 功能
⑶状态转换图： 图2 J-K触发器状态转换图 ⑷特性方程： 三、实验内容 实验说明：74LS73触发器的时钟接口是在下降沿发生状态的改变。 1、设计一个16进制异步计数器 用前一个触发器，即较低位的输出接入下一个，即较高位的时钟输入，实现“频率二分”。 如下图为原理图。 这是实验过程中的波形图，
从上到下对应二进制的较低位到较高位，从Ａ到Ｂ点对应数字：００００、０００１、００１０、００１１、０１００、０１０１、０１１１、１０００、１００１、１０１０、１０１１、１１００、１１０１、１１１０、１１１１。 然而图中有一些毛刺，经过放大，图片和毛刺产生原因的分析如下：
D0~D3是D8~D11的格雷码： D8和D9的异或产生D0，D9和D10的异或产生D1，D10和D11的异或产生D2，而D11等于D3， 进过把毛刺放大，发现：毛刺边缘近似的和下方的BCD的波形图的对应的异或输入波段边缘对其。因为计数器的JK触发器是从左网右一步一步传递的有时间延迟，所以造成了BCD边沿电位相同，对格雷码产生短时间的低电位，即为毛刺。 2、设计一个16进制同步步计数器 由于JK触发器的输入和输出中间有ＧＡＰ，利用时间极短的ＧＡＰ，让上一个，即较低位的触发器的输出状态来作为后一个，即较高为触发器的输入，当前触发器的所有较低位的触发器输出全部为１的时候，其输出状态才会改变。 以下是原理图
实验五电子计数器的使用 网络学院14电子信息1.2 班实验日期2016 年月日 一、实验目的 1、通过本实验，能够大致了解计数器的原理，熟悉计数器面板上的开关和旋钮的作用。初步学会计数器的一般使用方法。 2、进一步理解计数器的工作原理。 3、熟练掌握计数器测量频率、周期、频率比的方法。 二、原理与说明 1、计数器是一种综合性的电信号特性测试仪。用它可以直接显示出电信号的脉冲数等。 2、信号发生器是产生各种波形的信号电源。常用的有正弦信号发生器、方波信号发生器、脉冲信号发生器等。信号电源的频率（周期）和输出辐值一般可以通过开关和旋钮加以调节。 三、仪器设备 1、计数器， 1台； 2、函数信号发生器， 1台； 四、任务与方法 1、熟悉计数器的各主要开关和旋钮的作用。 电子计数器测量频率、周期及时间间隔等的工作原理是相似的，所用主要部件也基本相同。因此，一般都制成通用仪器，使用这种通用仪器，可以很方便地测量信号的频率、周期、时间间隔、脉冲宽度、频率比等，若配置必要的插件，还可用来测量信号的相位、电压等。 如图1所示为SP100B型电子计数器图。 图1 电子计数器面板图 主要特点： （1）单片机控制 （2）等精度测量 （3）测量速度20次／秒 （4）高性价比，高可靠性
（5）PPM测量时F0可任意设置 （6）晶体行业专用PPM调频计 （7）A通道具有低通滤波器和20倍衰减功能 （8）10位LED显示（8位数据位，2位指数值） （9）新型导电橡胶轻触式按键，外形美观大方 主要技术指标： 图2 计数器的主要技术指标 2、使用信号发生器和计数器进行测周和测频 （1）调节函数信号发生器的信号源，使其输出信号频率为10KHZ、电压峰-峰值为2V的正弦波，按下“FREQ”(测频)键，按下“PER”（侧周）键，依次调节主门时间，将测量结果记录于下表： （2）改变信号源输出频率，多次测量，将测量结果记录下来。 五、注意事项 在大致了解计数器、信号发生器的使用方法以及各旋钮和开关的作用之后，再动手操作。使用这些仪器时，旋动各旋钮和开关不要用力过猛。
数字电路与逻辑设计实验报告实验七计数器的设计 姓名：黄文轩 学号：17310031 班级：光电一班
一、实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 二、实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73，74LS00, 74LS08, 74LS20 三、实验预习 1. 复习时序逻辑电路设计方法 ①根据设计要求获得真值表 ②画出卡诺图或使用其他方式确定状态转换的规律 ③求出各触发器的驱动方程 ④根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计 异步计数器的设计思路是将上一级触发器的Q输出作为下一级触发器的时钟信号，置所有触发器的J-K为1，这样每次到达时钟下降沿都发生一次计数，每次前一级 触发器从1变化到0都使得后一级触发器反转，即引发进位操作。 画出由J-K触发器组成的异步计数器电路如下图所示：
使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位 触发器的输出，以及时钟信号。： 可以看出电路正常执行16进制计数器的功能。 Ⅱ、16进制同步计数器的设计 较异步计数器而言，同步计数器要求电路的每一位信号的变化都发生在相同的时间点。
因此同步计数器各触发器的时钟脉冲必须是同一个时钟信号，这样进位信息就要放置在J-K 输入端，我们可以把J-K端口接在一起，当时钟下降沿到来时，如果满足进位条件(前几位触发器输出都为1)则使JK为1，发生反转实现进位。 画出由J-K触发器和门电路组成的同步计数器电路如下图所示 使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，计数器进位输出，以及时钟信号。：
实验六单片机定时、计数器实验2——脉冲计数器 一、实验目的 1.AT89C51有两个定时/计数器，本实验中，定时/计数器1（T1）作定时器用，定时1s；定时/计数器0（T0）作计数器用。被计数的外部输入脉冲信号从单片机的P3.4（T0）接入，单片机将在1s内对脉冲计数并送四位数码管实时显示，最大计数值为0FFFFH。 2.用proteus设计、仿真基于AT89C51单片机的脉冲计数器。 3.学会使用VSM虚拟计数/计时器。 二、电路设计 1.从PROTEUS库中选取元件 ①AT89C51：单片机； ②RES：电阻； ③7SEG-BCD- GRN：七段BCD绿色数码管； ④CAP、CAP-ELEC：电容、电解电容； ⑤CRYSTAL：晶振； SEG-COM- GRN为带段译码器的数码管，其引脚逻辑状态如图所示。
对着显示的正方向，从左到右各引脚的权码为8、4、2、1。 2.放置元器件 3.放置电源和地 4.连线 5.元器件属性设置 6.电气检测 7.虚拟检测仪器 （1）VSM虚拟示波器 单击小工具栏中的按钮，在对象选择器列表中单击COUNTER（计 数/计时器），打开其属性编辑框，单击运行模式的下拉菜单，如图所示，可选择计时、频率、计数模式，当前设置其为频率计工作方式。 （2）数字时钟DCLOCK 单击按钮，在对象选择器中选择DCLOCK（数字时钟）。在需要添加信 号的线或终端单击即可完成添加DCLOCK输入信号。当前信号设置为DIGITAL型的时钟CLOCK，频率为50K。 三、源程序设计、生成目标代码文件 1.流程图 2.源程序设计 通过菜单“sourc e→Add/Remove Source Files…”新建源程序文件：DZC36.ASM。 通过菜单“sourc e→DZC36.ASM”，打开PROTEUS提供的文本编辑器SRCEDIT，在其中编辑源程序。 程序编辑好后，单击按钮存入文件DZC32.ASM。 3.源程序编译汇编、生成目标代码文件 通过菜单“sourc e→Build All”编译汇编源程序，生成目标代码文件。
2020 同步计数器的设计实验报告文档 Contract Template
同步计数器的设计实验报告文档 前言语料：温馨提醒，报告一般是指适用于下级向上级机关汇报工作，反映情况，答复上级机关的询问。按性质的不同，报告可划分为：综合报告和专题报告；按行文的直接目的不同，可将报告划分为：呈报性报告和呈转性报告。体会指的是接触一件事、一篇文章、或者其他什么东西之后，对你接触的事物产生的一些内心的想法和自己的理解 本文内容如下：【下载该文档后使用Word打开】 同步计数器的设计实验报告 篇一：实验六同步计数器的设计实验报告 实验六同步计数器的设计 学号： 姓名： 一、实验目的和要求 1．熟悉JK触发器的逻辑功能。 2．掌握用JK触发器设计同步计数器。 二、实验仪器及器件 三、实验预习 1、复习时序逻辑电路设计方法。 ⑴逻辑抽象，得出电路的状态转换图或状态转换表 ①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常都是取原因（或条件）作为输入逻辑变量，取结
果作输出逻辑变量。 ②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。 ③按照题意列出电路的状态转换表或画出电路的状态转换图。通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。 ⑵状态化简 ①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。 ②合并等价状态，使电路的状态数最少。 ⑶状态分配 ①确定触发器的数目n。因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n ②给每个电路状态规定对应的触发器状态组合。 ⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程 ①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。 ②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。 ⑸根据得到的方程式画出逻辑图 ⑹检查设计的电路能否自启动 ①电路开始工作时通过预置数将电路设置成有效状态的一种。 ②通过修改逻辑设计加以解决。
实验报告 班级学号姓名同组人 实验日期室温大气压成绩
一、实验目的 1、掌握定时器1计数实验的程序，并能作出简单的修改并实现其功能； 2、通过本次实验，了解对定时器的计数功能和看门狗的喂狗过程及其错误喂狗产生的中断的功能； 3、掌握将CAP1.2的下降沿捕获改成CAP1.3的下降沿捕获，并且实现在按KEY3计数的 同时，LED1根据T1TC的值闪烁相应的次数，当T1TC的值大于9时，LED1闪烁相 应的次数后，系统会错误喂狗产生中断，中断执行蜂鸣器报警。 二、实验设备 微型电子计算机（含软件H-JTAG V0.3.1和ADSv1_2）、Easy ARM2131开发板。 三、实验原理
四、实验内容（对书上299页的程序进行修改，阴影部分为修改部分） #include "config.h" #define BEEP 1 << 7 // P0.7控制蜂鸣器，低电平蜂鸣 #define WDT 0// WDT中断号 const uint32 LED1 = (1 << 18); // P1.18控制LED1，低电平点亮 ********************************************************************************************* ************ ** 函数名称：main() for CAP1.2 ** 函数功能：Timer1的计数器实验－CAP1.2下降沿 ** 调试说明：需要将跳线JP10连接KEY2。 ******************************************************************************* void __irq WDT_Int (void) { uint32 i; T1TC=0; IO0CLR = BEEP; // 蜂鸣器报警 for (i=0; i<0x7fffff; i++); IO0SET = BEEP; VICIntEnClr = 1 << WDT; // 看门狗喂狗中断，只能通过禁止VIC中断的方法返回} void DelayNS (uint32 dly) { uint32 i; for ( ; dly>0; dly--) for (i=0; i<50000; i++); } int main (void) { uint32 cnt,cnt2,i; PINSEL0 = 0x00000000; // P0.7管脚连接GPIO PINSEL1 = 1 << 4; // P0.18连接捕获1.3 PINSEL2 = PINSEL2 & (~0x08); // P1[25:16]连接GPIO IO1DIR = LED1; // 设置LED1控制口为输出 IO1SET = LED1; // LED1熄灭 IO0DIR = BEEP; // 蜂鸣器控制口输出 IO0SET = BEEP;