第五章存储器及其接口
1.单项选择题
（1）DRAM2164(64K╳1)外部引脚有（）
A.16条地址线、2条数据线
B.8条地址线、1条数据线
C．16条地址线、1条数据线 D.8条地址线、2条数据线
(2)8086能寻址内存贮器的最大地址范围为()
A.64KB
B.512KB
C.1MB
D.16KB
（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2片 B.16片 C.4片 D.8片
（4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K
（5）采用虚拟存储器的目的是（）
A．提高主存的速度 B.扩大外存的存储空间
C．扩大存储器的寻址空间 D.提高外存的速度
（6）RAM存储器器中的信息是（）
A．可以读/写的 B.不会变动的
C.可永久保留的
D.便于携带的
（7）用2164DRAM芯片构成8086的存储系统至少要（）片
A．16 B.32 C.64 D.8
（8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（）
A．00 B。01 C。10 D。11
（9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K
（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16
（12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。
A．A
0~A
10
B。A
~A
15
C。A
11
~A
15
D。A
4
~A
19
（13）计算一个存储器芯片容量的公式为（）
A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（）
A．存取速度快、容量大B。存取速度慢、容量小
C．存取速度快，容量小D。存取速度慢，容量大
（15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE
2．填空题
（1）只读存储器ROM有如下几种类型：_________.
（2）半导体存储器的主要技术指标是_________。
（3）在16位微机系统中，一个存储字占用两个8位字节单元，字的低8位存放在_________、高8位存放在_________。
（4）SRAM芯片6116（2K╳8B）有_________位地址引脚线、_________位数据引脚线。
（5）在存储器系统中，实现片选控制有三种方法，它们是_________。
（6）74LS138译码器有三个“选择输入端”C、B、A及8个输出端y
0~y
7
，当
输入地址码为101时，输出端_________有效。
（7）半导体表态存储器是靠_________存储信息，半导体动态存储器是靠-_________存储信息。
（8）对存储器进行读/写时，地址线被分为_________和_________两部分，它们分别用以产生_________和_________信号。
3．多项选题
（1）DRAM的特点是（）
A．可读 B.可写 C.信息永久保存
D.需要刷新
E.一旦关机，其信息丢失
（2）一般所说存贮器的性能指标是指（）
A．价格B.容量C.速度D.功耗E.可靠性
（3）8086对存储器进行访问所涉及到的信号有（）
A．M/IO B.INTA C.DT/R D.DEN E.RD/WR
（4）哪些地址译码方式会产生地址重叠区？（）
A．与非门B.或非门C.线译码D.部分译码E.全译码
（5）8086访问内存可能执行（）总线周期。
A．一个 B.二个 C.三个 D.四个E.五个
（6）HM6116芯片上哪些引脚信号控制其工作方式？（）
A．CE B.OE C.RD D.WE E.M/IO
（7）8086/8088不论是访问内存还是访问外设，在所发出的控制信号中相同的部分是（）
A．M/IO B.RD/WR C.DEN D.DT/R E.ALE
4．判断说明题
（1）PROM是可以多次改写的ROM。（）
（2）E2PROM、PROM、ROM关机后，所存住处均不会丢失。（）
（4）存储器芯片的片选信号采用部分译码方式不一定会产生地址重叠区。（）（5）RAM存储器需要每隔1~2ms刷新一次。（）
5．简答题
（1）存储器与CPU连接时，应考虑哪些问题？
（2）什么叫“地址重叠区”？什么情况下会产生重叠区？为什么？
（3）下列容量的存贮器，各需要多少条地址线寻址？若要组成32K╳8位的内存，各需要几片这样的芯片？
a.Intel 1024(1K╳1B)
b.Intel 2114(1K╳4B)
c.Intel 2167(16K╳1B)
d.Zilog 6132(4K╳8B)
（4）什么叫“对准字”和“未对准字”，CPU对二者的访问有何不同？
6．应用题
（1）为某8位微机（地址总线为16位）设计一个12KB容量的存储器要求EPROM区为8KB，从0000H开始，彩2716芯片；RAM区为4KB，从2000H开始，采用6116芯片。试求：
①对各芯片地址分配。
②指出各芯片的片内选择地址线和芯片选择地址线。
③采用74LS138，画出片选地址译码电路。
（2）已知高位地址译码如图3.7所示，译码器为3：8译码器74LS138，试
。
。
。
图3.7 译码器连接图
（3）用4K╳4B的EPROM存储器芯片组成一个16K╳8B的只读存储器。试问：
①该只讯存储芯片的数据线和地址线的位数？
②根据题意需要多少个4K╳4的EPROM芯片？
③各个芯片的片选信号表达式CE？
④画出此存储器的结构图。
第三章存储系统习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷224=4(块) (2). 每个模块板内有DRAM芯片数为n: n=(224/222) ×(64/8)=32 (片) (3) 主存共需DRAM芯片为：4×32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷
新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔｍａｘ ｔｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R ＝0.5×128=64 (μS)
1 第5章 存储器 存储器概述 5.1半导体存储芯片与CPU 的连接 5.28088系统的存储器接口5.48086系统的存储器接口 5.58086/8088的存储器组织 5.3 4 5.1 存储器概述 半导体存储器的分类5.1.1典型的半导体存储器芯片 5.1.3半导体存储器芯片的结构 5.1.255.1.1 半导体存储器的分类 随机存取存储器1只读存储器 2
71.随机存取存储器RAM 存储器中的信息既可以读又可以写。 RAM 中的信息在掉电后立即消失，是一种易失性存储器（volatile memory ）。 分为： ?静态RAM(SRAM)?动态RAM(DRAM) 12 5.1.2 半导体存储器芯片的结构
175.1.3 典型的半导体存储器芯片 SRAM 芯片HM61161DRAM 芯片Intel 21642EPROM 芯片Intel 2732A 3 18 1.静态RAM(SRAM)芯片HM6116 高速静态CMOS 随机存取存储器。 有11条地址线A 0~A 11、8条数据线I/O 1~I/O 8，可构成2KB 的内存。 有3条控制线： ?片选信号CE ：用来选择芯片；?写允许信号WE ：控制读/写操作；?输出允许信号OE ：用来把数据输出到数据线。
个单元，20 3.只读存储器(EPROM)芯片Intel 2732A 存储容量为4K ×8b ，有12条地址线A 11~ A 0，8条数据线O 7~O 0。 CE 为芯片允许信号，用来选择芯片；OE/V PP 为输出允许信号及编程电源输入线。 当CE 为低电平时，若OE/V PP 也为低电平，对存储器进行读操作；若OE/V PP 加上21V 编程电压时，对存储器重新编程。 21 5.2 半导体存储芯片与CPU 的连接 这是本章的重点内容 SRAM 、EPROM 与CPU 的连接 译码方法同样适合I/O 端口 数据线的连接★地址线的连接★片选端的连接 ★读写控制线的连接 ★存储芯片与CPU 连接时应考虑的问题 ★23位扩展 等效为 64K ×8位 A 15~A 0 D 7~D 0 R/W CS 图5.10 由64K×1位芯片位扩展组成64K×8位存储器(P.127) 芯片的片选信号并联，可接CPU 控制总线中的存储器选择信号（IO/M ），也可接地址线高位或地址译码器输出端（后述）。
第三章习题 一、填空题： 1.广泛使用的A.______和B.______都是半导体随机读写存储器。前者速度比后者 C.______，集成度不如后者高。 2.CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。 3.广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。它们断电后都不能保存信息。 4.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 5.Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。 6.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 7.半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。 8.主存储器的性能指标主要是存储容量，A.______和B.______。 9.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 10.存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 11.广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是 C.______。 12.对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。 13.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 14.多个用户共享主存时，系统应提供A______。通常采用的方法是B______保护和C______保护，并用硬件来实现。 15.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 16.相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。在这两种应用中，都需要D.______查找。 17.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。 18.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 19.主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中______方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说
第3章存储器系统 一．选择题 1．计算机工作中只读不写的存储器是( )。 (A) DRAM (B) ROM (C) SRAM (D) EEPROM 2．下面关于主存储器（也称为内存)的叙述中，不正确的是( )。 (A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理 (B) 存储器的读、写操作，一次仅读出或写入一个字节 (C) 字节是主存储器中信息的基本编址单位 (D) 从程序设计的角度来看，cache（高速缓存）也是主存储器 3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( )周期。 (A) 指令(B) 总线(C) 时钟(D) 读写 4．存取周期是指( )。 (A)存储器的写入时间(B) 存储器的读出时间 (C) 存储器进行连续写操作允许的最短时间间隔(D)存储器进行连续读/写操作允许的最短时间3间隔 5．下面的说法中，( )是正确的。 (A) EPROM是不能改写的(B) EPROM是可改写的，所以也是一种读写存储器(C) EPROM是可改写的，但它不能作为读写存储器(D) EPROM只能改写一次 6．主存和CPU之间增加高速缓存的目的是( )。 (A) 解决CPU和主存间的速度匹配问题(B) 扩大主存容量 (C) 既扩大主存容量，又提高存取速度(D) 增强CPU的运算能力 7．采用虚拟存储器的目的是( )。 (A) 提高主存速度(B) 扩大外存的容量(C) 扩大内存的寻址空间(D) 提高外存的速度8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是( )。(A) 70FFFH (B) 80000H (C) 7FFFFH (D) 8FFFFH 9．微机系统中的存储器可分为四级，其中存储容量最大的是( )。 (A) 内存(B) 内部寄存器(C) 高速缓冲存储器(D) 外存 10．下面的说法中，( )是正确的。(A) 指令周期等于机器周期 (B) 指令周期大于机器周期(C) 指令周期小于机器周期(D) 指令周期是机器周期的两倍11．计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。 (A) 10 (B) 11 (C) 12 (D) 13 12．若256KB的SRAM具有8条数据线，那么它具有( )地址线。 (A) 10 (B) 18 (C) 20 (D) 32 13．可以直接存取1M字节内存的微处理器，其地址线需( )条。 (A) 8 (B)16 (C) 20 (D) 24 14．规格为4096×8的存储芯片4片，组成的存储体容量为( )。 (A) 4KB (B) 8KB (C) 16KB (D) 32KB 15．一个有16字的数据区，其起始地址为70A0：DDF6H，则该数据区末字单元的物理地址为（）。 （A）14E96H （B）7E814H （C）7E7F6H （D）7E816H 16．某微型计算机可直接寻址64M字节的内存空间，其CPU的地址总线至少应有( )条。（A）20 （B）30 （C）16 （D）26 17．对于地址总线为32位的微处理器来说，其直接寻址范围可达（）。
第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。
第五章虚拟存储器 一、单项选择题 1.虚拟存储器的最大容量＿＿＿。 *A. 为内外存容量之和 B. 由计算机的地址结构决定（（（实际容量 C. 是任意的 D. 由作业的地址空间决定 虚拟存储器是利用程序的局部性原理，一个作业在运行之前，没有必要全部装入内存，而只 将当前要运行那部分页面或段装入便可以运行，其他部分放在外部存储器内，需要时再从外 存调入内存中运行，首先它的容量必然受到外存容量的限制，其次寻址空间要受到计算机地 址总线宽度限制。最大容量（逻辑容量）收内外存容量之和决定，实际容量受地址结构决定。2．在虚拟存储系统中，若进程在内存中占 3 块（开始时为空），采用先进先出页面淘汰 算法，当执行访问页号序列为 1﹑ 2﹑ 3﹑ 4﹑ 1﹑2﹑ 5﹑ 1﹑ 2﹑ 3﹑4﹑ 5﹑ 6 时，将 产生＿＿＿次缺页中断。（开始为空，内存中无页面， 3 块物理块一开始会发生三次缺页。） A.7 B.8 C.9 3. 实现虚拟存储器的目的是＿＿＿ A. 实现存储保护 B. 实现程序浮动 D. 10 . C. 扩充辅存容 量 D. 扩充主存容量 4.作业在执行中发生了缺页中断, 经操作系统处理后 , 应让其执行＿＿＿指令 . （书本 158 页，（ 2）最后一句话） A. 被中断的前一条 B. 被中断 的 C. 被中断的后一 条 D. 启动时的第一条 5．在请求分页存储管理中，若采用FIFO 页面淘汰算法，则当分配的页面数增加时， 断的次数 ________。( 在最后一题做完后再作答)答案错误选择： D 缺页中 A．减少B. 增 加 C. 无影响 D. 可能增加也可能减少 6.虚拟存储管理系统的基础是程序的________理论 . A. 局部性 B. 全局 性 C. 动态 性 D. 虚拟性 7. 下述 _______页面淘汰算法会产生Belad y 现象 . A. 先进先出* B. 最近最少使 用 C. 最近不经常使 用 D. 最佳 所谓 Belady 现象是指：在分页式虚拟存储器管理中，发生缺页时的置换算法采用 FIFO（先 进先出）算法时，如果对—个进程未分配它所要求的全部页面，有时就会出现分配的页面 数增多但缺页率反而提高的异常现象。 二. 填空题 1.假设某程序的页面访问序列为1. 2. 3. 4. 5. 2. 3. 1. 2. 3. 4. 5. 1. 2. 3. 4 且开始执行时主 存中 没有页面，则在分配给该程序的物理块数是3 且采用 FIFO 方式时缺页次数是 ____13____; 在分配给程序的物理块数是 4 且采用 FIFO 方式时，缺页次数是 ___14______; 在分配给程序
系统存储器用来存放由PLC生产厂家编写的系统程序，系统程序固化在ROM 内，用户不能直接更改，它使PLC具有基本的功能，能够完成PLC设计者规定的各项工作。系统程序质量的好坏，很大程度上决定了PLC的性能，其内容主要包括三部分。 第一部分为系统管理程序，它主要控制PLC的运行，使整个PLC按部就班地工作。第二部分为用户指令解释程序，通过用户指令解释程序，将PLC 的编程语言变为机器语言指令，再由CPU执行这些指令。第三部分为标准程序模块与系统调用，它包括许多不同功能的子程序及其调用管理程序，如完成输入、输出及特殊运算等的子程序。PLC的具体工作都是由这部分程序来完成的，这部分程序的多少也决定了PLC性能的高低。 用户存储器包括用户程序存储器（程序区）和功能存储器（数据区）两部分。用户程序存储器用来存放用户针对具体控制任务用规定的PLC编程语言编写的各种用户程序，以及用户的系统配置。用户程序存储器根据所选用的存储器单元类型的不同，可以是RAM（有掉电保护）、EPROM或EEPROM存储器，其内容可以由用户任意修改或增删。用户功能存储器是用来存放（记忆）用户程序中使用器件的ON/OFF状态／数值数据等。用户存储器容量的大小，关系到用户程序容量的大小，是反映PLC性能的重要指标之一。 艾驰商城是国内最专业的MRO工业品网购平台，正品现货、优势价格、迅捷配送，是一站式采购的工业品商城！具有10年工业用品电子商务领域研究，以强大的信息通道建设的优势，以及依托线下贸易交易市场在工业用品行业上游供应链的整合能力，为广大的用户提供了传感器、图尔克传感器、变频器、断路器、继电器、PLC、工控机、仪器仪表、气缸、五金工具、伺服电机、劳保用品等一系列自动化的工控产品。 如需进一步了解台达PLC、西门子PLC、施耐德plc、欧姆龙PLC的选型，报价，采购，参数，图片，批发等信息，请关注艾驰商城
** 习题 ** 选择最合适的答案 1．分页存储管理的存储保护是通过( )完成的. A.页表（页表寄存器） B.快表 C.存储键 D.索引动态重定 2．把作业地址空间中使用的逻辑地址变成内存中物理地址称为（）。 A、加载 B、重定位 C、物理化 D、逻辑化 3．在可变分区存储管理中的紧凑技术可以（）。 A.集中空闲区 B.增加主存容量 C.缩短访问时间 D.加速地址转换 4．在存储管理中，采用覆盖与交换技术的目的是( )。 A.减少程序占用的主存空间 B.物理上扩充主存容量 C.提高CPU效率 D.代码在主存中共享 5．存储管理方法中，( )中用户可采用覆盖技术。 A．单一连续区 B. 可变分区存储管理 C．段式存储管理 D. 段页式存储管理 6．把逻辑地址转换成物理地址称为（）。 A.地址分配 B.地址映射 C.地址保护 D.地址越界 7．在内存分配的“最佳适应法”中，空闲块是按（）。 A.始地址从小到大排序 B.始地址从大到小排序 C.块的大小从小到大排序 D.块的大小从大到小排序 8．下面最有可能使得高地址空间成为大的空闲区的分配算法是（）。 A.首次适应法 B.最佳适应法 C.最坏适应法 D.循环首次适应法 9．那么虚拟存储器最大实际容量可能是( ) 。 A.1024K B.1024M C.10G D.10G+1M 10．用空白链记录内存空白块的主要缺点是（）。 A.链指针占用了大量的空间 B.分配空间时可能需要一定的拉链时间 C.不好实现“首次适应法” D.不好实现“最佳适应法” 11．一般而言计算机中（）容量(个数)最多. ** B.RAM C.CPU D.虚拟存储器
1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。 （1）512×4位RAM构成16KB的存储系统； （2）1024×1位RAM构成128KB的存储系统； （3）2K×4位RAM构成64KB的存储系统； （4）64K×1位RAM构成256KB的存储系统。 解：(1) 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。 (2) 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。 (3) 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2)=9位地址线。 (4) 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64)=4位地址线。 2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯 片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？ 解: 4K×8bit /512×4bit= 16片，需要16片存储芯片； 29 = 512，每片芯片需9条寻址线； 212 = 4096，4KB存储系统最少需12条寻址线。 3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。 （1）求该主存地址中区号、块号和块内地址的位数。 （2）求主存地址为ABCDEF16的单元在Cache中的位置。 解: (1) 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12； 区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9； 块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。 （2）主存地址为ABCDEF16的单元其二进制地址为： 0 1010 1011 1100 1101 1110 1111 (主存字节地址为25位) 区号为0 1010 1011 110 块号为0 1101 1110 数据在Cache中的位置是 0 1101 1110 1111 Cache-主存存储层次，主存容量为8个块，Cache容量为4个块。采用直接地址映象： （1）对于如下主存块地址流：0,1,2,5,4,6,4,7,1,2,4,1,3,7,2,如果主存中内容一开始未装入Cache中，请列出每次访问后Cache中各块的分配情况； （2）指出块命中的时刻； （3）求出此期间Cache的命中率。
第5章存储器系统 主要内容： 存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器接口设计（存储器扩展技术） 高速缓存 §5.1 概述 主要内容： 存储器系统及其主要技术指标 半导体存储器的分类及特点 两类半导体存储器的主要区别 一、存储器系统 1. 存储器系统的一般概念 将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来 系统的存储速度接近最快的存储器，容量接近 最大的存储器。 构成存储系统。 2. 两种存储系统 在一般计算机中主要有两种存储系统： 主存储器 Cache存储系统 高速缓冲存储器 主存储器 虚拟存储系统 磁盘存储器
Cache存储系统 对程序员是透明的 目标： 提高存储速度 Cache 主存储器 虚拟存储系统 对应用程序员是透明的。 目标： 扩大存储容量 主存储器 磁盘存储器 3. 主要性能指标 存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关） 命中率（H） T=H*T1+（1-H）*T2 单位容量价格（C） 访问效率（e） 4. 微机中的存储器 通用寄存器组及 指令、数据缓冲栈片内存储部件 高速缓存 内存储部件 主存储器 联机外存储器 外存储部件 脱机外存储器
二、半导体存储器 1. 半导体存储器 半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。 能存放一位二进制数的半导体器件称为一个存储元。 若干存储元构成一个存储单元。 2. 半导体存储器的分类 随机存取存储器（RAM） 内存储器 只读存储器（ROM 随机存取存储器（RAM） 静态存储器（SRAM） RAM 动态存储器（DRAM） 只读存储器（ROM） 掩模ROM 只读存储器一次性可写ROM EPROM EEPROM 3. 主要技术指标 存储容量 存储单元个数×每单元的二进制数位数 存取时间 实现一次读/写所需要的时间 存取周期 连续启动两次独立的存储器操作所需间隔的最小时间 可靠性 功耗
存储系统以及存储系统的分类 存储系统是指计算机中由存放程序和数据的各种存储设备、控制部件及管理信息调度的设备（硬件）和算法（软件）所组成的系统。 存储系统是计算机的重要组成部分之一。存储系统提供写入和读出计算机工作需要的信息（程序和数据）的能力，实现计算机的信息记忆功能。现代计算机系统中常采用寄存器、高速缓存、主存、外存的多级存储体系结构。 从操作系统来讲，不同类型的存储器的出现正是为了实现经典的内存架构：多级缓存结构，为了匹配高速的CPU。从CPU内部的寄存器，到高速cache，再到主存，然后是磁盘，最后是磁带，速度越来越慢，但价格越来越便宜。包括DSP的内存架构，也是分为三级，第一级是CPU内部的寄存器，第二级L1P和L1DRAM，第三级是L1SRAM，L1和L2的都是片内RAM，之后还可以通过EMIF接口（64X+）或者XINTFT接口（28系列）拓展片外存储器，总之也是速度越来越慢。 按用途存储器可以分为外部存储器和内部存储器。外存通常是磁性介质或光盘，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。 RAM RAM(random access memory，随机存取存储器）。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM，SRAM)和动态随机存储器（Dynamic RAM，DRAM)。
SRAM SRAM（Static RAM，静态随机存储器），不需要刷新电路，数据不会丢失，而且，一般不是行列地址复用的。但是他集成度比较低，不适合做容量大的内存，一般是用在处理器的缓存里面。像S3C2440的ARM9处理器里面就有4K的SRAM用来做CPU启动时用的。 SRAM其实是一种非常重要的存储器，它的用途广泛。SRAM的速度非常快，在快速读取和刷新时能够保持数据完整性。SRAM内部采用的是双稳态电路的形式来存储数据。所以SRAM 的电路结构非常复杂。制造相同容量的SRAM比DRAM的成本高的多。正因为如此，才使其发展受到了限制。因此目前SRAM基本上只用于CPU内部的一级缓存以及内置的二级缓存。仅有少量的网络服务器以及路由器上能够使用SRAM。 DRAM Dynamic RAM，动态随机存取存储器，每隔一段时间就要刷新一次数据，才能保存数据。而且是行列地址复用的，许多都有页模式。SDRAM是其中的一种。 SDRAM SDRAM（Synchronous DRAM，同步动态随机存储器），即数据的读写需要时钟来同步。其存储单元不是按线性排列的，是分页的。 DRAM和SDRAM由于实现工艺问题，容量较SRAM大。但是读写速度不如SRAM。