USB通用串行总线阻抗控制

最近做了一个PCB，走线宽度为3.5mil，间距为8mil，板厚1.6，TOP到GND 之间为

0.3mm，因此USB阻抗超大，超过了80--100 的范围，USB 下载小文件可以，下载大文件，就超级不行！一个惨痛的教训，让我载抄了信号完整性分析的一段：深刻体会，钱的教训的深刻的！！

USB通用串行总线(Universal Serial Bus)，目前我们所说的USB一般都是指USB2.0，USB2.0接口是目前许多高速数据传输设备的首选接口,从1.1过渡到2.O,作为其重要指标的设备传输速度，从1.5Mbps的低速和12Mbps的全速提高到如今的480Mbps的高速。USB的

特点不用多说大家也知道就是：速度快、功耗低、支持即插即用、使用安装方便。正是因为其以上优点现在很多视频设备也都采用USB 传输。

USB2.0设备高速数据传输PCB 板设计。对于高速数据传输PCB板设计最主要的就是差分信号线设计，设计好坏关乎整个设备能否正常运行。

1、USB2.0接口差分信号线设计

USB2.0协议定义由两根差分信号线(D 、D-)传输高速数字信号，最高的传输速率为480 Mbps。差分信号线上的差分电压为400mV，理想的差分阻抗(Zdiff)为90(1±O．1)Ω。在设计PCB 板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，因

为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。由于不同软件测量存在一定偏差，所以一般我们都是要求控制在80Ω至100Ω间。

差分线由两根平行绘制在PCB 板表层(顶层或底层)发生边缘耦合效应的微带线(Microstrip)组成的，其阻抗由两根微带线的阻抗及其和决定，而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB 板材料

的介电常数(Er)决定，其计算公式为：Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8WT)]。影响

差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。当两根微带线的线间距增

加时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差分阻抗减小。差分线阻抗的计算公式为：Zdiff=2Zo（1-0.48exp(-0.96S/H))。微带线和差

分线的计算公式在O．1

为了获得比较理想的信号质量和传输特性，高速USB2.0设备要求PCB板的叠层数

至少为4层，可以选择的叠层方案为：顶层(信号层)、地层、电源层和底层(信号层)。不

推荐在中间层走信号线，以免分割地层和电源层的完整性。普通PCB 板的板厚为1.6 mm，

信号层上的差分线到最近参考平面的距离H大约为11mil，走线的铜皮厚度T大约为

O.65mil，填充材料一般为FR-4，介电常数Er为4.2。在H、T 和Er已确定的条件下，由

差分线2D阻抗模型以及微带线和差分线阻抗计算公式可以得到合适的线宽W和线间距S。

当W=16mil，S=7mil时，Zdiff=87Ω。但通过上述公式来推导合适的走线尺寸的计算过程比较复杂，借助PCB 阻抗控制设计软件Polar 可以很方便的得到合适的结果，由Polar可以

得到当W=11mil，S=5mil时，Zdiff=92.2Ω。

在绘制USB2．O 设备接口差分线时，应注意以下几点要求：

1、USB2.O芯片放置在离地层最近的信号层,并尽量靠近USB插座,缩短差分线走线距离。

2、差分线上不应加磁珠或者电容等滤波措施,否则会严重影响差分线的阻抗。

3、如果USB2.O接口芯片需串联端电阻或者D线接上拉电阻时,务必将这些电阻尽可

能的靠近芯片放置。

4、将USB2.O差分信号线布在离地层最近的信号层。

5、在绘制PCB板上其他信号线之前,应完成USB2.0差分线和其他差分线的布线。

6、保持USB2.O差分线下端地层完整性,如果分割差分线下端的地层,会造成差分线阻

抗的不连续性，并会增加外部噪声对差分线的影响。

7、在USB2.0差分线的布线过程中,应避免在差分线上放置过孔(via),过孔会造成差

分线阻抗失调。如果必须要通过放置过孔才能完成差分线的布线,那么应尽量使用小尺寸的过孔,并保持USB2.0差分线在一个信号层上。

8、保证差分线的线间距在走线过程中的一致性，使用Cadence绘图时可以用shove保证，但在使用Protel 绘图时要特别注意。如果在走线过程中差分线的间距发生改变，会造

成差分线阻抗的不连续性。

9、在绘制差分线的过程中，使用45°弯角或圆弧弯角来代替90°弯角，并尽量在差

分线周围的150mil 范围内不要走其他的信号线，特别是边沿比较陡峭的数字信号线更加要

注意其走线不能影响USB差分线。

10、差分线要尽量等长，如果两根线长度相差较大时，可以绘制蛇行线增加短线长度。

2、USB2.0总线接口端电源线和地线设计

USB接口有5个端点，分别为：USB 电源(VBUS)、D-、D+、信号地(GND)和保护地(SHIELD)。除了D+、D-差分信号设计，USB总线电源、信号地和保护地的设计对USB系统的正常工作同样重要。

USB电源线电压为5V,提供的最大电流为500mA，应将电源线布置在靠近电源层的信号

层上，而不是布置在与USB差分线所在的相同层上，线宽应在30mil以上，以减少它对差

分信号线的干扰。现在很多厂家的USB从控制芯片工作电压为3.3V,当其工作在总线供电模

式时,需要3.3-5V的电源转换芯片,电源转换芯片的输出端应尽量靠近USB芯片的电压输入端，并且电源转换芯片的输入和输出端都应加大容量电容并联小容量电容进行滤波。当USB 从控制芯片工作在自供电的模式时，USB电源线可以串联一个大电阻接到地。

USB接口的信号地应与PCB板上的信号地接触良好，保护地可以放置在PCB 板的任何

一层上，它和信号地分割开,两个地之间可以用一个大电阻并联一个耐压值较高的电容，如

图2所示。保护地和信号地之间的间距不应小于25mil，以减少两个地之间的边缘耦合作用。保护地不要大面积覆铜，一根100mli宽度的铜箔线就已能满足保护地的功能需要了。

在绘制USB电源线、信号地和保护地时，应注意以下几点：

1、USB插座的1、

2、

3、4 脚应在信号地的包围范围内，而不是在保护地的包围范围

内。

2、USB差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。

3、电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。

4、电源层要比信号地层内缩20D，D 为电源层与信号地层之间的距离。

5、如果差分线所在层的信号地需要大面积覆铜，注意信号地与差分线之间要保证

35mil以上的间距，以免覆铜后降低差分线的阻抗。

6、在其他信号层可以放置一些具有信号地属性的过孔，增加信号地的连接性，缩短信号电流回流路径。

7、在USB总线的电源线和PCB板的电源线上，可以加磁珠增加电源的抗干扰能力。

3、USB2.0其他信号的拓扑结构设计

USB2.O提供高达480Mbps的传输速率，因此芯片需要外接一个较高频率的晶振，例如Cypress公司的CY7C68013需要外接1个24MHz的晶振。晶振应尽量靠近USB芯片的时钟输入脚，时钟线不能跨越USB2.0的差分线，晶振下不要布置任何信号线，并且在时钟线周围应覆有完整的信号地，以降低时钟线对其他信号线的干扰，特别是对差分线的干扰。在绘制USB芯片与其他芯片相连的数据线时，应保证线间距不小于8mil。

按EMC、EMI原理和信号完整性要求设计的USB2.0设备PCB板，传输速率可以达到300Mbps以上。高速数字信号传输PCB板设计是一个比较复杂的领域，对设计人员的要求比较高，设计周期也比较长。

SPIICUARTUSB串行总线协议的区别

S P I、I2C、U A R T、U S B串行总线协议的区别 SPI、I2C、UART三种串行总线协议的区别 第一个区别当然是名字： SPI(Serial Peripheral Interface：串行外设接口); I2C(INTER IC BUS) UART(Universal Asynchronous Receiver Transmitter：通用 异步收发器) 第二，区别在电气信号线上： SPI总线由三条信号线组成：串行时钟(SCLK)、串行数据输出( SDO)、串行数据输入(SDI)。SPI总线可以实现多个SPI设备互 相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备(Mast er)，其他设备为SPI从机或从设备(Slave)。主从设备间可以 实现全双工通信，当有多个从设备时，还可以增加一条从设备 选择线。 如果用通用IO口模拟SPI总线，必须要有一个输出口(SDO)，

一 个输入口(SDI)，另一个口则视实现的设备类型而定，如果 要 实现主从设备，则需输入输出口，若只实现主设备，则需输出 口即可，若只实现从设备，则只需输入口即可。 I2C总线是双向、两线(SCL、SDA)、串行、多主控（multi-mas ter）接口标准，具有总线仲裁机制，非常适合在器件之间 进 行近距离、非经常性的数据通信。在它的协议体系中，传输数 据时都会带上目的设备的设备地址，因此可以实现设备组网。如果用通用IO口模拟I2C总线，并实现双向传输，则需一 个输 入输出口(SDA)，另外还需一个输出口(SCL)。（注：I2C资料了解得比较少，这里的描述可能很不完备） UART总线是异步串口，因此一般比前两种同步串口的结构要复 杂很多，一般由波特率产生器(产生的波特率等于传输波特 率 的16倍)、UART接收器、UART发送器组成，硬件上由两根线，

PCB的阻抗控制

浅谈PCB的阻抗控制 随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制最终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，我对这个问题有了一些粗浅的认识，愿和大家分享。 多层板的结构： 为了很好地对PCB进行阻抗控制，首先要了解PCB的结构： 通常我们所说的多层板是由芯板和半固化片互相层叠压合而成的，芯板是一种硬质的、有特定厚度的、两面包铜的板材，是构成印制板的基础材料。而半固化片构成所谓的浸润层，起到粘合芯板的作用，虽然也有一定的初始厚度，但是在压制过程中其厚度会发生一些变化。 通常多层板最外面的两个介质层都是浸润层，在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格，一般有0.5OZ、1OZ、2OZ（1OZ约为35um 或1.4mil）三种，但经过一系列表面处理后，外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜，其最终厚度与原始厚度相差很小，但由于蚀刻的原因，一般会减少几个um。 多层板的最外层是阻焊层，就是我们常说的“绿油”，当然它也可以是黄色或者其它颜色。阻焊层的厚度一般不太容易准确确定，在表面无铜箔的区域比有铜箔的区域要稍厚一些，但因为缺少了铜箔的厚度，所以铜箔还是显得更突出，当我们用手指触摸印制板表面时就能感觉到。 当制作某一特定厚度的印制板时，一方面要求合理地选择各种材料的参数，另一方面，半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构： PCB的参数： 不同的印制板厂，PCB的参数会有细微的差异，通过与上海嘉捷通电路板厂技术支持的沟通，得到该厂的一些参数数据： 表层铜箔：

通用串行总线接口——USB

通用串行总线接口——USB 我相信大家都对USB有一定的了解吧。但是也不能排除有不懂的，不过没关系，下面我就把这一计算机外设接口技术——USB来个全面介绍。我以几个章节来介绍USB的概念、基本特性以及它的应用，让大家对USB有个全面的认识。 概念篇 由于多媒体技术的发展对外设与主机之间的数据传输率有了更高的需求，因此，USB 总线技术应运而生。USB（Universal Serial Bus)，翻译为中文就是通用串行总线，是由Conpaq，DEC，IBM，Inter，Microsoft，NEC和Northen Telecom等公司为简化PC与外设之间的互连而共同研究开发的一种免费的标准化连接器，它支持各种PC与外设之间的连接，还可实现数字多媒体集成。 USB接口的主要特点是：即插即用，可热插拔。USB连接器将各种各样的外设I/O端口合而为一，使之可热插拔，具有自动配置能力，用户只要简单地将外设插入到PC以外的总线中，PC就能自动识别和配置USB设备。而且带宽更大，增加外设时无需在PC内添加接口卡，多个USB集线器可相互传送数据，使PC可以用全新的方式控制外设。USB可以自动检测和安装外设，实现真正的即插即用。而USB的另一个显著特点是支持“热”插拔，即不需要关机断电，也可以在正运行的电脑上插入或拔除一个USB设备。随着时间的推移，USB将成为PC的标准配置。基于USB的外设将逐渐增多，现在满足USB要求的外设有：调制解调器，键盘，鼠标，光驱，游戏手柄，软驱，扫描仪等，而非独立性I/O连接的外设将逐渐减少。即主机控制式外设减少，智能控制控制外设增多。USB 总线标准由1.1版升级到2.0版后，传输率由12Mbps增加到了240Mbps，更换介质后连接距离由原来的5米增加到近百米。基于这点，USB也可以做生产ISDN以及基于视频的产品。如数据手套的数字化仪提供数据接口。USB总线结构简单，信号定义仅由2条电源线，2条信号线组成。 基本特性 https://www.doczj.com/doc/f77468178.html,B的硬件结构 USB采用四线电缆，其中两根是用来传送数据的串行通道，另两根为下游（Downstream)设备提供电源，对于高速且需要高带宽的外设，USB以全速12Mbps的传输数据；对于低速外设，USB则以1.5Mbps的传输速率来传输数据。USB总线会根据外设情况在两种传输模式中自动地动态转换。USB是基于令牌的总线。类似于令牌环网络或FDDI基于令牌的总线。USB主控制器广播令牌，总线上设备检测令牌中的地址是否与自身相符，通过接收或发送数据给主机来响应。USB通过支持悬挂/恢复操作来管理USB总线电源。USB系统采用级联星型拓扑，该拓扑由三个基本部分组成：主机（Host)，集线器（Hub)和功能设备。 主机，也称为根，根结或根Hub，它做在主板上或作为适配卡安装在计算机上，主机包含有主控制器和根集线器（Root Hub)，控制着USB总线上的数据和控制信息的流动，每个USB系统只能有一个根集线器，它连接在主控制器上。 集线器是USB结构中的特定成分，它提供叫做端口（Port)的点将设备连接到USB总线上，同时检测连接在总线上的设备，并为这些设备提供电源管理，负责总线的故障检测和恢复。集线可为总线提供能源，亦可为自身提供能源（从外部得到电源），自身提供能源的设备可插入总线提供能源的集线器中，但总线提供能源的设备不能插入自身提供能源的集线器或支持超过四个的下游端口中，如总线提供能源设备的需要超过100mA电源时，不能同总线提供电源的集线器连接。 功能设备通过端口与总线连接。USB同时可做Hub使用。

SPI、I2C、UART三种串行总线的原理、区别及应用

简单描述： SPI 和I2C这两种通信方式都是短距离的，芯片和芯片之间或者其他元器件如传感器和芯片之间的通信。SPI和IIC是板上通信,IIC有时也会做板间通信,不过距离甚短,不过超过一米,例如一些触摸屏,手机液晶屏那些很薄膜排线很多用IIC,I2C能用于替代标准的并行总线，能连接的各种集成电路和功能模块。I2C 是多主控总线，所以任何一个设备都能像主控器一样工作，并控制总线。总线上每一个设备都有一个独一无二的地址，根据设备它们自己的能力，它们可以作为发射器或接收器工作。多路微控制器能在同一个I2C总线上共存这两种线属于低速传输； 而UART是应用于两个设备之间的通信，如用单片机做好的设备和计算机的通信。这样的通信可以做长距离的。UART和,UART就是我们指的串口,速度比上面三者快,最高达100K左右,用与计算机与设备或者计算机和计算之间通信,但有效范围不会很长,约10米左右,UART优点是支持面广,程序设计结构很简单,随着USB的发展,UART也逐渐走向下坡； SmBus有点类似于USB设备跟计算机那样的短距离通信。 简单的狭义的说SPI和I2C是做在电路板上的。而UART和SMBUS是在机器外面连接两个机器的。 详细描述： 1、UART(TX,RX)就是两线，一根发送一根接收，可以全双工通信，线数也比较少。数据是异步传输的，对双方的时序要求比较严格，通信速度也不是很快。在多机通信上面用的最多。 2、SPI(CLK,I/O,O,CS)接口和上面UART相比，多了一条同步时钟线，上面UART 的缺点也就是它的优点了，对通信双方的时序要求不严格不同设备之间可以很容易结合，而且通信速度非常快。一般用在产品内部元件之间的高速数据通信上面，如大容量存储器等。 3、I2C(SCL,SDA)接口也是两线接口，它是两根线之间通过复杂的逻辑关系传输数据的，通信速度不高，程序写起来也比较复杂。一般单片机系统里主要用来和24C02等小容易存储器连接。 SPI：高速同步串行口。3～4线接口，收发独立、可同步进行 UART：通用异步串行口。按照标准波特率完成双向通讯，速度慢 SPI:一种串行传输方式,三线制,网上可找到其通信协议和用法的 3根线实现数据双向传输 串行外围接口 Serial peripheral interface UART:通用异步收发器 UART是用于控制计算机与串行设备的芯片。有一点要注意的是，它提供了

几大通信协议区别

I2C和SPI,UART的区别 2009-12-07 21:55 SPI--Serial Peripheral Interface，(Serial Peripheral Interface：串行外设接口)串行外围设备接口，是Motorola公司推出的一种同步串行通讯方式，是一种三线同步总线，因其硬件功能很强，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。 I2C--INTER-IC(INTER IC BUS：意为IC之间总线)串行总线的缩写，是PHILIPS 公司推出的芯片间串行传输总线。它以1根串行数据线（SDA）和1根串行时钟线（SCL）实现了双工的同步数据传输。具有接口线少，控制方式简化，器件封装形式小，通信速率较高等优点。在主从通信中，可以有多个I2C总线器件同时接到I2C总线上，通过地址来识别通信对象。 能用于替代标准的并行总线，能连接的各种集成电路和功能模块。I2C是多主控总线，所以任何一个设备都能像主控器一样工作，并控制总线。总线上每一个设备都有一个独一无二的地址，根据设备它们自己的能力，它们可以作为发射器或接收器工作。多路微控制器能在同一个I2C总线上共存。 最主要的优点是其简单性和有效性。它支持多主控(multimastering)，其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。 UART(Universal Asynchronous Receiver Transmitter：通用异步收发器):单端，远距离传输。大多数计算机包含两个基于RS232的串口。串口同时也是仪器仪表设备通用的通信协议；很多GPIB兼容的设备也带有RS-232口。同时，串口通信协议也可以用于获取远程采集设备的数据。串口通信的概念非常简单，串口按位（bit）发送和接收字节。尽管比按字节（byte）的并行通信慢，但是串口可以在使用一根线发送数据的同时用另一根线接收数据。它很简单并且能够实现远距离通信。比如IEEE488定义并行通行状态时，规定设备线总常不得超过20米，并且任意两个设备间的长度不得超过2米；而对于串口而言，长度可达1200米。----------------------------------------------------------------------------------------------------------------------------------- 区别在电气信号线上： SPI总线由三条信号线组成：串行时钟(SCLK)、串行数据输出(SDO)、串行数据输入(SDI)。SPI总线可以实现多个SPI设备互相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。主从设备间可以实现全双工通信，当有多个从设备时，还可以增加一条从设备选择线。 如果用通用IO口模拟SPI总线，必须要有一个输出口(SDO)，一个输入口(SDI)，另一个口则视实现的设备类型而定，如果要实现主从设备，则需输入输出口，若只实现主设备，则需输出口即可，若只实现从设备，则只需输入口即可。

SPI、I2C、UART三种串行总线协议的区别

第一个区别当然是名字： SPI(Serial Peripheral Interface：串行外设接口); I2C(INTER IC BUS) UART(Universal Asynchronous Receiver Transmitter：通用异步收发器) 第二，区别在电气信号线上： SPI总线由三条信号线组成：串行时钟(SCLK)、串行数据输出(SDO)、串行数据输 入(SDI)。SPI总线可以实现多个SPI设备互相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。主从设备间可以 实现全双工通信，当有多个从设备时，还可以增加一条从设备选择线。如果用通用IO 口模拟SPI总线，必须要有一个输出口(SDO)，一个输入口(SDI)，另一个口则视实现 的设备类型而定，如果要实现主从设备，则需输入输出口，若只实现主设备，则需输 出口即可，若只实现从设备，则只需输入口即可。 I2C总线是双向、两线(SCL、SDA)、串行、多主控（multi-master）接口标准，具有总线仲裁机制，非常适合在器件之间进行近距离、非经常性的数据通信。 在它的协议体系中，传输数据时都会带上目的设备的设备地址，因此可以实现 设备组网。如果用通用IO口模拟I2C总线，并实现双向传输，则需一个输入 输出口(SDA)，另外还需一个输出口(SCL)。（注：I2C资料了解得比较少，这 里的描述可能很不完备） UART总线是异步串口，因此一般比前两种同步串口的结构要复杂很多，一般 由波特率产生器(产生的波特率等于传输波特率的16倍)、UART接收器、 UART发送器组成，硬件上由两根线，一根用于发送，一根用于接收。显然， 如果用通用IO口模拟UART总线，则需一个输入口，一个输出口。 第三，从第二点明显可以看出，SPI和UART可以实现全双工，但I2C不行； 第四，看看牛人们的意见吧！ 1、I2C线更少，我觉得比UART、SPI更为强大，但是技术上也更加麻烦些，因为I2C需要有双向IO的支持，而且使用上拉电阻，我觉得抗干扰能力较弱，一般用于同一板卡上芯片之间的通信，较少用于远距离通信。SPI实现要简单 一些，UART需要固定的波特率，就是说两位数据的间隔要相等，而SPI则无 所谓，因为它是有时钟的协议。 2、I2C的速度比SPI慢一点，协议比SPI复杂一点，但是连线也比标准的SPI要少。

手机射频之阻抗控制

阻抗控制的目的，便是希望讯号能完全由Source端，传送到Load端，毫无反射，阻抗控制作得越好，其反射就越少[1]。 以RF而言，单端讯号控制为50奥姆，差分讯号控制为100奥姆。至于为何RF 特征阻抗要定为50奥姆? 主要是最大传送功率(30奥姆)与最小Loss(77奥姆)的折衷[2]。

在做阻抗控制之前，要先向PCB厂要迭构数据，才能知道PCB参数。以手机而言，多半为8层板或10层板，8层板多半为3-2-3迭构 或Any Layer

10层板多半为4-2-4迭构 或Any Layer 当然Any Layer在走在线的弹性最大，但是价格最贵。

Trace型式 RF讯号在阻抗控制的型式，多半有4种，单端讯号走表层 单端讯号走内层

差分讯号走表层 差分讯号走内层 将上述四种型式的参数，整理如下: 单端讯号走表层 单端讯号走内层 差分讯号走表层差分讯号走内层 H1 覆膜厚度较大的与参考层距离覆膜厚度较大的与参考层距离H 与参考层距离两层参考层距离与参考层距离两层参考层距离W1 Trace下方宽度Trace下方宽度Trace下方宽度Trace下方宽度 W Trace上方宽度Trace上方宽度Trace上方宽度Trace上方宽度 S 与GND间距与GND间距差分线间距差分线间距 T Trace厚度Trace厚度Trace厚度Trace厚度

单端讯号多半会用Coplanar结构计算，因为与GND的间距，会影响阻抗。而差分讯号与GND的间距，对阻抗影响不大，反而是差分线间距影响较大，所以单端讯号的S，是与GND的间距，而差分讯号的S，是差分线间距。 至于线宽，因为制程缘故，所以洗出来会变梯型，而一般说的线宽，是指W1，而W多半以下式估算阻抗 W = W1 - 1 要注意的是，上式用的单位为mil，而一般计算阻抗时，也多半用mil 。 在此我们利用10层板Any layer来作阻抗控制，

SPI串行总线接口的Verilog实现

SPI串行总线接口的Verilog实现 摘要：集成电路设计越来越向系统级的方向发展,并且越来越强调模块化的设计。SPI(Serial Peripheral Bus)总线是Motorola公司提出的一个同步串行外设接口,容许CPU 与各种外围接口器件以串行方式进行通信、交换信息。本文简述了SPI总线的特点,介绍了其4条信号线,SPI串行总线接口的典型应用。重点描述了SPI串行总线接口在一款802.11b芯片中的位置,及该接口作为基带和射频的通讯接口所完成的功能,并给出了用硬件描述语言Verilog HDL 实现该接口的部分程序。该实现已经在Modelsim 中完成了仿真, 并经过了FPGA 验证, 最后给出了仿真和验证的结果。 在SOC设计中,利用EDA 工具设计芯片实现系统功能已经成为支撑电子设计的通用平台.并逐步向支持系统级的设计方向发展。而且,在设计过程中,越来越强调模块化设计。 SPI总线是Motorola公司提出的一个同步串行外设接口,具有接口线少、通讯效率高等特点。本文给出的是利用Verilog HDL实现的SPI总线模块,该模块是802.11b无线局域网芯片中一个子模块,该模块完成了芯片中基带(base band)与RF的通讯工作. 1 SPI总线接口概述 SPI(Serial Parallel Bus)总线是Motorola公司提出的一个同步串行外设接口,允许CPU 与各种外围接口器件(包括模/数转换器、数/模转换器、液晶显示驱动器等)以串行方式进行通信、交换信息。他使用4条线：串行时钟线(SCK)、主机输入/从机输出线(MISO)、主机输出/从机输入线(MOSI)、低电平有效的使能信号线(CS)。这样,仅需3～4根数据线和控制线即可扩展具有SPI接口的各种I/O 器件其典型结构如图1所示。 SPI总线具有以下特点： (1)连线较少,简化电路设计。并行总线扩展方法通常需要8根数据线、8～16根地址线、2～3根控制线。而这种设计,仅需4根数据和控制线即可完成并行扩展所实现的功能。 (2)器件统一编址,并与系统地址无关,操作SPI独立性好。 (3)器件操作遵循统一的规范,使系统软硬件具有良好的通用性。 2 SPI总线接口的设计与实现 该模块是802.1lb无线局域网芯片中的一子模块,其在芯片中的位置如图2所示。

USB设备的识别以及驱动安装问题

USB设备的识别以及驱动安装问题 问题描述 USB设备的硬件ID简介以故障判断和驱动安装方法 解决方案 通用串行总线（Universal Serial Bus，USB）是我们目前经常使用的计算机接口，可以连接的设备也是多种多样的，在日常咨询中难免遇到产品相关或其他第三方USB设备安装驱动的问题，对于此类问题，我们应该如何处理呢？ 硬件ID是电脑中每个硬件的一个编号，固化在硬件的芯片里，所有设备都有此类编号。所有测试软件都有可能会出错，只有硬件ID是最可靠的，只要确认好INF文件中包含需要的硬件ID，就可以保证驱动是可以用的。 对于USB相关ID的简介 常见的USB硬件ID格式：USB\Vid_xxxx&Pid_yyyy&Rev_zzzz其中Vid表示硬件厂商信息，Pid表示产品编号，对于一般驱动安装我们需要核实Vid，Pid信息，其中Vid的厂商对照表已经更新到《驱动下载&软件安装汇总》（知识库编号：30118）中以便于查询。 比如ThinkPad鼠标设备ID如上图通过VID_04B3，在《驱动下载&软件安装汇总》中查询，结果IBM Corp.表示是IBM授权的设备。 另外，其中的HID表示的是人体学接口设备(Human Interface Device, HID)，目前USB设备常见的的有人体学接口设备（Human Interface Device，HID）、通信设备类（Communication Device Class，CDC）和大容量存储设备（Mass Storage Device，MSD）等几类设备，也可以从兼容ID中的Class字段来判断是什么类型的设备，如下图： 比如上图中的Class_03表示的就是HID设备，一般情况下典型代码为1，2，3，6，7，8，

IIC总线协议最佳理解

IIC总线协议 1）IIC总线的概念 IIC总线是一种串行总线，用于连接微控制器及其外围设备，具有以下特点： ①两条总线线路：一条串行数据线（SDA），一条串行时钟线（SCL） ②每个连接到总线的器件都可以使用软件更具它的唯一的地址来识别 ③传输数据的设备间是简单的主从关系 ④主机可以用作主机发送器或主机接收器 ⑤它是一个多主机总线，两个或多个主机同时发起数据传输时，可以通过冲突检测和仲裁来方式数据被破坏 ⑥串行的8位双向数据传输，位速率在标准模式下可达100kbit/s，在快速模式下可达400kbit/s，在高速模式下可达3.4Mbit/s ⑦片上的滤波器可以增加干扰功能，保证数据的完整 ⑧连接到同一总线上的IC数量受到总线最大电容的限制 发送器：发送数据到总线的器件 接收器：从总线接收数据的器件 主机：发起/停止数据传输、提供时钟信号的器件 从机：被主机寻址的器件 多主机：可以有多个主机试图去控制总线，但是不会破坏数据 仲裁：当多个主机试图去控制总线时，通过仲裁可以使得只有一个主机获得总线控制权，并且它传输的信息不会被破坏 同步：多个器件同步时钟信号的过程

I2C总线通过上拉电阻接正电源。当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL 都是线“与”关系。 每个接到I2C总线上的器件都有唯一的地址。主机与其它器件间的数据传送可以是由主机发送数据到其它器件，这时主机即为发送器。由总线上接收数据的器件则为接收器。 在多主机系统中，可能同时有几个主机企图启动总线传送数据。为了避免混乱， I2C总线要通过总线仲裁，以决定由哪一台主机控制总线。 在80C51单片机应用系统的串行总线扩展中，我们经常遇到的是以80C51单片机为主机，其它接口器件为从机的单主机情况。 数据位的有效性规定： I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态

PCB阻抗控制解决方案

PCB阻抗控制解决方案 随着PCB 信号切换速度不断增长，当今的PCB 设计厂商需要理解和控制PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。 在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。 阻抗控制 阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为阻抗控制。 PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有：铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是25 至120 欧姆。 在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定： 信号迹线的宽度和厚度 迹线两侧的内核或预填材质的高度

接口技术练习题

第五章 串行通信和可编程串行接口芯片 一·单项选择题 1. 与并行通信相比，串行通信适用于（ ① ）情况。 ① 远距离传送 ② 快速传送 ③近距离传送 ④ 传送信号要求高 2. 当芯片8251的＝0 R W ＝O ，D /C ＝l 时，则（ ① ） ①允许8251接受CPU 的命令字 ②8251向CPU 送状态字 ③CPU 往8251送数据 ④8251向CPU 送数据 3. 设串行异步通信时，数据传送的速率是400字符／秒，每个字符为12位二进制数据， 则传送的波特率是（ ③ ） ① 12000 ②2400 ③ 4800 ④9600 4．串行接口芯片8251A （ ③ ）。 ① 只能作异步传送 ②只能作同步传送 ③既能作异步传送又能能作同步传送 ④ 可作并行传送 5．串行接口中，并行数据和串行数据的转换是用（ ② ）来实现的。 ① 数据寄存器 ② 移位寄存器 ③ 锁存器 ④ A/D 转换器 6．串行异步通信的实现必须做到（③ ）。 ①通信双方有同步时钟传送，以实现同步 ②一块数据传送结束时，用循环冗余校验码进行校验 ③以字符为传送信息的单位，按约定配上起始位、停止位和校验位 ④块与块之间用同步字符01111110隔开 7．在异步串行通信中若要传送扩展ASCII 码，则异步串行码字符格式第8位数据（④ ）。 ① 不传送 ② 恒为0 ③恒为1 ④ 为有用数据 8．RS-232C 标准电气特性规定逻辑“0”电平为（ ④ ）。 ① 0~0.4V ② 0~0.8V ③ -3~ -15V ④ +3~+15V 9．在下列总线中，（ ② ）是一种串行总线接口。 ① PC/XT ② USB ③ PCI ④ ISA 10．在异步串行通信中，波特率是指（ ① ）。 ① 每秒钟传送的二进制位数 ②每秒钟传送的字节数 ③每秒钟传送的字符数 ④ 每秒钟传送的数据帧数 11. RS-232C 是一个（ ③ ）标准。 ① 片总线 ② 内总线 ③ 串行通信 ④电流环 12．8251A 异步工作，其数据格式中有8位数据位，1位偶校验位，2位停止位。要求每秒 传送1600个字符，需选用传送速率为（ ③ ）。 ①9600波特 ② 17600波特 ③ 19200波特 ④ 12800波特 13． 上题中若波特率系数等于16，则发送时钟或接收时钟频率是（ ② ）。 ①9.6 KHz ②307.2 KHz ③192 KHz ④153.6KHz 14. CPU 送给8251A 的并行数据，由（ ① ）串行发送给外设的. ①TXD 端 ②RXD 端 ③RXC 端 ④TXC 端 15. 下列不属于UART 通信错误标志的是（④）。 ①奇偶错误 ②帧错误 ③溢出错误 ④ 循环错误 16.同步串行通信与异步串行通信比较，以下说法错误的是( ④ ) ①异步通信按字符成帧，同步通信以数据块成帧

汽车总线系统通信协议分析与比较

河南机电高等专科学校 《汽车单片机与局域网技术》 大作业 专业班级：汽电112 姓名：史帅峰 学号：111606240 成绩： 指导老师：袁霞 2013年4月16日 汽车总线系统通信协议分析与比较 摘要：本文主要针对汽车总线系统通讯协议，探讨汽车总线通讯协议的种类、发展趋势以及技术特点。在对诸多组织和汽车制造商研发的各类汽车总线进行比较和探讨的基础上，对其现状进行了分析；并综合汽车工业的特点对这两大类汽车总线协议的发展前景作了分析。关键词：汽车总线技术通讯协议车载网络 引言：汽车电子技术是汽车技术和电子技术结合发展的产物。从20世纪60年代开始，随着电子技术的飞速发展，汽车的电子化已经成为公认的汽车技术发展方向。在汽车的发展过程中，为了提高汽车的性能而增加汽车电器，电器的增加导致线缆的增加，而线束的增加又使整车质量增加、布线更加复杂、可维护性变差，从而又影响了汽车经济性能的提高。因此，一种新的技术就被研发出来，那就是汽车总线技术。总线技术在汽车中的成功应用，标志着汽车电子逐步迈向网络化。 一、车载网络的发展历程 20世纪80年代初，各大汽车公司开始研制使用汽车内部信息交互的通信方式。博世公司与英特尔公司推出的CAN总线具有突出的可靠性、实时性和灵活性，因而得到了业界的广泛认同，并在1993年正式成为国际标准和行业标准。TTCAN对CAN协议进行了扩展，提供时间触发机制以提高通讯实时性。TTCAN的研究始于2000年，现已成为CAN标准的第4部分ISO11898-4，该标准目前处于CD(委员会草案)阶段。 1994年美国汽车工业协会提出了1850通信协议规范。从1998年开始，由宝马、奥迪等七家公司和IC公司共同开发能满足车身电子要求的低成本串行总线技术，该技术在2000年2月2日完成开发，它就是LIN。 FlexRay联盟推进了FlexRay的标准化，使之成为新一代汽车内部网络通信协议。FlexRay车载网络标准已经成为同类产品的基准，将在未来很多年内，引导整个汽车电子产品控制结构的发展方向。FlexRay是继CAN和LIN之后的最新研发成果。 车载网络的分类及其网络协议 从20世纪80年代以来不断有新的网络产生，为了方便研究和应用，美国汽车工业协会（SAE）的车辆委员会将汽车数据传输网络划分为A、B、C三类。 A类网络 A类网络是面向传感器/执行器控制的低速网络，数据传输速度通常小于10kb/s，主要用于后视镜调整、电动车窗、灯光照明等控制。 A类网络大都采用通用异步收发器（UART，Universal Asynchronous Receiver/Trsmitter）标准，使用起来既简单又经济。但随着技术水平的发展，将会逐步被其他标准所代替。 A类网络目前首选的标准是LIN总线，是一种基于UART数据格式、主从结构的单线12V总线通信系统，主要用于智能传感器和执行器的串行通信。

通用串行总线(USB)原理及接口设计

通用串行总线(USB)原理及接口设计 类别：接口电路阅读：1964 作者：广州五山华南理工大学电子与通信工程系９８级硕士研究生（510641）刘炎冯穗力叶梧来源：《电子技术应用》 通用串行总线(USB)原理及接口设计摘要：以ＵＳＢ１．１为基础讨论了ＵＳＢ的基本原理、工作流程、通信协议和相应的关键技术，并介绍了一种ＵＳＢ接口的１０Ｍ以太网卡的设计方案。已经发布的ＵＳＢ２．０支持４８０Ｍｂｐｓ的高速数据传输，这将使ＰＣ可以通过ＵＳＢ接口传输更高速更大量的数据。还论述了ＵＳＢ２．０的改进和优点。关键词：通用串行总线(ＵＳＢ) 设备驱动程序ＷＤＭ 通用串行总线ＵＳＢ(ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ)是Ｉｎｔｅｌ、Ｍｉｃｒｏｓｏｆｔ等大厂商为解决计算机外设种类的日益增加与有限的主板插槽和端口之间的矛盾而于１９９５年提出制定的。它是一种用于将适用ＵＳＢ的外围设备连接到主机的外部总线结构，主要用在中速和低速的外设。ＵＳＢ同时又是一种通信协议，支持主机和ＵＳＢ的外围设备之间的数据传输。目前较多设备支持的是ＵＳＢ１．１ １ ，最新的ＵＳＢ２．０ ３ 已于２０００年４月正式发布。 ＵＳＢ设备具有较高的数据传输率、使用灵活、易扩展等优点。 ＵＳＢ１．１有全速和低速两种方式，低速方式的速率为１．５Ｍｂｐｓ，支持一些不需要很大数据吞吐量和很高实时性的设备，如鼠标等；全速模式为１２Ｍｂｐｓ，可以外接速率更高的外设。在刚刚发布的ＵＳＢ２．０中，增加了一种高速方式，数据传输率达到４８０Ｍｂｐｓ，可以满足更加高速的外设的需要。 安装ＵＳＢ设备不必打开主机箱，它支持即插即用(ＰｌｕｇａｎｄＰｌａｙ) 和热插拔(ＨｏｔＰｌｕｇ)。当插入ＵＳＢ设备的时候，主机检测该外设并且通过自动加载相关的驱动程序来对该设备进行配置，并使其正常工作。 １ＵＳＢ的结构与工作原理 １．１物理结构 ＵＳＢ的物理拓扑结构如图１所示。在ＵＳＢ２．０中，高速方式下Ｈｕｂ使全速和低速方式的信令环境独立出来，图２中显示了高速方式下Ｈｕｂ的作用。 通过使用集线器(Ｈｕｂ)扩展可外接多达１２７个外设。ＵＳＢ的电缆有四根线，两根传送的是５Ｖ的电源，另外的两根是数据线。功率不大的外围设备可以直接通过ＵＳＢ总线供电，而不必外接电源。ＵＳＢ总线最大可以提供５Ｖ５００ｍＡ电流，并支持节约能源的挂机和唤醒模式。 １．２ＵＳＢ设备逻辑结构 ＵＳＢ的设备可以分成多个不同类型，同类型的设备可以拥有一些共同的行为特征和工作协议，这样可以

SPI、I2C、UART三种串行总线协议的区别

SPI、I2C、UART三种串行总线协议的区别 第一个区别当然是名字： SPI(Serial Peripheral Interface：串行外设接口); I2C(INTER IC BUS：意为IC之间总线) UART(Universal Asynchronous Receiver Transmitter：通用异步收发器) 第二，区别在电气信号线上： SPI总线由三条信号线组成：串行时钟(SCLK)、串行数据输出(SDO)、串行数据输入(SDI)。SPI总线可以实现多个SPI设备互相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。主从设备间可以实现全双工通信，当有多个从设备时，还可以增加一条从设备选择线。 如果用通用IO口模拟SPI总线，必须要有一个输出口(SDO)，一个输入口(SDI)，另一个口则视实现的设备类型而定，如果要实现主从设备，则需输入输出口，若只实现主设备，则需输出口即可，若只实现从设备，则只需输入口即可。 I2C总线是双向、两线(SCL、SDA)、串行、多主控（multi-master）接口标准，具有总线仲裁机制，非常适合在器件之间进行近距离、非经常性的数据通信。在它的协议体系中，传输数据时都会带上目的设备的设备地址，因此可以实现设备组网。 如果用通用IO口模拟I2C总线，并实现双向传输，则需一个输入输出口(SDA)，另外还需一个输出口(SCL)。（注：I2C资料了解得比较少，这里的描述可能很不完备） UART总线是异步串口，因此一般比前两种同步串口的结构要复杂很多，一般由波特率产生器(产生的波特率等于传输波特率的16倍)、UART接收器、UART 发送器组成，硬件上由两根线，一根用于发送，一根用于接收。 显然，如果用通用IO口模拟UART总线，则需一个输入口，一个输出口。 第三，从第二点明显可以看出，SPI和UART可以实现全双工，但I2C不行；

485与can协议的区别

485与can协议的区别 1．引言 1986年2月，Robert Bosch公司在SAE 汽车工程协会大会上介绍了一种新型的串行总线CAN控制器局域网，那是CAN 诞生的时刻。今天在欧洲几乎每一辆新客车均装配有CAN 局域网，同样CAN也用于其他类型的交通工具从火车到轮船或者用于工业控制。CAN 已经成为全球范围内最重要的总线之一，甚至领导着串行总线，在1999年接近6 千万个CAN 控制器投入应用，2000年市场销售超过1 亿个CAN 器件。但在国内，基于历史或者其他的原因，大多数的厂商工程师在设计产品工程立项时，第一想到的是应用RS-485总线系统。但是，随着社会的发展，对计算机控制要求越来越高，现场应用的条件越来越复杂，所以，CAN网络总线替代RS-485网络总线将成为历史的必然趋势。 2．RS-485和CAN网络总线性能比较 RS-485是一种半双工、全双工异步通信总线，是为弥补RS-232 通信距离短、速率低等缺点而产生的。RS-485只规定了平衡驱动器和接收器的电气特性，而没有规定接插件、传输电缆和应用层通信协议，因而在当时看来是一种相对经济、具有相当高噪声抑制、相对高的传输速率、传输距离远和宽共模范围的平台。RS-485总线上只能有一个主机，往往应用在集中控制枢纽与分散控制单元之间。但是，CAN-bus 是一种多主方式的串行通讯总线，基本设计规范要求有高的位速率、高抗电磁干扰性而且能够检测出产生的任何错误。CAN- bus总线在通信能力可靠性、实时性、灵活性、易用性、传输距离远、成本低等方面有着明显的优势，成为业界最有前途的现场总线之一。RS-485与CAN总线性能比较见表1： 通过表1比较可知：RS-485 网络除了硬件成本开发难度比CAN-bus 网络稍具优势外，其他性能方面都没有可比性。在产品更新速度特别快的今天，如果将产品的上市时间产品的后期维护、软件开发难度等计算在一起，RS-485 的硬件成本优势也变得不十分明显，因而用CAN 总线取代R S-485 总线是一种比较彻底的方案。 特性RS-485 CAN-bus 成本低廉稍高，多20-30元/节点 总线利用率低高 网络特性单主节点多主节点 数据传输率低高

微机与接口技术期末考试试题及答案(3套)

**大学2007～2008学年第二学期期末考试试卷答案及评分标准

3.某计算机的字长是16位，它的存储器容量是64KB，若按字编址那么它的最大 寻址范围是(2)。 (1)64K字(2)32K字(3)64KB(4)32KB 4.某一SRAM芯片的容量是512×8位，除电源和接地线外，该芯片的其他引脚最 少应为(4)根。 (1)25(2)23(3)21(4)19 5.8088/8086的基本总线周期由(2)个时钟周期组成。 (1)2(2)4(3)5(4)6 6.在8086系统中中断号为0AH，则存放中断向量的内存起始地址为(2)。 (1)0AH(2)28H(3)4AH(4)2AH 7.采用两片8259A可编程中断控制器级联使用，可以使CPU的可屏蔽中断扩大到 (1)。 (1)15级(2)16级(3)32级(4)64级 8.当IF=0，8088/8086CPU不响应(2)中断请求。 (1)INT N(2)INTR(3)NMI(4)INTO 9.8253可编程定时器/计数器中，其二进制的最大计数初值为(3)。 (1)65536(2)7FFFH(3)0000H(4)FFFFH 10.8086/88CPU在响应中断时要执行(2)个中断响应周期。 (1)1个(2)2个(3)3个(4)4个 11.中断向量表是存放(2)的存储区域. (1)中断类型号(2)中断服务程序入口处地址 (3)中断断点地址(4)程序状态字 12.INT8255中可用置位/复位控制字对(3)的各位进行按位操作以实现某些控制 功能。 (1)A口(2)B口(3)C口(4)数据总线缓冲器 11.RS-232C标准规定信号“0”和“1”的电平是(3)。 (1)0V和+3V～+15V(2)-3V～-15V和0V (3)+3V至+15V和-3V～-15V(4)+3V～+15V和-0V 12.对于开关型设备的控制，适合采用的I/O传送方式是(1)。 (1)无条件(2)查询(3)中断(4)DMA 13.传送数据时，占用CPU时间最长的传送方式是（1）。 （1）查询（2）中断 （3）DMA（4）IOP 14.既然是在数据传输率相同的情况下，那么，又说同步字符传输速度要高于 异步字符传输其原因是（2）。 （1）发生错误的概率少（2）附加位信息总量少 （3）双方通信同步（4）字符之间无间隔 15.巳知DRAM2118芯片容量为16K×1位,若组成64KB的系统存储器,则组成的芯片 组数和每个芯片组的芯片数为(4). (1)2和8(2)1和16(3)4和16(4)4和8 16.INT8259中断屏蔽寄存储器的作用是(2). (1)禁止CPU响应外设的中断请求(2)禁止外设向CPU发中断请求 (3)禁止软中断请求(4)禁止NMI中断请求 17.在正常EOI方式下,中断结束命令是清除(2)中的某一位. (1)IRR(2)ISR

机房电脑设置控制策略(6)只允许特定USB存储设备使用

机房电脑设置控制策略（7）允许特定USB存储使用 在上一期中我们介绍了如何对机房内电脑设置USB存储设备限制，但是在很多情况下我们还是需要往机房电脑上拷贝一些软件或者资料，这个时候需要机房电脑对某个U盘或者某些U盘允许放行，那么如何设置呢？下面我们来详细的学习一下。 1、在电脑桌面使用快捷键win键+r，在弹出的窗口中输入gpedit.msc，点击确定。 2、在本地组策略编辑器中依次点击展开计算机配置—管理模板—系统—设备安装—设备安装限制。

3、在右侧窗口中双击打开允许安装与下列设备ID相匹配的设备。 4、在弹出的对话框中勾选已启用，然后在下方找到并点击显示。

5、返回电脑桌面，找到计算机，在其上方点击右键，在弹出的菜单中点击设备管理器。 6、找到并点击展开通用串行总线控制器，然后找到并双击其下的USB大容量存储设备。

7、在弹出的对话框中找到并点击详细信息，在属性中勾选硬件Id，然后在下方复制值。 8、把复制的值粘贴到步骤4中打开的窗口的值中去，然后依次点击确定返回本地策略组管理器。

9、然后再次在设备安装限制的右侧窗口中找到并双击禁止安装未由其他策略设置描述的设备。 10、在弹出的对话框中勾选已启用，然后点击确定即可。

11、除了上述的这个方式，其实我们在学校机房中还可以采用网管软件来进行设置，这里我们以大势至电脑文件防泄密系统为例来介绍。百度大势至电脑文件防泄密系统，找到其官网网站下载，下载完成后解压，在解压的文件中找到并双击大势至电脑文件防泄密系统V14.2.exe进行安装，安装根据提示进行，直至安装完成。 12、在电脑桌面使用快捷键alt+F2，在弹出的登录框中输入初始账号admin和密码123，点

UART以及其他接口协议

UART以及其他接口协议 2007-06-26 16:42 由于在消费类电子产品、计算机 外设、汽车和工业应用中增加了 嵌入式功能，对低成本、高速和 高可靠通信介质的要求也不断增 长以满足这些应用，其结果是越 来越多的处理器和控制器用不同 类型的总线集成在一起，实现与 PC软件、开发系统(如仿真器)或网 络中的其它设备进行通信。目前 流行的通信一般采用串行或并行 模式，而串行模式应用更广泛。 微处理器中常用的集成串行总线 是通用异步接收器传输总线、串 行通信接口、同步外设接口(SPI)、 内部集成电路(I2C)和通用串行总 线，以及车用串行总线，包括控制器区域网(CAN)和本地互连网(LIN)。这些总线在速度、物理接口要求和通信方法学上都有所不同。本文将对嵌入式系统设计的串行总线、驱动器和物理接口这些要求提供一个总体介绍，为选择最优总线提供指导并给出一个比较图表(表1)。为了说明方便起见，本文的阐述是基于微处理器的设计。 串行与并行相比 串行相比于并行的主要优点是要求的线数较少。例如，用在汽车工业中的LIN串行总线只需要一根线来与从属器件进行通信，Dallas公司的1-Wire总线只使用一根线来输送信号和电源。较少的线意味着所需要的控制器引脚较少。集成在一个微控制器中的并行总线一般需要8条或更多的线，线数的多少取决于设计中地址和数据的宽度，所以集成一个并行总线的芯片至少需要8个引脚来与外部器件接口，这增加了芯片的总体尺寸。相反地，使用串行总线可以将同样的芯片集成在一个较小的封装中。 另外，在PCB板设计中并行总线需要更多的线来与其它外设接口，使PCB板面积更大、更复杂，从而增加了硬件成本。此外，工程师还可以很容易地将一个新器件加到一个串行网络中去，而且不会影响网络中的其它器件。例如，可以很容易地去掉总线上旧器件并用新的来替代。 。 串行总线的故障自诊断和调试也非常简单，可以很容易地跟踪网络中一个有故障的器件并用新器件替换而不会干扰网络。但另一方面，并行总线比串行速度快。例如，Rambus公司的“Redwood”总线速度可高达，而最高的串行速度不会超过几个兆赫。 在工业和汽车应用中常用的串行协议