实际运用中差分信号线的分析和LAYOUT
随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能
够满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。
而串行总线又尤以差分信号的方式为最多。所以在这篇中整理了些有关差分信号线的设计和大家探讨下。
关键字：差分信号线，LVDS，眼图，LAYOUT。
1.差分信号线的原理和优缺点
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差
分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，
我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通
过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条
线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，如图
在A-A‘的电流是从右到左，那B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消
的。耦合的越紧密，互相抵消的磁力线就越多。泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈
值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目
前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
2.差分信号的一个实例：LVDS
LVDS（Low Voltage Differential Signaling)是一种低摆幅的电流型差分信号技术，它使得信号
能在差分PCB
线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。LVDS驱
动器由一个驱动差分线对的电流源组成.通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱
动器输出的电流大部分都流过100Ω.的匹配电阻，并在接收器的输入端产生大约350mA 的电压。当驱动
器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实
现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的
大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。
不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减
少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻（100±20Ω），该电阻终止了环流信号，应该
将它尽可能靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过１０
ｍ。对速度的实际限制是：①送到驱动器的TTL数据的速度；②媒质的带宽性能。通常在驱动器侧使用复
用器、在接收器侧使用解复用器来实现多个TTL信道和一个LVDS信道的复用转换，以提高信号速率，降
低功耗。并减少传输媒质和接口数，降低设备复杂性。
LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电
压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收
器的地是共模电压。这个共模范围是：+0.2V～+2.2V。建议接收器的输入电压范围为：0V～+2.4V。
LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电
压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收
器的地是共模电压。这个共模范围是：+0.2V～+2.2V。建议接收器的输入电压范围为：0V～
+2.4V。
3.差分信号的布线要求：
对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是
接触过Layout的人都会了解差分走线的一般要求，即差分对的布线有两点要注意，一是两条线的长度要尽
量一样长，等长是为了保证两个差分信号时刻保持相反极性，减少共模分量。另一是两线的间距(此间距
由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(s
ide-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。
等距则主要是为了保证两者差分阻抗一致，减少反射。对差分对的布线方式应该要适当的靠近且平行。所
谓适当的靠近是因为这间距会影响到差分
阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗
的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟
(timing delay)。
下面是差分传输线模型
为便于分析，差分线对常常根据它的奇模和偶模阻抗和延迟来描述，而这些与其差模和共模对应的部分是
密切相关的，因此可以用方程1来计算。
这儿Ctot = Cself + Cm 。Cself是一条线与地之间的电容，而Cm是两条线之间的电容。Lself和Lm分别是一条线的自电感，和两条线之间的互电感。
差分阻抗被定义为在两条差分驱动的导线之间所测得的阻抗。（所谓差分驱动就是指当两个完全一样，但
极性相反的信号）。差分阻抗是对着奇模阻抗而言的，所谓奇模阻抗是指当两条导线被差分驱动[3]时，在
差分线对中一条传输导线的阻抗。偶模阻抗是指当两条导线都被一个单一的对地共模信号驱动时，在差分
线对中两条导线的阻抗。
利用方程1，可以推得：
差分阻抗
但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨
论一下PCB差分信号设计中几个常见的误区。
误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这
种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。虽然差分电路对于类似地
弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路
就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，
即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相
互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。
在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，
所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分
走线之间的耦合才会提供主要的回流通路。尽管参考平面的不连续对差分走线的影响没有对普通的单端走
线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。也有些设计人员认为，可以去掉差
分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如
何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。
所以要保持PCB地线层返回路径宽而短。尽量不要跨岛（跨过相邻电源或地层的分隔区域。）比如主板设
计中的USB和SA TA及PCI-EXPRESS等最好不要有跨岛的做法。保证这些信号的下面是个完整地平面或电
源平面。
误区二：认为保持等间距比匹配线长更重要。在实际的PCB布线中，往往不能同时满足差分设计的要求。
由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来
的结果必然是差分对的部分区域无法平行，其实间距不等造成的影响是微乎其微的，相比较而言，线长不
匹配对时序的影响要大得多。再从理论分析来看，间距不一致虽然会导致差分阻抗发生变化，但因为差分
对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的
反射，这对信号传输不会造成明显的影响。而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中
引入了共模的成分，降低信号的质量，增加了EMI。
可以这么说，PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际
应用进行灵活处理。同时为了弥补阻抗的匹配可以采用接收端差分线对之间加一匹配电阻。其值应等于差
分阻抗的值。这样信号品质会好些。
所以建议如下两点：
（A）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90～130Ω之间，系统也需要此终端电阻
来产生正常工作的差分电压；
（B）最好使用精度１～2%的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50Ω的电阻，
并在中间通过一个电容接地，以滤去共模噪声。
通常对于差分信号的CLOCK等要求等长的匹配要求是+/-10mils之内。
误区三：认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声
的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常
有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通
过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大
与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过
4倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB 设计中经常会用采用，被称为CPW结构，可以保
证严格的差分阻抗控制（2Z0）。
差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差
别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗
噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz 以下），EMI
也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，
足以满足FCC 的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。
4，眼图
在差分信号的测试当中我们经常要遇到一个测试项目是眼图，也有很多设计初学者都或许听过眼图这个测
试。但还是有很多不知道眼图到底是怎么来的。学会看眼图对于自己的测试和DEBUG是非常有用的。下面
介绍下眼图。
在每一个时钟周期内都会有信号在传输。但是如果是一个很长的位流（bits）,那么很难确定这个信号是否
符合规范（specifications）。为了便于分析，那么所有的信号位都可以组成一个信号图形的话，那么就可以看这个把这些图形叠加起来看看是否符合规范。这就是眼图。
如下图，假设所有的信号都是在时钟的上升沿触发。那么把所有数据信号的波形都按上升沿取出
来并叠加在一起。每一个这样的波形就叫一个SYMPLE。如图所示的那样（图上只取出一个波形来，
以便读者能看清楚），这样就形成了眼图的前半截。接着按下降沿取出并叠加在一起，那么就可
以形成眼图的后半截。同时为高电平或低电平的信号波形组成眼图的上面和下面。这样就形成了
一个标准的眼图（如下图）。然后所要做的是按信号规范在眼图里定义进去就可以了。
当然下图是把CLK也表示出来了，实际串行的差分信号是不能在信号线上测到CLOCK的。
下面举个实例看下，从眼图上看，这信号质量是非常差的。那相对应它的SYMPLE也是可以看得到是很差
的信号质量，上升沿和下降沿太缓，一致性太差，信号的HIGH LEVEL也不够，SKEW太大等。
5.差分信号的测量。
输入连接一般来说，差分放大器或探头与信号源的互连是产生误差的最大来源。为了维持输入的匹配，两
个通道应尽可能一样。两个输入端的任何接线的都应长度相同。如果使用探头，其型号与长度也应相同。
在测量高共模电压的低频信号时，应避免使用带衰减的探头。在高增益时则完全不能使用这种探头，因为不可能精地平衡它们的衰减量。当高电压或高频率的应用需要衰减时，应使用为差分放大器专门设计的专
用无源探头。这种探头具有能精密调整直流衰减和交流补偿的装置。为获得最佳的性能，每一个特定的放
大器都应专用一套探头，而且要根据这套探头附带的程序针对该放大器进行校准。
一种常用的方法是将+ 和- 输入缆线成对绞扭在一起。这样可减少拾取线路频率干扰和其他噪声的可能。
如果要抓取眼图的话要跟仪器厂家获得咨询，以获得最新的软件和夹具。一般这套软件和夹具是要另外收
费的。
参考文献：
Digital Signal Integrity-Modeling and Simulation with Interconnects and Package. Brian Young PCB Layout中的走线策略阿鸣
LVDS技术原理和设计简介张健吴晓冰
另外感谢所引用作者（有的是没有找到文章具体出处的作者）提供的好文章。
差分信号（上） 我们中的大部分都能直观地理解信号是如何沿导线或走线传播的，即便我们也许对这种连接方式的名称并不熟悉——单端模式。术语“单端”模式将这种方式同至少其它两种信号传播模式区分开来：差模和共模。后面两种常常看起来更加复杂。 差模 差模信号沿一对走线传播。其中一根走线传送我们通常所理解的信号，另一根传送一个严格大小相等且极性相反(至少理论上如此)的信号。差分与单端 模式并不像它们乍看上去那样有很大的不同。记住，所有信号都有回路。一般地，单端信号从一个零电位，或地，电路返回。差分信号的每一分支都将从地电路返 回，除非因为每个信号都大小相 等且极性相反以至于返回电流完全抵消了(它们中没有任何一部分出现 在零电位或地电路上)。 尽管我不打算在专栏中就这个问题花太多时间，共模是指同时在一个(差分)信号的线对或者在单端走线和地上出现的信号。对我们来说这并不容易直观 地去理解，因为我们很难想象怎样才能产生这样的信号。相反通常我们不会产生共模信号。通常这些都是由电路的寄生环境或者从邻近的外部源耦合进电路产生的。 共模信号总是很“糟糕”，许多设计规则就是用来防止它们的发生。 差分走线 尽管看起来这样的顺序不是很好，我要在叙述使用差分走线的优点之前首先来讲述差分信号的布线规则。这样当我讨论(下面)这些优点时，就可以解释这些相关的规则是如何来支持这些优点的。 大部分时候(也有例外)差分信号也是高速信号。这样，高速设计规则通常也是适用的，尤其是关于设计走线使之看起来像是传输线的情况 。这意味着我们必须仔细地进行设计和布线，如此，走线的特征阻抗在沿线才能保持不变。 在差分对布线时，我们期望每根走线都与其配对走线完全一致。也就是说，在最大的可实现范围内，差分对中每根走线应该具有一致的阻抗与一致的长度。差分走线通常以线对的方式进行布线，线对的间距沿线处处保持不变。通常地，我们尽可能将差分对靠近布线。 差分信号的优点
共模和差模信号的定义及产生机理、电缆、绞线、变压器和扼流圈电磁干扰产生及其的抑制 1 引言 了解共模和差模信号之间的差别,对正确理解脉冲磁路和工作模块之间的关系是至关重要的。变压器、 共模扼流圈和自耦变压器的端接法,对在局域网（LAN）和通信接口电路中减小共模干扰起关键作用。共模噪音在用无屏蔽对绞电缆线的通信系统中,是引起射频干扰的主要因素,所以了解共模噪音将有利于更好地了解我们关心的磁性界面的电磁兼容论点。本文的主要目的是阐述差模和共模信号的关键特性和共模扼流圈、自耦变压器端接法主要用途,以及为什么共模信号在无屏蔽对绞电缆线上会引
起噪音发射。在介绍这些信号特点的同时,还介绍了抑制一般噪音常用的方法。 2 差模和共模信号 我们研究简单的两线电缆,在它的终端接有负载阻抗。每一线对地的电压用符号V1和V2来表示。差模信号分量是VDIFF,共模信号分量是VCOM,电缆和地之间存在的寄生电容是Cp。其电路如图1所示,其波形如图2所示。 2．1 差模信号
纯差模信号是：V1=－V2 （1） 大小相等,相位差是180° VDIFF=V1－V2 （2） 因为V1和V2对地是对称的,所以地线上没有电流流过。所有的差模电流（IDIFF）全流过负载。在以电缆传输信号时,差模信号是作为携带信息“想要”的信号。局域网（LAN）和通信中应用的无线收发机的结构中安装的都是差模器件。两个电压（V1＋V2）瞬时值之和总是等于零。 2．2 共模信号 纯共模信号是： V1=V2=VCOM （3） 大小相等,相位差为0° V3=0 （4） 共模信号的电路如图3所示,
其波形如图4所示。 因为在负载两端没有电位差,所以没有电流流过负载。所有的共模电流都通过电缆和地之间的寄生电容流向地线。在以电缆传输信号时,因为共模信号不携带信息,所以它是“不想要”的信号。 两个电压瞬时值之和（V1＋V2）不等于零。相对于地而言,每一电缆上都有变化的电位差。这变化的电位差就会从电缆上发射电磁波。 3 差模和共模信号及其在无屏蔽对绞线中的EMC 在对绞电缆线中的每一根导线是以双螺旋形结构相互缠绕着。流过每根导线的电流所产生的磁场受螺旋形的制约。流过对绞线中每一根导线的电流方向,决定每对导线发射噪音的程度。在每对
SerDes知识详解 一、SerDes的作用 1.1并行总线接口 在SerDes流行之前,芯片之间的互联通过系统同步或者源同步的并行接口传输数据,图1.1演示了系统和源同步并行接口。 随着接口频率的提高，在系统同步接口方式中,有几个因素限制了有效数据窗口宽度的继续增加。 ?时钟到达两个芯片的传播延时不相等(clock skew) ?并行数据各个bit的传播延时不相等(data skew) ?时钟的传播延时和数据的传播延时不一致(skew between data and clock) 虽然可以通过在目的芯片(chip #2)内用PLL补偿时钟延时差(clock skew)，但是PVT变化时，时钟延时的变化量和数据延时的变化量是不一样的。这又进一步恶化了数据窗口。 源同步接口方式中，发送侧Tx把时钟伴随数据一起发送出去, 限制了clock skew对有效数据窗口的危害。通常在发送侧芯片内部，源同步接口把时钟信号和数据信号作一样的处理，
也就是让它和数据信号经过相同的路径，保持相同的延时。这样PVT变化时，时钟和数据会朝着同一个方向增大或者减小相同的量,对skew最有利。 我们来做一些合理的典型假设，假设一个32bit数据的并行总线， a)发送端的数据skew = 50 ps ---很高的要求 b)pcb走线引入的skew = 50ps ---很高的要求 c)时钟的周期抖动jitter = +/-50 ps ---很高的要求 d)接收端触发器采样窗口= 250 ps ---Xilinx V7高端器件的IO触发器 可以大致估计出并行接口的最高时钟= 1/(50+50+100+250) = 2.2GHz (DDR)或者1.1GHz (SDR)。 利用源同步接口，数据的有效窗口可以提高很多。通常频率都在1GHz以下。在实际应用中可以见到如SPI4.2接口的时钟可以高达DDR 700MHz x 16bits位宽。DDR Memory接口也算一种源同步接口，如DDR3在FPGA中可以做到大约800MHz的时钟。 要提高接口的传输带宽有两种方式，一种是提高时钟频率，一种是加大数据位宽。那么是不是可以无限制的增加数据的位宽呢？这就要牵涉到另外一个非常重要的问题-----同步开关噪声(SSN)。 这里不讨论SSN的原理，直接给出SSN的公式：SSN = L *N* di/dt。 L是芯片封装电感，N是数据宽度，di/dt是电流变化的斜率。 随着频率的提高，数据位款的增加，SSN成为提高传输带宽的主要瓶颈。图1.2是一个DDR3串扰的例子。图中低电平的理论值在0V,由于SSN的影响，低电平表现为震荡，震荡噪声的最大值达610mV，因此噪声余量只有1.5V/2-610mV=140mV。
差分信号线的原理和优缺点分析 随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能够满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。而串行总线又尤以差分信号的方式为最多。所以在这篇中整理了些有关差分信号线的设计和大家探讨下。 1.差分信号线的原理和优缺点 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。 b. 能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，如图在A-A‘的电流是从右到左，那B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消的。耦合的越紧密，互相抵消的磁力线就越多。泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differenTIal signaling）就是指这种小振幅差分信号技术。 2.差分信号的一个实例：LVDS
共模信号和差模信号 了解共模和差模信号之间的差别，对正确理解脉冲磁路和工作模块之间的关系是至关重要的。变压器、共模扼流圈和自耦变压器的端接法，对在局域网（LAN）和通信接口电路中减小共模干扰起关键作用。共模噪音在用无屏蔽对绞电缆线的通信系统中，是引起射频干扰的主要因素，所以了解共模噪音将有利于更好地了解我们关心的磁性界面的电磁兼容论点。本文的主要目的是阐述差模和共模信号的关键特性和共模扼流圈、自耦变压器端接法主要用途，以及为什么共模信号在无屏蔽对绞电缆线上会引起噪音发射。在介绍这些信号特点的同时，还介绍了抑制一般噪音常用的方法。 图1差模信号 图2差模信号的波形图 2差模和共模信号 我们研究简单的两线电缆，在它的终端接有负载阻抗。每一线对地的电压用符号V1和V2 来表示。差模信号分量是VDIFF，共模信号分量是VCOM，电缆和地之间存在的寄生电容是C p。其电路如图1所示，其波形如图2所示。
2．1差模信号 纯差模信号是：V1=－V2（1） 大小相等，相位差是180° VDIFF=V1－V2（2） 因为V1和V2对地是对称的，所以地线上没有电流流过。所有的差模电流（IDIFF）全流过负载。 在以电缆传输信号时，差模信号是作为携带信息“想要”的信号。局域网（LAN）和通信中应用的无线收发机的结构中安装的都是差模器件。两个电压（V1＋V2）瞬时值之和总是等于零。 2．2共模信号 纯共模信号是： V1=V2=VCOM（3） 大小相等，相位差为0° V3=0（4） 共模信号的电路如图3所示，其波形如图4所示。 因为在负载两端没有电位差，所以没有电流流过负载。所有的共模电流都通过电缆和地之间的寄生电容流向地线。在以电缆传输信号时，因为共模信号不携带信息，所以它是“不想要”的信号。 图3共模信号
PCB三种特殊布线分享及检查方法详解 手术很重要，术后恢复也必不可少！各种PCB布线完成之后，就ok了吗？很显然，不是！PCB布线后检查工作也很必须，那么如何对PCB设计中布线进行检查，为后来的PCB设计、电路设计铺好路呢？本文会从PCB设计中的各种特性来教你如何完成PCB布线后的检查工作，做好最后的把关工作！ 在讲解PCB布线完成后的检查工作之前，先为大家介绍三种PCB的特殊走线技巧。将从直角走线，差分走线，蛇形线三个方面来阐述PCB LAYOUT的走线： 一、直角走线（三个方面） 直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。 二、差分走线（等长、等距、参考平面） 何为差分信号（DifferenTIal Signal）？通俗地说就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态0还是1。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在以下三方面： 1、抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可被完全抵消。 2、能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。 3、时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differenTIal signaling）就是指这种小振幅差分信号技术。
差分信号与单端信号 一、基本区别 不说理论上的定义，说实际的单端信号指的是用一个线传输的信号，一根线没参考点怎么会有信号呢？ easy，参考点就是地啊。也就是说，单端信号是在一跟导线上传输的与地之间的电平差那么当你把信号从A点传递到B点的时候，有一个前提就是A点和B点的地电势应该差不多是一样的，为啥说差不多呢，后面再详细说。差分信号指的是用两根线传输的信号，传输的是两根信号之间的电平差。当你把信号从A点传递到B点的时候，A点和B点的地电势可以一样也可以不一样但是A点和B点的地电势差有一个范围，超过这个范围就会出问题了。 二、传输上的差别 单端信号的优点是，省钱～方便～大部分的低频电平信号都是使用单端信号进行传输的。一个信号一根线，最后把两边的地用一根线一连，完事。缺点在不同应用领域暴露的不一样归结起来，最主要的一个方面就是，抗干扰能力差。首先说最大的一个问题，地电势差以及地一致性。大家都认为地是0V，实际上，真正的应用中地是千奇百怪变化莫测的一个东西我想我会专门写一些地方面的趣事。比如A点到B点之间，有那么一根线，用来连接两个系统之间的地那么如果这根线上的电流很大时，两点间的地电势可能就不可忽略了，这样一个信号从A的角度看起来是1V，从B的角度看起来可能只有0.8V了，这可不是一个什么好事情。这就是地电势差对单端信号的影响。接着说地一致性。实际上很多时候这个地上由于电流忽大忽小，布局结构远远近近地上会产生一定的电压波动，这也会影响单端信号的质量。差分信号在这一点有优势，由于两个信号都是相对于地的当地电势发生变化时，两个信号同时上下浮动（当然是理想状态下）差分两根线之间的电压差却很少发生变化，这样信号质量不久高了吗？其次就是传输过程中的干扰，当一根导线穿过某个线圈时，且这根线圈上通着交流电时，这根导线上会产生感应电动势～～好简单的道理，实际上工业现场遇到的大部分问题就是这么简单，可是你无法抗拒～如果是单端信号，产生多少，就是多少，这就是噪声你毫无办法。但是如果是差分信号，你就可以考虑拉，为啥呢，两根导线是平行传输的每根导线上产生的感应电动势不是一样吗，两个一减，他不久没了吗～确实，同样的情况下，传输距离较长时，差分信号具有更强的驱动能力、更强的抗干扰能力，同样的，当你传输的信号会对其他设备有干扰时，差分信号也比单端信号产生的信号相对小，也就是常说的EMI 特性。（EMI是Electro Magnetic Interference的缩写,即电磁干扰, 有传导干扰和辐射干扰两种。EMC是Electro magnetic compatibility的缩写,即电磁兼容性。意指设备所产生的电磁能量既不对其它设备产生干扰，也不受其他设备的电磁能量干扰的能力。） 三、使用时需要注意的 由于差分比单端有不少好处，在模拟信号传输中很多人愿意使用差分信号比如桥式应变片式力传感器，其输出信号满量程时有的也只有2mV 。如果使用单端信号传输，那么这个信号只要电源的纹波就能把他吃光。所以实际上，都是用仪表运方进行放大后，再进行处理。而仪表运方正是处理差分信号最有力的几个工具之一。但是，使用差分信号时，一定要注意一个问题，共模电压范围。也就是说，这两根线上的电压，相对于系统的地，还是不能太大。你传输0.1V的信号没问题，但是如果一根是1000.0 另外一根是1000.1，那就不好玩了问题在于，在很多场合下使用差分信号都是为了不让两个系统的地简单的共在一起更不能把差分信号中的一根直接接在本地系统的地上，那不白费尽吗？又成单端了，那么如何抑制共模电压呢？其实也挺简单的，将两根线都通过一个足够大的电阻，连接到系统的地上。这就像一
实际运用中差分信号线的分析和LAYOUT 随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能够满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。而串行总线又尤以差分信号的方式为最多。所以在这篇中整理了些有关差分信号线的设计和大家探讨下。 关键字：差分信号线，LVDS，眼图，LAYOUT。 1.差分信号线的原理和优缺点 差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。 b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，如图在A-A‘的电流是从右到左，那B-B‘的是从左到右，那么按右手螺旋定则，那他们的磁力线是互相抵消的。耦合的越紧密，互相抵消的磁力线就越多。泄放到外界的电磁能量越少。 c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。 2.差分信号的一个实例：LVDS LVDS（Low Voltage Differential Signaling)是一种低摆幅的电流型差分信号技术，它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。LVDS驱动器由一个驱动差分线对的电流源组成?通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω?的匹配电阻，并在接收器的输入端产生大约350mA 的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。
共模与差模 虽然我们在学习模电时经常提到关于共模和差模两个知识点，但是有时候总无法与实际电路结合起来，搞不清楚为什么要去抑制共模，为什么电平输入时一定会带入共模信号。特此在摘录网上大侠们的知识论点，争取把这个问题弄清楚。 共模信号与差模信号 最简单理解，共模信号和差模信号是指差动放大器双端输入时的输入信号。 共模信号：双端输入时，两个信号相同。 差模信号：双端输入时，两个信号的相位相差180度。 任何两个信号都可以分解为共模信号和差模信号。 设两路的输入信号分别为： A,B. m,n分别为输入信号A，B的共模信号成分和差模信号成分。 输入信号A，B可分别表示为：A=m+n；B=m-n 则输入信号A,B可以看成一个共模信号 m 和差模信号 n 的合成。 其中m=(A+B)/2；n=(A-B)/2。 我们需要的是整个有意义的“输入信号”，要把两个输入端看作“整体”。 就像初中时平面坐标需要用 x,y 两个数表示，而到了高中或大学就只要用一个“数”v，但这个 v 是由 x,y 两个数构成的“向量”……而共模、差模正是“输入信号”整体的属性，差分输入可以表示为 vi = (vi+, vi-) 也可以表示为 vi = (vic, vid) c 表示共模， d 表示差模。两种描述是完全等价的。只不过换了一个认识角度，就像几何学里的坐标变换，同一个点在不同坐标系中的坐标值不同，但始终是同一个点。 运放的共模输入范围：器件（运放、仪放……）保持正常放大功能（保持一定共模抑制比 CMRR）条件下允许的共模信号的范围。 显然，不存在“某一端”上的共模电压的问题。 但“某一端”也一样存在输入电压范围问题。而且这个范围等于共模输入电压范围。 道理很简单：运放正常工作时两输入端是虚短的，单端输入电压范围与共模输入电压范围几乎是一回事。 对其它放大器，共模输入电压跟单端输入电压范围就有区别了。 例如对于仪放，差分输入不是0，实际工作时的共模输入电压范围就要小于单端输入电压范围了。 牛人的形象比喻：两只船,分别站着一个MM和一个GG. MM和GG手拉着手. 当船上下波动时,MM才能感觉到GG变化的拉力。这两个船之间的高度差就是差模信号。 当水位升高或者降低时,MM并不能感觉到这个拉力. 这两个船离水底的绝对高度就是共模信号。
差分信号与单端信号概述 差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面： a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。 b.能有效抑制EMI(电磁干扰)，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。 c. 时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。 1、共模电压和差模电压 我们需要的是整个有意义的“输入信号”，要把两个输入端看作“整体”。就像初中时平面坐标需要用 x,y 两个数表示，而到了高中或大学就只要用一个“数”v，但这个 v 是由 x,y 两个数构成的“向量”…… 而共模、差模正是“输入信号”整体的属性，差分输入可以表示为 vi = (vi+, vi-)也可以表示为vi = (vic, vid)。c 表示共模，d 表示差模。两种描述是完全等价的。只不过换了一个认识角度，就像几何学里的坐标变换，同一个点在不同坐标系中的坐标值不同，但始终是同一个点。 运放的共模输入范围：器件（运放、仪放……）保持正常放大功能（保持一定共模抑制比 CMRR）条件下允许的共模信号的范围。 显然，不存在“某一端”上的共模电压的问题。但“某一端”也一样存在输入电压范围问题。而且这个范围等于共模输入电压范围。 道理很简单：运放正常工作时两输入端是虚短的，单端输入电压范围与共模输入电压范围几乎是一回事。对其它放大器，共模输入电压跟单端输入电压范围就有区别了。例如对于仪放，差分输入不是 0，实际工作时的共模输入电压范围就要小于单端输入电压范围了。 可以通俗的理解为： 两只船静止在水面上，分别站着两个人，A和B。 A和B相互拉着手。当船上下波动时，A才能感觉到B变化的拉力。这两个船之间的高度差就是差模信号。当水位上升或者下降时，A并不能感觉到这个拉力。这两个船离水底的绝对高度就是共模信号。 于是，我们说A和B只对差模信号响应，而对共模信号不响应。当然，也有一定的共模范围了，太低会沉到水底，这样船都无法再波动了。太高，会使会水溢出而形成水流导致船没法在水面上停留。理论上，A 和B应该只是对差模有响应。 但实际上，由于船上下颠簸，A和B都晕了，明明只有共模，却产生了幻觉：似乎对方相对自己在动。这就说明，A和B内力较弱，共模抑制比不行啊。说笑了啊，不过大致也就是这个意思。 当然,差模电压也不可以太大，否则会导致把A和B拉开。
设计规则1 我们处理差分信号的第一个规则是：走线必须等长。有人激烈地反对这条规则。通常他们的争论的基础包括了信号时序。他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。 因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。同时假设走线长度完全相等，信号严格大小相等且极性相反。因此，没有通过地的返回电流。但是，尽管如此，平面层上存在一个感应电流！ 任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。这种机制与串扰的机制完全相同。这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。 但这不是返回电流。所有的返回电流已经抵消了。因此，这纯粹是平面上的耦合噪声。问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？记住，我们有两根走线，其信号大小相等极性相反。其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。平面上这两个耦合电流大小相等（假设其它方面设计得很好）。因此电流完全在差分走线下方的一个环路中流动（图3）。它们看上去就像是涡流。耦合电流在其中流动的环路由（a）差分线自身和（b）走线在每个端点之间的间隔来定义。 设计规则2 现在EMI 与环路面积已是广为人知了3。因此如果我们想控制EMI，就需要将环路面积最小化。并且做到这一点的方法引出了我们的第二条设计规则：将差分线彼此靠近布线。有人反对这条规则，事实上这条规则在上升时间较慢并且EMI 不是问题时并不是必须的。但是在高速环境中，差分线彼此靠得越近布线，走线下方所感应的电流的环路就越小，
关于差分信号，你需要知道这些 差分信号只是使用两根信号线传输一路信号，依靠信号间电压差进行判决的电路，既可以是模拟信号，也可以是数字信号。实际的信号都是模拟信号，数字信号只是模拟信号用门限电平量化后的取样结果。因此差分信号对于数字和模拟信号都可以定义。 一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。在某些系统里，系统地(GND)被用作电压基准点。当地当作电压测量基准时，这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。 VDS不是传输速率快，是抗干扰能力强。有信号时，一棵线电压+V，另一棵线电压-V，接收端获得的信号是两者的差值+V-(-V)=2V。外界的干扰信号在两棵线中山上的是同样幅度和极性的+v信号，在接收端差值的过程中互相抵消了。由于抗干扰能力强，数字信号不易出错，可以避免因校验出错引起的重发，从这个意义上说差分信号传输速率。 差分的概念在《模拟电路》课程里已经学习过了。差分信号是一对大小相等而极性相反的对称信号，差分信号用于传输有用的信号。共模信号是作用于差分信号线上的一对大小相等极性也相同的信号，共模信号往往来自于外部干扰。差分信号在接收端是靠差分放大器来检测的。差分放大器只对两路输入信号之间的差值起放大作用，而对两路输入信号共同对地的电位不起作用。 差分传输的信号能够对外部干扰能够起到很强的抗干扰能力。 原始的输入信号经过倒相器和缓冲器之后形成一对大小相等而极性相反的差分信号。对模拟信号，倒相器可以用运算放大器的反相比例放大电路来实
差分信号与单端信号（转） 一、基本区别 不说理论上的定义，说实际的 单端信号指的是用一个线传输的信号，一根线没参考点怎么会有信号呢？easy，参考点就是地啊。也就是说，单端信号是在一跟导线上传输的与地之间的电平差 那么当你把信号从A点传递到B点的时候，有一个前提就是A点和B点的地电势应该 差不多是一样的，为啥说差不多呢，后面再详细说。 差分信号指的是用两根线传输的信号，传输的是两根信号之间的电平差。 当你把信号从A点传递到B点的时候，A点和B点的地电势可以一样也可以不一样 但是A点和B点的地电势差有一个范围，超过这个范围就会出问题了。 二、传输上的差别 单端信号的优点是，省钱～方便～ 大部分的低频电平信号都是使用单端信号进行传输的。一个信号一根线，最后把两边的地用一根线一连，完事。 缺点在不同应用领域暴露的不一样 归结起来，最主要的一个方面就是，抗干扰能力差。 首先说最大的一个问题，地电势差以及地一致性。 大家都认为地是0V，实际上，真正的应用中地是千奇百怪变化莫测的一个东西 我想我会专门写一些地方面的趣事。 比如A点到B点之间，有那么一根线，用来连接两个系统之间的地 那么如果这根线上的电流很大时，两点间的地电势可能就不可忽略了，这样一个信号 从A的角度看起来是1V，从B的角度看起来可能只有0.8V了，这可不是一个什么好事情 这就是地电势差对单端信号的影响。 接着说地一致性。实际上很多时候这个地上由于电流忽大忽小，布局结构远远近近 地上会产生一定的电压波动，这也会影响单端信号的质量。 差分信号在这一点有优势，由于两个信号都是相对于地的 当地电势发生变化时，两个信号同时上下浮动（当然是理想状态下） 差分两根线之间的电压差却很少发生变化，这样信号质量不久高了吗？ 其次就是传输过程中的干扰，当一根导线穿过某个线圈时，且这根线圈上通着交流电 时，这根导线上会产生感应电动势～～好简单的道理，实际上工业现场遇到的大部分 问题就是这么简单，可是你无法抗拒～ 如果是单端信号，产生多少，就是多少，这就是噪声你毫无办法。 但是如果是差分信号，你就可以考虑拉，为啥呢，两根导线是平行传输的 每根导线上产生的感应电动势不是一样吗，两个一减，他不久没了吗～ 确实，同样的情况下，传输距离较长时，差分信号具有更强的驱动能力、更强
差分信号线的定义和优点 一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。在某些系统里，系统'地'被用作电压基准点。当'地'当作电压测量基准时，这种信号规划被称之为单端的。我们使用该术语是因为 一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。在某些系统里，系统'地'被用作电压基准点。当'地'当作电压测量基准时，这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。 另一方面，一个差分信号作用在两个导体上。信号值是两个导体间的电压差。尽管不是非常必要，这两个电压的平均值还是会经常保持一致。我们用一个方法对差分信号做一下比喻，差分信号就好比是跷跷板上的两个人，当一个人被跷上去的时候，另一个人被跷下来了 - 但是他们的平均位置是不变的。继续跷跷板的类推，正值可以表示左边的人比右边的人高，而负值表示右边的人比左边的人高。0 表示两个人都是同一水平。 图1 用跷跷板表示的差分信号 应用到电学上，这两个跷跷板用一对标识为V+和V-的导线来表示。当V+>V-时，信号定义成正极信号，当V+ 图2 差分信号波形和单端等价 图2 差分对围绕摆动的平均电压设置成 2.5V。当该对的每个信号都限制成 0-5V 振幅时，偏移该差分对会提供一个信号摆动的最大范围。当用单一 5V 电源操作时，经常就会出现这种情况。 当不采用单端信号而采取差分信号方案时，我们用一对导线来替代单根导线，增加了任何相关接口电路的复杂性。那么差分信号提供了什么样的有形益处，才能证明复杂性和成本的增加是值得的呢？ 差分信号的第一个好处是，因为你在控制'基准'电压，所以能够很容易地识别小信号。在一个地做基准，单端信号方案的系统里，测量信号的精确值依赖系统内'地'的一致性。信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与'地'的精确值无关，而在某一范围内。 差分信号的第二个主要好处是，它对外部电磁干扰（EMI）是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外，差分信号比单端信号生成的 EMI 还要少。 差分信号提供的第三个好处是，在一个单电源系统，能够从容精确地处理'双极'信号。为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处（通常是中点）建立一个虚地。用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。接下来，必须把虚地正确地分布到整个系统里。而对于差分信号，不需要这样一个虚地，这就使我们处理和传播双极信号有一个高*真度，而无须依赖虚地的稳定性。 差模电压与共模电压 我们需要的是整个有意义的“输入信号”，要把两个输入端看作“整体”。 就像平面坐标需要用 x,y 两个数表示，而到了高中或大学就只要用一个“数”v，但这个 v 是由 x,y 两个数构成的“向量”…… 而共模、差模正是“输入信号”整体的属性，差分输入可以表示为 vi = (vi+, vi-) 也可以表示为 vi = (vic, vid) c 表示共模， d 表示差模。两种描述是完全等价的。只不过换了一个认识角度，就像几何学里的坐标变换，同一个点在不同坐标系中的坐标值不同，但始终是同一个点。 运放的共模输入范围：器件（运放、仪放……）保持正常放大功能（保持一定共模抑制比 CMRR）条件下允许的共模信号的范围。 显然，不存在“某一端”上的共模电压的问题。但“某一端”也一样存在输入电压范围问题。而且这个范围等于共模输入电压范围。 道理很简单：运放正常工作时两输入端是虚短的，单端输入电压范围与共模输入电压范围几乎是一回事。 对其它放大器，共模输入电压跟单端输入电压范围就有区别了。例如对于仪放，差分输入不是 0，实际工作时的共模输入电压范围就要小于单端输入电压范围了。 可以通俗的理解为： 两只船静止在水面上，分别站着两个人，A和B。 A和B相互拉着手。当船上下波动时，A才能感觉到B变化的拉力。这两个船之间的高度差就是差模信号。 当水位上升或者下降时，A并不能感觉到这个拉力。 这两个船离水底的绝对高度就是共模信号。 于是，我们说A和B只对差模信号响应，而对共模信号不响应。当然，也有一定的共模范围了，太低会沉到水底，这样船都无法再波动了。太高，会使会水溢出而形成水流导致船没法在水面上停留 理论上，A和B应该只是对差模有响应 但实际上，由于船上下颠簸，A和B都晕了，明明只有共模，却产生了幻觉：似乎对方相对自己在动。这就说明，A和B内力较弱，共模抑制比不行啊。 当然,差模电压也不可以太大，否则会导致把A和B拉开。 主要是 “共模是两输入端的算术平均值,差模是直接的同相端与反相端的差值”。 共模电压应当是从源端看进来时，加到放大电路输入端的共同值，差模则是加到放大电路两个输入端的差值。 共模电压有直流的，也有交流的。直流的称为直流共模抑制（比），交流的称为交流共模抑制（比），统称共模抑制（比）。一般 差分信号在通信系统设计中有什么优势 上网日期: 2010年11月01日已有[ 2 ]个评论打印版发送查询订阅 关键字：差分信号通信系统RF 通信系统设计的主要挑战之一是如何成功捕获高保真度信号。为了避免强干扰效应、信号失真和灵敏度降低，蜂窝通信系统必须满足蜂窝标准的严格要求，比如具有高动态范围、高输入线性度和低噪声的码分多址(CDMA)和宽带CDMA(W-CDMA)。 过去，一些实践性问题常导致完全差分信号链的性能优势被单端信号链所掩盖，但随着集成射频电路技术和高性能差分射频构建模块的不断发展，如今差分架构已能应用于高性能接收机设计中。本文将讨论差分信号链在3G和4G无线应用中的性能和优点。 接收机信号链 图1是传统超外差接收机的拓扑结构，它很好地描述了差分信号链相对单端信号链的优势。不管采用什么拓扑，我们的目标就是将所需信号成功发送到ADC端进行数字转化。信号路径由以下几个射频模块组成：天线、滤波器、低噪声放大器(LNA)、混频器、ADC驱动放大器和ADC。 图1：接收机在不断发展，越来越多的接收机将使用差分元件。这个趋势开始于ADC，并将逐渐向信 号链上游移动。先进的集成射频电路技术和差分射频构建模块的扩充允许差分架构应用于高性能接收机设计。 LNA是天线之后的第一个模块，用于放大热噪声之上的信号。这级电路中的噪声非常重要，因为它将决定系统灵敏度，而放大可以确保随后的混频器和放大器不会增加显著的噪声。沿信号路径往后是带通滤波器，用于抑制带外信号，减少由其它电路级引起的失真和噪声。 跟随LNA之后，混频器频率转换感兴趣的信号，将高频射频信号下变频至频率更低、更易于管理的中频信号(IF)。ADC驱动放大器和抗混滤波器(AAF)对将要数字化的信号进行预处理。驱动器提供增益，AAF抑制第一奈奎斯特区外的信号，包括将会发送给ADC的噪声和带外杂散分量。在模拟信号路径末端，由ADC完成基带信息的数字转换。 理想情况下，只有感兴趣的信号(图1左边的蓝色图形)才会被传送到数字域。需要使用一个鲁棒系统来处理这个可能很小的目标信号，同时抑制可能较大的干扰信号。鲁棒系统的设计，需要具有高灵敏度、输入线性、选择性和抗噪声性能。根据具体的应用和架构，性能指标可能有所变化，但在大多数通信系统中，像失真、本底噪声和动态范围等都是通常要考虑的要素。输入三阶截取点(IP3)和1dB 压缩点(P1dB)必须高。其它需要考虑的因素还包括低成本、低功耗和小尺寸。 差分优势 图2比较了单端信号和差分信号之间的基本区别。这里使用了一个通用增益模块，但相同的概念可应用于信号链中的混频器和其它器件。在比较单端和差分信号时，要将系统级性能评估标准牢记在心，以实现良好的总体接收机设计。 Introduction 由上图可知，手机的各个区块之间，会以高速数字讯号来做链接[1]，其Data Rate 如下: 由[2]可知，其共模噪声的辐射场强如下式: f是频率，L是其导体长度，r是辐射源与Receptor的距离，I C是电流强度。故由上式可知，这些高速数字讯号，会产生强大的辐射干扰，进而使灵敏度下降，如下图[1] : 最常见的干扰形式，便是来自这些高速数字讯号的谐波，频率较低的，因为倍频之间的间隔较小，打中接收讯号的机会较大，而频率较高的，虽然倍频之间的间隔较大，打中接收讯号的机会较小，但产生的辐射干扰强度较大，因此都不可忽视。 以USB2.0为例，其讯号频率为480 MHz，故两倍频会干扰GSM 900的接收频率(480 MHz X 2 = 960 MHz)，而三倍频则是可能干扰GPS讯号(480 MHz X 3 = 1440 MHz，GPS = 1575.42 MHz)。 而由下图也看出，当插上USB 2.0时，GSM 900跟WCDMA Band 8，因为接收频率接近480 MHz的两倍频，故确实都有Desense的现象[1]。 由于这些高速数字讯号，多半为差分形式，而由[3]可知，差分讯号走线，最重要的就是等长，如果不等长，会容易产生共模噪声。而由前述已知，越高速的讯号，其辐射干扰会越大，换言之，越高速的讯号，就越要注意等长。而差分讯号在走线过程中，最容易产生不等长之处，便是转弯，亦即对这些高速差分讯号而言，转弯处是最容易产生辐射干扰的地方，如下图[1,3] : 至于在走线方面，如何避免转弯处所造成的辐射干扰，详情可参照[3]，在此就不赘述。 共模和差模信号与滤波器 山东莱芜钢铁集团动力部周志敏(莱芜271104) 1概述 随着微电子技术的发展和应用，电磁兼容已成为研究微电子装置安全、稳定运行的重要课题。抑制电磁干扰采用的技术主要包括滤波技术、布局与布线技术、屏蔽技术、接地技术、密封技术等。而干扰源的传播途径分为传导干扰和辐射干扰。传导噪声的频率范围很宽，从10kHz～30MHz，仅从产生干扰的原因出发，通过控制脉冲的上升与下降时间来解决干扰问题未必是一个好方法。为此了解共模和差模信号之间的差别，对正确理解脉冲磁路和工作模块之间的关系是至关重要的。在抑制电磁干扰的各项技术中，采用滤波技术对局域网（LAN）、通信接口电路、电源电路中减少共模干扰起着关键作用。所以掌握滤波器的工作原理和其实用电路的结构及其正确的应用，是微电子装置系统设计中的一个重要环节。 2差模信号和共模信号 差模信号又称为常模、串模、线间感应和对称信号等，在两线电缆传输回路，每一线对地电压用符号V1和V2来表示。差模信号分量是VDIFF。纯差模信号是：V1=－V2；其大小相等，相位差180°；VDIFF=V1－V2，因为V1和V2对地是对称的，所以地线上没有电流流过，差模信号的电路如图1所示。所有的差模电流（IDIFF）全流过负载。差模干扰侵入往返两条信号线，方向与信号电流方向一致，其一种是由信号源产生，另一种是传输过程中由电磁感应产生，它和信号串在一起且同相位，这种干扰一般比较难以抑制。 共模信号又称为对地感应信号或不对称信号，共模信号分量是VCOM，纯共模信号是：VCOM=V1=V2；大小相等，相位差为0°；V3=0。共模信号的电路如图2所示。干扰信号侵入线路和接地之间，干扰电流在两条线上各流过二分之一，以地为公共回路；原则上讲，这种干扰是比较容易消除的。在实际电路中由于线路阻抗不平衡，使共模信号干扰会转化为不易消除的串扰干扰。 3滤波器 滤波器可以抑制交流电源线上输入的干扰信号及信号传输线上感应的各种干扰。滤波器可分为交流电源滤波器、信号传输线滤波器和去耦滤波器。交流电源滤波器大量应用在开关电源的系统中，既可以抑制外来的高频干扰，还可以抑制开关电源向外发送干扰。来自工频电源或雷击等瞬变干扰，经电源线侵入电子设备，这种干扰以共模和差模方式传播，可用电源滤波器滤除。在滤波电路中，有很多专用的滤波元件（如铁氧体磁环），它们能够改善电路的滤波特性，恰当地设计和使用滤波器是抗干扰技术的重要手段。例如开关电源通过传导和辐射出的噪声有差模和共模之分，差模噪声采用π型滤波器抑制，如图3(a)所示。图3（a）中，LD为滤波扼流圈。若要对共模噪声有抑制能力，应采用如图3（b）所示的滤波电路。图3（b）中，LC为滤波扼流圈。由于LC的两个线圈绕向一致，当电源输入电流流过LC时，所产生的磁场可以互相抵消，相当于没有电感效应，因此，它使用磁导率高的磁芯。LC对共模噪声来说，相当于一个大电感，能有效地抑制共模传导噪声。开关电源输入端分别对地并接的电容CY对共模噪声起旁路作用。共模扼流圈两端并联的电容CX对共模噪声起抑制作用。R为CX 的放电电阻，它是VDE 0806和IEC 380安全技术标准所推荐的。图3（b）中各元件参数范围为：CX=0.1μF～2μF； CY=2.0nF～33nF；LC=几～几十mH，随工作电流不同而取不同的参数值，如电流为25A时LC=1.8mH；电流为0 3A时，LC=47mH。另外在滤波器元件选择中，一定要保证输入滤波器的谐振频率低于开关电源的工作频率。详解差模电压和共模电压-简单易懂
差分信号在通信系统设计中有什么优势
高速数字讯号对于手持产品天线灵敏度之影响与探讨
差模滤波器和共模滤波器
相关主题
文本预览