FPGA基础之脉冲边沿检测原理verilog版本
最近一直忙着找工作。哎，希望保佑我通过二面吧。
verilog的脉冲检测方法一直在用，就那几句话，但一直没想他的原理，今天一个同学说笔试的遇到这个了，我一想，要我写还真写不出来，不懂原理，怎么写啊。死记硬背是我不喜欢的。
网上搜了一下，总结一下几种方法。首先介绍一下基本的原理。
脉冲边沿的特性：两侧电平发生了变化
如上图所示一个脉冲，既有下降沿也有上升沿（好像是废话），系统的时钟周期一定要比这个小，频率越高越好。后面说为什么
如果检测的是下降沿（通常的按键检测），脉冲边沿的特性就是两侧电平发生了变化，下降沿是高电平变低电平。
根据系统时钟频率检测，如果前后进来的信号发生了变化，这里用的是异或运算。即两个电平不相同则是发生边沿。
思路：设计两个或多个一位的寄存器，用来接收被检测的信号，系统时钟来一次记一次输入信号，如果用了两个寄存器直接异或就可以了。
如果不为0，则发生了边沿，再拼接，拼接顺序假定是{先进reg，后进reg}，则若先进reg=1，后进位0，则是下降沿，即{先进reg，后进reg}=2’b10。
同理相反{先进reg，后进reg}=2’b01，则为上升沿。如果用了多个寄存器则可以更好地检测，防止干扰脉冲。具体看例3：
例1：两个寄存器：
reg dly0;
reg dly1;
wire dc_clk;
always @(posedge clk or negedge rst)
begin
if(!rst)begin
dly0 <= 1'b0;
dly1 <= 1'b0;
end
else begin
dly0 <= fpga_io;\\fpga_io为待测脉冲
dly1 <= dly0;
end
end
assigndc_clk= dly1 ^ dly0;//fpga_io边沿检测信号
这里值检测了边沿，没判断下降还是上升。
也可以这样：专门判断是否是下降沿：
assign io_xor = dly1 & ~dly0;//因为下降沿特征：先进来的是高电平，后进来的是低电平，（注意dly0为始终为后进信号）则后进取反再与先进。如果为1，表示信号时下降沿。
判断上升沿类似可推。
例2：两个寄存器，判断了上升还是下降
input data_clk//认为待测数据的时候
reg pre_state;
always @(posedge sys_clk)
begin
pre_state <= data_clk;//利用reg下一个时钟才生效的特性.
if({pre_state ,data_clk} == 0x01)//0x01上升沿,0x10下降沿
begin
....
end
end
例3 判断下降沿。多个寄存器。
always @ (posedge clk or negedge rst_n) begin
if(!rst_n) begin
rs232_rx0 <= 1'b0;
rs232_rx1 <= 1'b0;
rs232_rx2 <= 1'b0;
rs232_rx3 <= 1'b0;
end
else begin
rs232_rx0 <= rs232_rx;
rs232_rx1 <= rs232_rx0;
rs232_rx2 <= rs232_rx1;
rs232_rx3 <= rs232_rx2;
end
end
//这种方法可以滤除20-40ns的毛刺
assign neg_rs232_rx = rs232_rx3 & rs232_rx2 & ~rs232_rx1 & ~rs232_rx0;//这种方法引自特权同学的代码
易分析，后进信号rs232_rx0，rs232_rx1，必须都为0，且先进信号rs232_rx3 &，rs232_rx2都必须为1，neg_rs232_rx 才会为1.
则此时判断为下降沿。
基于FPGA的Verilog HDL数字钟设计 专业班级姓名学号 一、实验目的 1.掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程； 2.熟悉一种EDA软件使用； 3.掌握Verilog设计方法； 4.掌握分模块分层次的设计方法； 5.用Verilog完成一个多功能数字钟设计; 6.学会FPGA的仿真。 二、实验要求 ?功能要求： 利用实验板设计实现一个能显示时分秒的多功能电子钟，基本功能： 1)准确计时，以数字形式显示时、分、秒，可通过按键选择当前显示时间范围模式； 2)计时时间范围00:00:00－23:59:59 3)可实现校正时间功能； 4)可通过实现时钟复位功能：00:00:00 扩展功能： 5)定时报：时间自定(不要求改变)，闹1分钟(1kHz)---利用板上LED或外接电路实现。 6)仿广播电台正点报时：XX:59:[51,53,55,57(500Hz);59(1kHz)] ---用板上LED或外接 7)报整点时数：XX:00:[00.5-XX.5](1kHz)，自动、手动---用板上LED或外接 8)手动输入校时； 9)手动输入定时闹钟； 10)万年历； 11)其他扩展功能； ?设计步骤与要求： 1)计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。 2)在Xilinx ISE13.1 软件中，利用层次化方法，设计实现模一百计数及显示的电路系 统，设计模块间的连接调用关系，编写并输入所设计的源程序文件。 3)对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快 得出仿真结果）。 4)输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit文件。 5)在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。
几种常用边缘检测算法的比较摘要:边缘是图像最基本的特征，边缘检测是图像分析与识别的重要环节。基于微分算子的边缘检测是目前较为常用的边缘检测方法。通过对Roberts，Sobel，Prewitt，Canny 和Log 及一种改进Sobel等几个微分算子的算法分析以及MATLAB 仿真实验对比，结果表明，Roberts，Sobel 和Prewitt 算子的算法简单，但检测精度不高，Canny 和Log 算子的算法复杂，但检测精度较高，基于Sobel的改进方法具有较好的可调性，可针对不同的图像得到较好的效果，但是边缘较粗糙。在应用中应根据实际情况选择不同的算子。 0 引言 边缘检测是图像分析与识别的第一步，边缘检测在计算机视觉、图像分析等应用中起着重要作用，图像的其他特征都是由边缘和区域这些基本特征推导出来的，边缘检测的效果会直接影响图像的分割和识别性能。边缘检测法的种类很多，如微分算子法、样板匹配法、小波检测法、神经网络法等等，每一类检测法又有不同的具体方法。目前，微分算子法中有Roberts，Sobel，Prewitt，Canny，Laplacian，Log 以及二阶方向导数等算子检测法，本文仅将讨论微分算子法中的几个常用算子法及一个改进Sobel算法。 1 边缘检测
在图像中，边缘是图像局部强度变化最明显的地方，它主要存在于目标与目标、目标与背景、区域与区域( 包括不同色彩) 之间。边缘表明一个特征区域的终结和另一特征区域的开始。边缘所分开区域的内部特征或属性是一致的，而不同的区域内部特征或属性是不同的。边缘检测正是利用物体和背景在某种图像特征上的差异来实现检测，这些差异包括灰度、颜色或纹理特征，边缘检测实际上就是检测图像特征发生变化的位置。边缘的类型很多，常见的有以下三种: 第一种是阶梯形边缘，其灰度从低跳跃到高; 第二种是屋顶形边缘，其灰度从低逐渐到高然后慢慢减小; 第三种是线性边缘，其灰度呈脉冲跳跃变化。如图1 所示。 (a) 阶梯形边缘(b) 屋顶形边缘 (b) 线性边缘 图像中的边缘是由许多边缘元组成，边缘元可以看作是一个短的直线段，每一个边缘元都由一个位置和一个角度确定。边缘元对应着图像上灰度曲面N 阶导数的不连续性。如果灰度曲面在一个点的N 阶导数是一个Delta 函数，那么就
4 脉冲信号产生电路 4.1 实验目的 1．了解集成单稳态触发器的基本功能及主要应用。 2．掌握555定时器的基本工作原理及其性能。 3．掌握用555定时器构成多谐振荡器、单稳态触发器的工作原理、设计及调试方法。 4.2 实验原理 1．集成单稳态触发器及其应用 在数字电路的时序组合工作中，有时需要定时、延时电路产生定时、展宽延时等脉冲，专门用于完成这种功能的IC，就是“单稳延时多谐振荡器”，也称“单稳触发器”。其基本原理是利用电阻、电容的充放电延时特性以及电平比较器对充放电电压检测的功能，实现定时或延时，只需按需要灵活改变电阻、电容值大小，就可以取得在一定时间范围的延时或振荡脉冲输出。常用的器件有LS121/122、LS/HC123、LS/HC221、LS/HC423、HC/C4538及CC4528B等。 集成单稳态触发器在没有触发信号输入时，电路输出Q=0，电路处于稳态；当输入端输入触发信号时，电路由稳态转入暂稳态，使输出Q=1；待电路暂稳态结束，电路又自动返回到稳态Q=0。在这一过程中，电路输 出一个具有一定宽度的脉冲，其宽度与电路的外接定时元件C ext 和R ext 的数 值有关。 图4-1
集成单稳态触发器有非重触发和可重触发两种，74LS123是一种双可重触发的单稳态触发器。它的逻辑符号及功能表如图4-1、表4-1所示。 在表4-1中“正”为正脉冲，“负”为负脉冲。 LS/HC123的特点是，复位端CLR也具有上跳触发单稳态过程发生的功能。 在C ext >1000pF时，输出脉冲宽度t w ≈0.45R ext C ext 。 器件的可重触发功能是指在电路一旦被触发（即Q=1）后，只要Q还未恢复到0，电路可以被输入脉冲重复触发，Q=1将继续延长，直至重复触发的最后一个触发脉冲的到来后，再经过一个t w （该电路定时的脉冲宽度）时间，Q才变为0，如图4-2所示： 图4-2 74LS123的使用方法： （1）有A和B两个输入端，A为下降沿触发，B为上升沿触发，只有AB=1时电路才被触发。 （2）连接Q和A或Q与B，可使器件变为非重触发单稳态触发器。 （3）CLR=0时，使输出Q立即变为0，可用来控制脉冲宽度。 （4）按图4-3、3-5-4连接电路，可组成一个矩形波信号发生器，利用开关S瞬时接地，使电路起振。 图4-3 图4-4 2．555时基电路及其应用 555时基电路是一种将模拟功能和数字逻辑功能巧妙地结合在同一硅片上的新型集成电路，又称集成定时器，它的内部电路框图如图4-5所示。 图4-5 电路主要由两个高精度比较器C 1、C 2 以及一个RS触发器组成。比较器 的参考电压分别是2/3V CC 和1/3V CC ，利用触发器输入端TR输入一个小于 1/3V CC 信号，或者阈值输入端TH输入一个大于2/3V CC 的信号，可以使触发 器状态发生变换。CT是控制输入端，可以外接输入电压，以改变比较器的参考电压值。在不接外加电压时，通常接0.01μF电容到地，DISC是放电输入端，当输出端的F=0时，DISC对地短路，当F=1时，DISC对地开路。 R D 是复位输入端，当R D =0时，输出端有F=0。 器件的电源电压V CC 可以是+5V~+15V，输出的最大电流可达200mA，当 电源电压为+5V时，电路输出与TTL电路兼容。555电路能够输出从微秒级到小时级时间范围很广的信号。 （1）组成单稳态触发器 555电路按图4-6连接，即构成一个单稳态触发器，其中R、C是外接定时元件。单稳态触发器的输出脉冲宽度t w ≈1.1RC。 图4-6 （2）组成自激多谐振荡器 图4-7 自激多谐振荡器电路 按图4-7连接，即连成一个自激多谐振荡器电路，此电路的工作过程
五层楼电梯运行控制逻辑设计 摘要：电梯是高层建筑不可缺少的运输工具，用于垂直运送乘客和货物，传统的电梯控制系统主要采用继电器，接触器进行控制，其缺点是触点多，故障率高、可靠性差、维修工作量大等，本设计根据电梯自动控制的要求利用Verilog语言编写并完成系统设计，在利用软件仿真之后，下载到了FPGA上进行硬件仿真。FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了之前的可编程器件门电路数有限及速度上的缺点。 关键词：电梯控制FPGA Verilog软件设计硬件设计 在当今社会，随着城市建设的不断发展，高层建筑的不断增多，电梯作为高层建筑中垂直运行的交通工具已与人们的日常生活密不可分。目前电梯控制系统主要有三种控制方式：继电路控制系统（早期安装的电梯多位继电器控制系统），FPGACPLD [1] 的控制系统、微机控制系统。继电器控制系统由于故障率高、可靠性差、控制方式不灵活以及消耗功率大等缺点，目前已逐渐被淘汰，而微机控制系统虽在智能控制方面有较强的功能，但也存在抗扰性差，系统设计复杂，一般维修人员难以掌握其维修技术等缺陷。而FPGACPLD控制系统由于运行可靠性高，使用维修方便，抗干扰性强，设计和调试周期较短等优点 [2] ，倍受人们重视等优点，已经成为目前在电梯控制系统中使用最多的控制方式，目前也广泛用于传
统继电器控制系统的技术改造。 随着现代化城市的高度发展，每天都有大量人流及物流需要输送，因此在实际工程应用中电梯的性能指标相当重要，主要体现在：可靠性，安全性，便捷快速性。电梯的可靠性非常重要，直接或间接的影响着人们的生产，生活，而电梯的故障主要表现在电力拖动控制系统中，因此要提高可靠性也要从电力拖动控制系统入手。 本次设计尝试用Verilog实现电梯控制器部分，进行了多层次的电梯控制，也进行了软件及硬件上的仿真验证，时序分析以保证设计的正确。在设计中先用软件进行模拟仿真，然后又下载到FPGA开发板上进行硬件仿真，以确保设计的正确性。 1电梯的设计分析 1.1 系统的需求分析及系统描述 设计一个电梯运行控器，该电梯有5层楼，设计的电梯调度算法满足提高服务质量、降低运行成本的原则；电梯的内部有一个控制面板,它负责按下请求到的楼层,并且显示当前尚未完成的目的地请求,当到达该楼层以后自动撤销本楼层的请求,即将面板灯熄灭；除1层和5层分别只有上和下按钮外，其余每个楼层（电梯门口旁）的召唤面板都有两个按钮，分别指示上楼和下楼请求。当按下后，对应按钮灯亮。如果电梯已经到达该楼层，按钮灯熄灭；电梯的外部面板会显示电梯当前所在的楼层,及上行还是下行(暂停显示刚才运行时的状态)；电梯向一个方向运行时，只对本方向前方的请求进行应答，直到本方向前方无请求时，才对反方向的请求进行应答。当前内部控制面板上有的请求,只要经过所在楼层均会立即响应.
脉冲边缘检测法： Reg[2:0] key_rst; //用来保存按键的值 Reg[2:0] key_rst_r; //用来保存key_rst的值 always @（posedge clk or negedge rst） begin if（！rst）key_rst<=3’b111; else key_rst<={key1,key2,key3};//将三个按键的值都赋给key_rst end always @ (posedge clk or negedge rst) begin if(!rst) key_rst_r<=3’b111; else key_rst_r<=key_rst; end wire[2:0] key_an; assign key_an=key_rst_r&(~key_rst);//实现了记录由低电平按下的目的到此就可以判断有按键按下或有抖动。这两个是那一个到此还不确定。 Reg[2:0] low_sw; Reg[2:0] low_sw_r; Reg[19:0] cnt; always @（posedge clk or negedge rst） begin if(!rst) cnt<=20’d0; else if(key_an) cnt<=20’d0; else cnt<=cnt+1’b1; end always @(posedge clk or negedge clk) begin if(!rst) low_sw<=3’b111; else if(cnt==20’hfffff) low_sw<={key1,key2,key3}; end always @(posedge clk or negedge rst) begin if(!rst) low_sw_r<=3’b111; else low_sw_r<=low_sw; end wire[2:0] led_ctrl assign led_ctrl=low_sw_r&(~low_sw); 到此就可以判断是按键按下还是抖动了，如果led_ctrl=1那就是按键按下了，如果led_ctrl=0，则是抖动。 注：开始时按键接的脚为高电平。当按键按下时按键对应的脚为低电平。
郑州工业应用技术学院 课程设计说明书 题单片机脉冲信号测量 姓名： 院（系）：信息工程学院专业班级：计算 机科学与技术学号： 指导教师： 成绩： 时间：年月日至年月日
摘要 脉冲信号测量仪是一种常用的设备，它可以测量脉冲信号的脉冲宽度，频率等参数，并用十进制数字显示出来。利用定时器的门控信号GATE进行控制可以 实现脉冲宽度的测量。在单片机应用系统中，为了便于对LED显示器进行管理，需要建立一个显示缓冲区。本文介绍了基于单片机AT89C51的脉冲信号参数测量仪的设计。该设计可以对脉冲信号的宽度，频率等参数进行测量。 关键词：脉冲信号；频率；宽度；单片机AT89C51
目录 摘要............................................................... I 目录............................................................... II 第一章技术背景及意义 (1) 第二章设计方案及原理 (2) 第三章硬件设计任务 (3) 第四章软件结论 (12) 第五章参考文献 (13) 第六章附录 (14)
第一章技术背景及意义 单片机微型计算机是微型计算机的一个重要分支，也是颇具生命力的机种。单片机微型计算机简称单片机，特别适用于控制领域，故又称为微控制器。通常，单片机由单块集成电路芯片构成，内部包含有计算机的基本功能部件：中央处理器、存储器和I/O 接口电路等。因此，单片机只需要和适当的软件及外部设备相结合，便可成为一个单片机控制系统。由于单片机稳定可靠、物美价廉、功耗低，所以单片机的应用日益广泛深入，涉及到各行各业，如工业自动化、智能仪表与集成智能传感器、家用电器等领域。单片机应用的意义绝不仅限于它的广阔范围以及带来的经济效益，更重要的意义在于，单片机的应用正从根本上改变着传统的控制系统的设计思想和设计方法。从前必须由模拟电路或数字电路实现的大部分控制功能，现在使用单片机通过软件就能实现了。随着单片机应用的推广普及，单片机控制技术将不断发展，日益完善。因此，本课程设计旨在巩固所学的关于单片机的软件及硬件方面的知识，激发广大学生对单片机的兴趣，提高学生的创造能力，动手能力和将所学知识运用于实践的能力。 中断功能是一种应用比较广泛的功能，它指的是当CPU正在处理某件事情的时候，外部发生了某一件事（如一个电平的变化，一个脉冲沿的发生或定时器计数溢出等）请求CPU迅速去处理，于是，CPU暂时终止当前的工作，转去处理所发生的事件。中断服务处理完该事件以后，再回到原来被中止的地方继续原来的工作，这样的过程称为中断。本文中用到了定时器T0溢出中断，以实现软件延时。脉冲信号测量仪是一种常用的设备，它可以测量脉冲信号的脉冲宽度，脉冲频率等参数。
一、概述 1.1 电子密码锁的现状 随着我国对外开放的不断深入，高档建筑发展很快，高档密码锁具市场的前景乐观。我国密码锁具行业对密码锁具高新技术的投入正逐年增大，高档密码锁的市场需求也逐年增加。在安防工程中，锁具产品是关系到整个系统安全性的重要设备，所以锁具产品的优劣也关系了整个安防工程的质量和验收。 目前，市场上比较先进的智能电子密码锁分别有：IC卡电子密码锁、射频卡式电子密码锁、红外遥控电子密码锁、指纹识别电子密码锁和瞳孔识别电子密码锁等。IC卡电子密码锁成本低，体积小，卡片本身无须电源等优点占领了一定的市场份额，但是由于有机械接触，会产生接触磨损，而且使用不太方便，在一定程度上限制了它的应用；射频卡式电子密码锁是非接触式电子密码锁，成本也不太高，体积跟IC卡密码锁相当，卡片使用感应电源，重量很轻，技术成熟，受到了广泛的欢迎，但是与IC卡电子密码锁相比，成本偏高；指纹识别电子密码锁和瞳孔识别电子密码锁可靠性很高，安全性是目前应用系统中最高的，但是成本高昂，还没进入大众化使用阶段。 在国外，美国、日本、德国的电子密码锁保密性较好，并结合感应卡技术，生物识别技术，使电子密码锁系统得到了飞跃式的发展。这几个国家的密码锁识别的密码更复杂，并且综合性比较好，已经进入了成熟期，出现了感应卡式密码锁，指纹式密码锁，虹膜密码锁，面部识别密码锁，序列混乱的键盘密码锁等各种技术的系统，它们在安全性，方便性，易管理性等方面都各有特长，新型的电子密码锁系统的应用也越来越广。 基于FPGA的电子密码锁是新型现代化安全管理系统，它集微机自动识别技术和现代安全管理措施为一体，它涉及电子，机械，计算机技术，通讯技术，生物技术等诸多新技术。它是解决重要部门出入口实现安全防范管理的有效措施，适用各种场合，如银行、宾馆、机房、军械库、机要室、办公间、智能化小区、工厂、家庭等。 在数字技术网络技术飞速发展的今天，电子密码锁技术得到了迅猛的发展。它早已超越了单纯的门道及钥匙管理，逐渐发展成为一套完整的出入管理系统。它在工作环境安全、人事考勤管理等行政管理工作中发挥着巨大的作用。在该系统的基础上增加相应的辅助设备可以进行电梯控制、车辆进出控制，物业消防监控、餐饮收费、私家车库管理等，真正实现区域内一卡智能管理。
1. 讲废话 最近闲得蛋疼，翻阅了一下以前的项目笔记，想起去年折腾的一个小玩意儿。记得当时是由于项目需要，boss找到我，说主板上有一个单片机，会发出heartbeat信号（就是MCU等一些芯片的心跳信号，只要芯片活着，就会一直发送固定频率的脉冲出去，如果芯片挂了，heartbeat就一直为0或1），能不能用CPLD判断这个信号是否处于正常状态？（说白了，也就是判断单片机是否还活着）。于是着手研究了一下这个heartbeat信号，用示波器测了一下，是一个标准的脉冲，频率为1HZ，占空比为50%，捯饬了两个小时，给出的解决方案是：每3s钟，计算一次上升沿的个数，如果此数值等于0，则heartbeat信号异常（用0表示），否则heartbeat信号正常（用1表示）。 把这个问题和方案贴出来，一是觉得实用性比较强，以前也没有看到有人做过，二是此解决方案对于其他同类问题有启发作用，只要弄懂此个案，其他问题也会触类旁通，易于解决。 现在给出方案的verilog源码，供大家研究，代码已通过项目验证，可靠好用。 2. 晒干货 ps. 带★号处可根据需要进行修改. /*********************************************************************** ******************* Author: Bob Liu E-mail：shuangfeiyanworld@https://www.doczj.com/doc/f410136165.html, Device: LCMX0256C-3T100C Tool: Diamond 1.1 Function:判断脉冲输入信号是否正常 Version: 2012-1-11 v1.0 ************************************************************************ ******************/ module pulse_in_status ( input CLK, // 基准时钟,50M input pulse_in, // 被测脉冲 output reg pulse_in_status // 指示被测脉冲正常与否，1表示正常,0异常 ); reg [1 :0] temp; // 电平值寄存器 reg [31:0] CNT,CNT2; reg [3 :0] pos_edge; // 上升沿个数 parameter delay = 50_000;
变频器的电压检测电路（新） ——正弦变频器电压检测实际电路分析 一、电路构成和原理简析 电压检测电路，是变频器故障检测电路中的一个重要组成部分，旨在保障使IGBT 逆变电路的工作电源电压在一特定安全范围以内，若工作电源危及IGBT （包含电源本身的储通电容）器件的安全时，实施故障报警、使制动电路投入工作、停机保护等措施。此外，少数机型还有对输出电压的检测，在一定程度上，起到对IGBT 导通管压降检测的同样作用，取代驱动电路中IGBT 的管压降检测电路。 1、电压检测电路的构成、电压采样方式及故障表现 图1 电路检测电路的构成（信号流程）框图 1、电压检测电路的电压采样形式（前级电路） 1）直接对DC530V 电压采样 78L05C 8 P N 图2 DC530V 电压检测电路之一 直接对P 、N 端DC530V 整流后电源电压进行进行采样，形成电压检测信号。如阿尔法ALPHA2000型变
频器的电压检测电路，如图2所示。 电路中U14线性光耦合器的输入侧供电，由开关变压器的独立绕组提供的交流电压，经整流滤波、由78L05稳压处理得到5V 电源所提供，电源地端与主电路N 端同电位。输出侧供电，则由主板+5V 所提供。 直流回路P 、N 端的DC530V 电压，直接经电阻分压，取得约120mV 的分压信号，输入U14（线性光耦合器，其工作原理前文已述）进行光、电隔离与线性放大后，在输出端得到放大了的检测电压信号，再由LF353减法放大器进一步放大，形成VPN 直流电压检测信号，经CNN1端子，送入MCU 主板上的电压检测后级电路。 2）由开关变压器次级绕组取得采样电路信号 +5V -42V 图3 DC530V 电压检测电路之二 N +5V N1输入电压波形示意图V T 截止 VT 饱合导通 0V 530V 5V 0V -42V N3输出电压波形示意图 压采样等效电路T1 图4 直流回路电压采样等效电路及波型示意图 主电路的DC550V 直流电压检测信号，并不是从主电路的P 、N 端直接取得，而是“间接”从开关电源的二次绕组取出，这是曾经令一些检修人员感到困惑、找不到电压检测信号是从何处取出的一件事情，也成为该部分电路检修的一个障碍。电压采样电路如上图4所示。 在开关管VT 截止期间，开关变压器TRAN 中储存的磁能量，由次级电路进行整流滤波得到+5V 工作电源，释放给负载电路；在VT 饱和导通期间，TC2从电源吸取能量进行储存。 N3二级绕组上产生的电磁感应电压，正向脉冲出现的时刻对应开关管的截止时间，宽度较大，幅值较低，经二极管D12正向整流后提供负载电路的供电，有电流释放回路；反向脉冲出现的时刻对应开关管的饱和导通时间，宽度极窄，但并不提供电流输出，回路的时间常数较大（不是作为供电电源应用，只是由R 、C 电路取得电压检测信号），故能在电容C17上维持较高的幅值。开关管VT 饱合导通时，相当于将N1绕组直接接入530V 电源，因而在同一时刻N3绕组此时所感应的负向脉冲电压，是直接反映N1绕组供电电压高低的，并与其成线性比例关系——N3绕组感应电压的高低，仅仅取决于N1、N3绕组的匝数比。整
基于FPGA的Verilog-HDL数字钟设计--
————————————————————————————————作者：————————————————————————————————日期：
基于FPGA的Verilog HDL数字钟设计 专业班级姓名学号 一、实验目的 1.掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程； 2.熟悉一种EDA软件使用； 3.掌握Verilog设计方法； 4.掌握分模块分层次的设计方法； 5.用Verilog完成一个多功能数字钟设计; 6.学会FPGA的仿真。 二、实验要求 功能要求： 利用实验板设计实现一个能显示时分秒的多功能电子钟，基本功能： 1)准确计时，以数字形式显示时、分、秒，可通过按键选择当前显示时间范围模式； 2)计时时间范围00:00:00－23:59:59 3)可实现校正时间功能； 4)可通过实现时钟复位功能：00:00:00 扩展功能： 5)定时报：时间自定(不要求改变)，闹1分钟(1kHz)---利用板上LED或外接电路实现。 6)仿广播电台正点报时：XX:59:[51,53,55,57(500Hz);59(1kHz)] ---用板上LED或外接 7)报整点时数：XX:00:[00.5-XX.5](1kHz)，自动、手动---用板上LED或外接
8)手动输入校时； 9)手动输入定时闹钟； 10)万年历； 11)其他扩展功能； 设计步骤与要求： 1)计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。 2)在Xilinx ISE13.1 软件中，利用层次化方法，设计实现模一百计数及显示的电路系 统，设计模块间的连接调用关系，编写并输入所设计的源程序文件。 3)对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快 得出仿真结果）。 4)输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit文件。 5)在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。 三、实验设计 功能说明：实现时钟，时间校时，闹铃定时，秒表计时等功能 1.时钟功能：完成分钟/小时的正确计数并显示；秒的显示用LED灯的闪烁做指示； 时钟利用4位数码管显示时分； 2.闹钟定时：实现定时提醒及定时报时，利用LED灯代替扬声器发出报时声音； 3.时钟校时：当认为时钟不准确时，可以分别对分钟和小时位的值进行调整； 4.秒表功能：利用4个数码管完成秒表显示：可以实现清零、暂停并记录时间等功能。 秒表利用4位数码管计数； 方案说明：本次设计由时钟模块和译码模块组成。时钟模块中50MHz的系统时钟clk分频产
脉冲电路脉冲电路的基本知识在数字电路中分别以高电平和低电平表示1状态和0状态。此时电信号的波形是非正弦波。通常，就把一切既非直流又非正弦交流的电压或电流统称为脉冲。图Z1601表示出几种常见的脉冲波形，它们既可有规律地重复出现，也可以偶尔出现一次。脉冲波形多种多样，表征它们特性的参数也不尽相同，这里，仅以图Z1602所示的矩形脉冲为例，介绍脉冲波形的主要参数。（1）脉冲幅度Vm--脉冲电压或电流的最大值。脉冲电压幅度的单位为V、mV，脉冲电流幅度的单位为A、mA。（2）脉冲前沿上升时间tr--脉冲前沿从0.1Vm上升到0．9Vm所需要的时间。单位为ms、μs、ns。（3）脉冲后沿下降时间tｆ--脉冲后沿从0.9Vm下降到0.1Vm所需要的时间。单位为：ms、μs、ns。（4）脉冲宽度tk--从脉冲前沿上升到0.5Vm处开始，到脉冲下降到0.5Vm处为止的一段时间。单位为：s、ms、μs或ns。（5）脉冲周期Ｔ--周期性重复的脉冲序列中，两相邻脉冲重复出现的间隔时间。单位为：s、ms、μs。（6）脉冲重复频率--脉冲周期的倒数，即f =1／T，表示单位时间内脉冲重复出现的次数，单位为Hz、kHz、MHz。（7）占空比tk／T--脉冲宽度与脉冲周期的比值，亦称占空系数。 对电路来说，有个阻抗匹配问题，只有当阻抗匹配时，输出效果才最好，否则，有可能导致负载力不足，导致一旦外加电路，就会把电压拉下了，建议后面加一级运放增大负载能力 交流电源的零交越脉冲电路设计 时间：2012-04-25 14:58:04 来源：作者：本设计中的电路可生成一个交流电源的零交越脉冲，并提供电气绝缘。输出脉冲的下降沿出现在零交越点前约200μs。使用这个电路可以安全地停止一个可控硅栅极的触发，使之有时间正常地关断。只有当主电压约为0V时，电路才产生短脉冲，因此在230V、50Hz输入下只耗电200mW。 电路为电容C1充电，直至达到22V齐纳二极管D3的上限(图1与参考文献1)。电阻R1和R5用于限制输入电流。当输入整流电压降至C1电压以下时，Q1开始导通，产生一个几百微秒长的脉冲。IC1的耦合使得Q1方波发生器作出响应。rms工作电压只需要R1和R5。SMD的1206型电阻一般能承受rms为200V的电压。本设计将R1和R5之间的输入电压一分为二，总额定电压为rms值400V。D3用于将桥的电压限制在22V，因此后面所有元件都有较低的额定电压。22V齐纳管可以箝位在30V，因此本设计使用了一只50V、470nF的陶瓷电容。陶瓷电容较电解电容或钽电容有更好的可靠性，尤其是在高温下。如果愿意使用更便宜更小的25V元件，可以将齐纳管的电压改为18V，仍保有不错的安全边际。R4用于限制LED上的峰值电流。对LED电流的主要限制是整流AC输入的斜率。缓慢的斜率使得C1释放储存的能量时，Q1不会产生电流尖峰。
// megafunction wizard: %ALTPLL% // GENERATION: STANDARD // VERSION: WM1.0 // MODULE: altpll // ============================================================ // File Name: clk_ctrl.v // Megafunction Name(s): // altpll // // Simulation Library Files(s): // altera_mf // ============================================================ // ************************************************************ // THIS IS A WIZARD-GENERATED FILE. DO NOT EDIT THIS FILE! // // 11.0 Build 208 07/03/2011 SP 1 SJ Full Version // ************************************************************ //Copyright (C) 1991-2011 Altera Corporation //Your use of Altera Corporation's design tools, logic functions //and other software and tools, and its AMPP partner logic //functions, and any output files from any of the foregoing //(including device programming or simulation files), and any //associated documentation or information are expressly subject //to the terms and conditions of the Altera Program License //Subscription Agreement, Altera MegaCore Function License //Agreement, or other applicable license agreement, including, //without limitation, that your use is for the sole purpose of //programming logic devices manufactured by Altera and sold by //Altera or its authorized distributors. Please refer to the //applicable agreement for further details. // synopsystranslate_off `timescale 1 ps / 1 ps // synopsystranslate_on moduleclk_ctrl ( areset, inclk0, c0, c1, c2,
在时序逻辑电路中，少不了“沿”。always块敏感信号中可以通过关键字posedge和negedge来提取信号的上升沿和下降沿。但是如果在程序块内部需要某个信号的上升沿或者下降沿、或者对于按钮触发的模块，由于按钮按下的持续时间很长，相当于一个电平信号，而不是脉冲信号，这时就需要边沿检测电路将其处理成单时钟周期宽度的脉冲信号。下面介绍几种基于verilog的边沿检测电路。（软件平台为quartus11.1，ModelSim-Altera 10.0） 方法1： ①Verilog源码 module detecEdge (clk,rst_n,din,pos_clk,neg_clk,doub_clk); input clk,rst_n,din; output pos_clk,neg_clk,doub_clk; reg ctl_this, ctl_last; always @(posedge clk or negedge rst_n) //同步复位(注意与异步复位的区别) begin if(!rst_n) //低有效 begin ctl_this <= 0; ctl_last <= 0; end else begin //注意非阻塞赋值的作用 ctl_this <= din; //din的当前时钟值 ctl_last <= ctl_this; //din的前一个时钟值 end end //assign pos_clk = (ctl_last == 0 && ctl_this == 1)? 1:0; //上升沿检测 //assign neg_clk = (ctl_last == 1 && ctl_this == 0)? 1:0; //下降沿检测 assign pos_clk = ctl_this & (!ctl_last); //上升沿检测 assign neg_clk = ctl_last & (!ctl_this); //下降沿检测 assign doub_clk = ctl_last ^ ctl_this; //双边沿检测 endmodule ②RTL综合图
喷油脉冲信号 操作说明 喷油器的驱动器简称喷油驱动器有四种基本类型： 饱和开关型 峰值保持型 博士（BOSCH）峰值保持型 PNP型 喷油脉冲检测操作说明 连接： 用通用探针连接喷油脉冲传感器输出信号线。将一缸信号拾取器夹在一缸高压线上。 操作说明： ●在“电控发动机参数”菜单下点击“喷油脉冲信号”图标，系统即可进入 喷油脉冲传感器波形测试界面，并显示所测得的喷油脉冲传感器波形，如下图所示。 ●用鼠标左键点击“停止”图标（“停止”图标被按下后即变为“测试”图 标），系统即停止测试，再点击此图标即可恢复测试（同时“测试”图标恢复为“停止”图标）。 ●显示的转速、占空比、频率与显示的波形实时对应。 ●在停止状态下可点击“显示调整”图标，在弹出的工具窗口中可对X、Y轴 进行缩放、平移，以便观察。 ●用鼠标左键点击“保存数据”图标可将检测有效结果进行保存。
●用鼠标左键点击“保存波形”图标可将波形保存于指定目录。 ●用鼠标左键点击“图形打印”可对界面有效区域进行图形打印。 ●点击帮助图标可进入帮助系统查看相应技术数据。 ●用鼠标左键点击“返回”图标可返回上级菜单。 喷油脉冲传感器检测 饱和开关型（PFI/SFI）喷油器驱动器
*测试步骤 起动发动机，以2500转/分转速保持油门2-3分钟，直至发动机完全热机，同时燃油反馈系统进入闭环，通过观察屏幕上氧传感器的信号确定这一点。 关掉空调和所有附属电器设备，让变速杆置于停车档或空档，缓慢加速并观察在加速时喷油驱动器喷油时间的相应增加。 A. 从进气管加入丙烷，使混合气变浓，如果系统工作正常，喷油驱动器喷油时间将缩短，它试图对浓的混合气进行修正（高的氧传感器电压）。
电子科技大学 （基于FPGA的频率计设计） 题目：简易频率计的设计 指导教师：皇晓辉 姓名：张旗 学号：2905201003 专业：光电学院一专业
摘要 本文主要介绍了基于FPGA 的简易多量程频率计的设计，使用硬件描述语言verilog来实现对硬件的控制，在软件ISE上实现编程的编译综合，在系统时钟48Mhz下可正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对Verilog程序做了仿真，并完成了综合布局布线，通过ISE下载到Spartan3A开发板上完成测试。 关键词：FPGA ，verilog，ISE，测频方法
Abstract This paper mainly introduces the simple more range based on FPGA design of frequency meter，Use hardware description language verilog to realize the control of hardware，In the software realize the compilation of the programming ISE on comprehensive，In the system clock can work normally under 48 Mhz。The digital frequency meter frequency measurement method used, can accurate measurement frequency in 10 Hz to 100 MHz of signals between。Use ModelSim simulation software Verilog program to do the simulation, and completed the overall layout wiring，Through the ISE downloaded to Spartan3A development board complete test。 Keywords: FPGA, Verilog, ISE, F requency M easurement
基于FPGA的DS18B20控制程序设计及其Verilog实现 一，总体介绍 DS18B20是一个1-wire总线，12bit的数字温度传感器，其详细的参数这里不做具体的介绍，只讨论其基于Verilog的控制程序的设计。 实际上，对DS18B20的控制，主要是实现1-wire总线的初始化，读，写等操作，然后再根据DS18B20的控制要求，实现对其控制的verilog逻辑。 在1-Wire总线上，有一个master，可以有1个或者多个slave。而对于FPGA+DS18B20的温度测试设计来讲，需要在FPGA上实现一个1-Wire总线的master。DS18B20作为1-wire 总线的slave设备存在，可以有一个或者多个，不过为了简化程序，例程里假定只存在一个DS18B2020。 1-Wire总线的操作形式上相对简单，但操作本身相对却又比较复杂。用Verilog做控制程序设计时，可以采用多层次嵌套的状态机来实现。 二，FPGA + DS18B20的硬件设计 硬件的设计非常简单，只需要将DS18B20的DQ与FPGA的一个IO连接，并加4.7K左右的上拉电阻就可以了。VDD和VPU可以为3.0~5.0V。这里我们参照FPGA本身的IO电压，选择3.3V。 另外要注意的一点是，由于DQ的数据是双向的，所以FPGA的该IO要设定为inout类型。 三，1-Wire总线的基本操作及Verilog实现。 根据1-Wire总线的特点，可以把1-Wire总线的操作归结为初始化，单bit读操作，单bit写操作等最基础的几种。下面分别是几种基本操作的介绍和verilog实现。由于DS18B20的时序操作的最小单位基本上是1us，所以在该设计中，全部采用1MHz的时钟。 1. 初始化 初始化实际上就是1-wire总线上的Reset操作。由master发出一定长度的初始化信号。Slave 看到该初始化信号后，在一定时间内发出规定长度的响应信号，然后初始化操作就结束了。下图是DS18B20的datasheet上给出的初始化的时序要求图示。
小目标微弱信号检测电路设计 在靶场测试领域，天幕靶是一种常用的光电触发设备。既可以用作区截装置测量弹丸的飞行速度，也可采用多幕交汇技术测量弹丸的着靶坐标，还可以作为其他设备的测试触发装置。但现有天幕靶灵敏度低、视场小、抗干扰能力差。本文设计了一种小目标微弱信号检测电路，通过光电二极管进行光电信号转换，并且设计了信号放大电路与滤波处理, 有效地滤除了干扰信号, 提高了天幕靶抗干扰能力。 硬件设计 整体流程图如下图所示，光电探测器将接收到的光信号转换为电信号，并通过前置放大电路与主放大电路进行信号放大，电压比较器可以将电信号转换成脉冲，经过滤波电路将干扰信号去除后送入单片机的中断控制口，单片机产生中断，处理中断程序，然后会有脉冲输出，脉冲经过信号输出电路进行整形，由于输出信号需要进行长距离的传输，因此需要驱动电路将信号驱动。图1为整体设计硬件原理图。
图1 整体设计硬件原理图 光电转换电路 利用可见光探测器单元硅PIN光电二极管作为光电转换期间来完成光信号到电信号的转换。这种器件体积小而且响应速度快，被广泛的应用于光电检测。光电二极管是半导体产品，当它受到光照时会产生电流或电压。它们没有内置增益，但与其他类型的光子探测器相比却有着更大的动态范围。本电路设计采用20只光电二极管连接起来形成阵列。图2为其中的两路设计，其余各路连接方法相同。其中LM7812为电源稳压芯片，保证输出稳定的电压，R1、R2为采样电阻，电容C5与C6主要用于交流耦合。
图2 光电转换电路 前置放大电路 光电前置放大电路如图3所示, 电路在光电转换电路和放大器的输出之间加一个由R3和C7组成的RC滤波电路, 这样就限制了放大器输出信号的带宽, 滤掉了经过放大的噪声和放大器本身的噪声。电容C8 用来补偿RC滤波环节引起的相角滞后,电容C9用来补偿放大电路输入端的复合电容引起的相角滞后, 控制噪声增益的峰值。