版图设计中的天线效应！
最近做版图设计中，经常要考虑到天线效应，常用插入二极管的方法来消除天线效应，下面给出天线效应的解释：
打个简单的比方，在宏观世界里，广播、电视的信号，都是靠天线收集的，
在我们芯片里，一条条长的金属线或者多晶硅(polysilicon)等导体，就象是
一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线
越长，收集的电荷也就越多，当电荷足够多时，就会放电。
那么，哪里来的这么多的游离电荷呢？IC现代制程中经常使用的一种方法
是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的
能量，然后将这种物质刻蚀在wafer上，从而形成某一层。理论上，打入
wafer的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是
成对出现，但在实际中，打入wafer的离子并不成对，这样，就产生了游离
电荷。另外，离子注入（ion implanting）也可能导致电荷的聚集。可见，这
种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量
减小的。
这些电要放到哪里去呢？我们知道，在CMOS工艺中，P型衬底是要接地
的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就
会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还
是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲，
最容易遭到伤害的地方就是gate oxide。
通常，我们用“antenna ratio”来衡量一颗芯片能发生“antenna effect”的几
率。“antenna ratio”的定义是：构成所谓“天线”的导体（一般是metal）
的面积与所相连的gate oxide的面积的比率。这个比率越大，就越容易发生
antenna effect。这个值的界定与工艺和生产线有关，经验值是300：1。我们
可以通过DRC来保证这个值。随着工艺技术的发展，gate的尺寸越来越
小，metal的层数越来越多，发生antenna effect的可能性就越大，所以，在
0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑antenna effect，而在
0.25um以下工艺，我们就不得不考虑这个问题了。
干蚀刻（etch）需要使用很强的电场驱动离子原浆，在蚀刻gate poly和氧化层边的时候，电荷可能积累在gate poly上，并产生电压足以使电流穿过gate的氧化层，虽然这种状况通常不会破坏gate氧化层，但会降低其绝缘程度。这种降低程度于gate氧化层面积内通过的电荷数成正比。每一poly区积累的正电荷与它的面积成正比，
如果一块很小的gate氧化层连接到一块很大的poly图形时，就可能造成超出比例的破坏，因为大块的poly区就像一个天线一样收集电荷，所以这种效应称为天线效应，天线效应也会发生在source/drain的离子植入时。
天线效应与poly和gate氧化层的面积之比成正比（对于pmos和nmos,要分开计算gate氧化层的面积，因为它们的击穿电压不同）。当这个比值达到数百倍时，就可能破坏氧化层。大多数的layout中都可能有少数这样大比值的poly图形。
下图为一个可能产生天线效应的例子：mos M1的gate由poly连接至M2，当M1和M2距离够长造成poly和M1gate氧化层面积之比太大，从而可能破坏M1的gate氧化层。
消除天线效应的方法主要是设法降低接到gate的poly面积。见右图，在poly接至gate增加一个metal跳线，即减小了接至gate的poly与gate氧化层的面积之比，起到消除天线效应的作用。天线效应产生的静电破坏也会发生在metal蚀刻时。如果metal接到diffusion时，极少会产生静电破坏，因为diffsion可以卸掉静电，所以top metal一般不用考虑天线效应的问题（基本上每条topmetal都会接到diffusion上）。对于下层metal则不然，没有接到d iffusion的下层metal当其接至gate时，如面积过大，就极易产生天线效应。
解决方法：在下层metal上加一个top metal的跳线，如无法加top metal跳线，可以连接一个最小size的Nmoat/P-epi或Pmoat/nwell的二极管，原则上这个二极管不可以影响线路的正常工作
IC芯片中金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线越长，收集的电荷也就越多，当电荷足够多时，就会放电。
IC现代工艺中经常使用的一种方法是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的能量，然后将这种物质刻蚀在晶圆上，从而形成某一层。理论上，打入晶圆的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是成对出现，但在实际中，打入晶圆的离子并不成对，这样，就产生了游离电荷。另外，离子注入（ion implanting）也可能导致电荷的聚集。可见，这种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量减小的。
在CMOS工艺中，P型衬底是要接地的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲，最容易遭到伤害的地方就是栅氧化层。
通常情况下，我们用“天线比率”（“antenna ratio”）来衡量一颗芯片能发生天线效应的几率。“天线比率”的定义是：构成所谓“天线”的导体（一般是金属）的面积与所相连的栅氧化层面积的比率。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大，所以，在0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑天线效应。而采用0.4um以下的工艺就不得不考虑这个问题了。
可通过插入二极管（NAC Diode）的方法来解决天线效应，这样当金属收集到电荷以后就通过二极管来放电，避免了对栅极的击穿。
注： DMSP——Double Metal Single Poly
TMSP——Three Metal Single Poly
IC芯片中金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线越长，收集的电荷也就越多，当电荷足够多时，就会放电。
IC现代工艺中经常使用的一种方法是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的能量，然后将这种物质刻蚀在晶圆上，从而形成某一层。理论上，打入晶圆的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是成对出现，但在实际中，打入晶圆的离子并不成对，这样，就产生了游离电荷。另外，离子注入（ion implanting）也可能导致电荷的聚集。可见，这种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量减小的。
在CMOS工艺中，P型衬底是要接地的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲，最容易遭到伤害的地方就是栅氧化层。
通常情况下，我们用“天线比率”（“antenna ratio”）来衡量一颗芯片能发生天线效应的几率。“天线比率”的定义是：构成所谓“天线”的导体（一般是金属）的面积与所相连的栅氧化层面积的比率。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大，所以，在0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑天线效应。而采用0.4um以下的工艺就不得不考虑这个问题了。
可通过插入二极管（NAC Diode）的方法来解决天线效应，这样当金属收集到电荷以后就通过二极管来放电，避免了对栅极的击穿。
注：DMSP——Double Metal Single Poly
TMSP——Three Metal Single Poly
假设一个小尺寸MOS管的栅极与具有很大面积的第一层金属连线接在一起，在刻蚀第一层金属时，这片金属就像一根“天线”，收集离子，使其电位升高。因此，在制造工艺中这个MOS管的栅电压可增大到使栅氧化层击穿，而这个击穿是不能恢复的。任何与栅极连接的大片的导电材料，包括多晶硅本身，都可能产生天线效应。因此，亚微米CMOS工艺通常限制了这种几何图形的总面积，从而将栅氧化层被破坏的可能性减到了最小。如果必须要使用大面积的几何图形，就必须如图所示的那样，断开第一层金属。这样，当刻蚀第一层金属时，大部分面积就没有与栅极连接。（《模拟CMOS集成电路设计》拉扎维）
天线效应
什么是天线效应
在芯片生产过程中，暴露的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。
天线效应的产生机理
在深亚微米集成电路加工工艺中，经常使用了一种基于等离子技术的离子刻蚀工艺（plasma etching）。此种技术适应随着尺寸不断缩小，掩模刻蚀分辨率不断提高的要求。但在蚀刻过程中，会产生游离电荷，当刻蚀导体（金属或多晶硅）的时候，裸露的导体表面就会收集游离电荷。所积累的电荷多少与其暴露在等离子束下的导体面积成正比。如果积累了电荷的导体直接连接到器件的栅极上，就会在多晶硅栅下的薄氧化层形成F-N 隧穿电流泄放电荷，当积累的电荷超过一定数量时，这种F-N 电流会损伤栅氧化层，从而使器件甚至整个芯片的可靠性和寿命严重的降低。在F-N 泄放电流作用下，面积比较大的栅得到的损伤较小。因此，天线效应（Process Antenna Effect，PAE），又称之为“等离子导致栅氧损伤（plasma induced gate oxide damage，PID）”。
天线效应的消除方法
1）跳线法。又分为“向上跳线”和“向下跳线”两种方式，如图2（b）所示。跳线即断开存在天线效应的金属层，通过通孔连接到其它层（向上跳线法接到天线层的上一层，向下跳线法接到下一层），最后再回到当前层。这种方法通过改变金属布线的层次来解决天线效应，但是同时增加了通孔，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题，所以在使用此方法时要严格控制布线层次变化和通孔的数量。
在版图设计中，向上跳线法用的较多，此法的原理是：考虑当前金属层对栅极的天线效应时，上一层金属还不存在，通过跳线，减小存在天线效应的导体面积来消除天线效应。现代的多层金属布线工艺，在低层金属里出现PAE 效应，一般都可采用向上跳线的方法消除。但当最高层出现天线效应时，采用什么方法呢？这就是下面要介绍的另一种消除天线效应的方法了。
2）添加天线器件，给“天线”加上反偏二极管。如图2（c）所示，通过给直接连接到栅的存在天线效应的金属层接上反偏二极管，形成一个电荷泄放回路，累积电荷就对栅氧构不成威胁，从而消除了天线效应。当金属层位置有足够空间时，可直接加上二极管，若遇到布线阻碍或金属层位于禁止区域时，就需要通过通孔将金属线延伸到附近有足够空间的地方，插入二极管。
3）给所有器件的输入端口都加上保护二极管。此法能保证完全消除天线效应，但是会在没有天线效应的金属布线上浪费很多不必要的资源，且使芯片的面积增大数倍，这是VLSI 设计不允许出现的。所以这种方法是不合理，也是不可取的。
4）对于上述方法都不能消除的长走线上的PAE，可通过插入缓冲器，切断长线来消除天线效应。
在实际设计中，需要考虑到性能和面积及其它因素的折衷要求，常常将法1、法2 和法4 结合使用来消除天线效应。
Antenna effect-天线效应
天线效应，更正式的称为离子导致的栅氧损坏（plasma induced gate oxide damage），会在MOS集成电路制造过程中引起良率和可靠性的问题。
晶圆厂通常会提供天线规则（antenna rules），通过遵受这些规则可以消除这些问题。对这些规则的违背称作antenna violation
与一般的指代电磁场与电流的转换的元件的含义不同，‘天线’效应在这里，实际上指的是一
个由电荷收集导致的问题。
图1：天线效应的图示，M1和M2是第1/2层金属互连线
图1(a)显示为集成电路中的互连线的侧视图。在芯片中，每条连线至少有一的驱动器，因而必包含有一个扩散区，同时至少有一个接收器，而必然包含一个在薄栅氧上的栅电极。（见图2的MOS管）由于栅介质很薄，只有几个分子的厚度，必须考虑到可能的击穿。当连线层的电压高于芯片正常的工作电压时，可能发生击穿。
图2. MOSFET的示意图
在芯片制造完成后，上述问题不会发生，因为每条连线至少有一个扩散区。扩散区形成二极管，它的击穿电压低于栅氧的击穿，这样就保护的栅氧。但是，在芯片制造过程中，栅
氧无法被扩散区保护。
这在图1(b)中可以看出。图示为正在刻蚀metal 2，由于metal 2 还未完成，也就没有扩散区连到栅氧。因此，如果电荷在metal1上累积，其上的电压将会到达栅氧击穿的水平。特别是，对第一层金属的反应离子刻蚀（reactive-ion etching）将导致前面所示的情况。
栅氧漏电，尽管对功耗不利，但对天线效应是有利的。栅氧漏电可以防止电荷积累达到击穿。所以，实际上可以看到薄的栅氧较厚栅氧不易发生损坏，因为当栅氧变薄，漏电是指数上升的，而击穿电压是线性下降的。
Antenna rules 天线规则
天线规则通常定下允许的金属和栅的面积的比例，这一个比例由每层金属各自确定。规则中定义的面积为所有连接到栅同时没有连接到扩散区的总面积。如果工艺支持不同的栅氧，如厚栅氧和薄栅氧，则每种栅氧都有各自不同的规则。
天线效应解决方案 篇一：天线效应及解决方法 干蚀刻（etch）需要使用很强的电场驱动离子原浆，在蚀刻gate poly和氧化层边的时候，电荷可能积累在gate poly上，并产生电压足以使电流穿过gate的氧化层，虽然这种状况通常不会破坏gate氧化层，但会降低其绝缘程度。这种降低程度于gate氧化层面积内通过的电荷数成正比。每一poly区积累的正电荷与它的面积成正比，如果一块很小的gate氧化层连接到一块很大的poly图形时，就可能造成超出比例的破坏，因为大块的poly区就像一个天线一样收集电荷，所以这种效应称为天线效应，天线效应也会发生在source/drain的离子植入时。天线效应与poly和gate氧化层的面积之比成正比（对于 pmos和nmos,要分开计算gate氧化层的面积，因为它们的击穿电压不同）。当这个比值达到数百倍时，就可能破坏氧化层。大多数的layout中都可能有少数这样大比值的poly图形。 下图为一个可能产生天线效应的例子：mos M1的gate 由 poly连接至M2，当M1和M2距离够长造成poly和M1 gate 氧化层面积之比太大，从而可能破坏M1的gate氧化层。 消除天线效应的方法主要是设法降低接到gate的 poly面积。见右图，在poly接至gate增加一个metal
跳线，即减小了接至gate的poly与gate氧化层的面积之比，起到消除天线效应的作用。 天线效应产生的静电破坏也会发生在metal蚀刻时。如果metal接到diffusion时，极少会产生静电破坏，因为diffsion可以卸掉静电，所以top metal 一般不用考虑天线效应的问题（基本上每条top metal都会接到diffusion上）。对于下层metal则不然，没有接到diffusion的下层metal当其接至gate 时，如面积过大，就极易产生天线效应。解决方 法：在下层metal上加一个top metal的跳线，如无法加top metal跳线，可以连接一个最小size的 Nmoat/P-epi或Pmoat/nwell的二极管，原则上这个二极管不可以影响线路的正常工作 篇二：PCB 中集成电路的天线效应 PCB 中集成电路的天线效应 如摩尔定律所述，数十年来，集成电路的密度和性能迅猛增长。众所周知，这种高速增长的趋势总有一天会结束，人们只是不知道当这一刻来临时，集成电路的密度和性能到底能达到何种程度。随着技术的发展，集成电路密度不断增加，而栅氧化层宽度不断减少，超大规模集成电路中常见的多种效应变得原来越重要并难以控制。天线效应便是其中之
天线一般理论简介 为了有效斯将能量从发射机馈送到天线,需要解决如下三个问题：1、有效地进行能量转换，提高辐射功率或提高天线系统的信噪比，天线作为传输线的终端负载，要求天线与传输线匹配；2、天线作为一种辐射或接受器件，应具有向所需方向辐射无线电波的能力；3、天线作为一种极化器件，可分为线极化，圆极化和椭圆极化。在同一系统中收发天线应具有相同的极化形式。天线一般都是可逆的，即同一副天线即可用做接收天线，也可用作发射天线。天线按结构形式分为两大类：一类是导线，金属棒或金属板构成的天线，称为线天线；另一类是似声学或光学设备，由金属面或介质面构成的面天线。 一、基本元的辐射: 1、电基本振子的辐射 给出在球坐标原点沿z 轴放置的电基本振子在各向同性理想均匀无限大自由空间的表达式： 3202 32022 cos 41sin 41 sin 40 jkr A r jkr A jkr A r I l j k E e r r I l j k jk E e r r r I l jk H e r r H H E θ?θ?θπωεθπωεθπ---? ?= -+ ?????=-+- ?????= + ??? ===注：9 02 2 000 010 362/E 120H k k θ? εεπ πλωεμηπ-== === =相移常数；波阻抗（远区场） （1）近区场
当kr<<1时称为近区场，此时 2 3 3 sin 42 cos 41 sin 40 A A r A r I l H r I l E j r I l E j r H H E ?θθ?θ πθωεπθ ωεπ= =-=-=== 不难看出，上述表达式和稳态场的公式完全相符，因此，近区场又称为似稳区。场随距离的增大而迅速减少。电场滞后于磁场90度，因此复坡印延矢量是虚数(12S E H =?),每周平均 辐射的功率为零。这种没有能量向外辐射的场称之为“感应场”。 （2）远区场 当kr>>1时称为远区场，此时60sin e sin e 20 jkr A jkr A r r I l E j r I l H j r E H H E θ? θ?πθλθλ--==≈=== 此时，有电场和磁场两个分量在空间相互垂直且与r 矢径方向垂直，三者构成右手螺旋系统。电场、磁场在时间上同相，其复坡印延矢量* 12S E H =?是实数，为有功功率且指向r 增加的 方向上。二者比值为一实数0 120η π =，所以仅需讨论二者之一。 且电基本振子远区场是沿着径向向外传播的横电磁波TEM 。在0180 o o θ =、方向上辐射为0，在90 o θ =方向辐射最强。方向图： E 面（包含振子轴）为一个8字形，H 面（垂直振子轴）为一个圆。 （3）辐射功率
屏蔽技术 1 概述 电磁兼容设计应达到两个目的：一是通过优化电路和结构方案的设计，将干扰源本身产生的电磁噪声减低到能接受的水平；一是通过各种干扰抑制技术，将干扰源与被干扰电路之间的耦合减弱到能接受的程度。屏蔽技术是达到上述目的的最重要的手段之一。 按要屏蔽的电磁场性质分类，屏蔽技术通常分为三大类：电场屏蔽、磁场屏蔽和电磁场屏蔽。电场屏蔽一般针对静电场和低频交变电场的屏蔽，磁场屏蔽主要针对直流磁场屏蔽和低频交流磁场屏蔽，电磁场屏蔽主要针对同时存在电磁及磁场的高频辐射电磁场的屏蔽。 按屏蔽体的结构分类，可以分为完整屏蔽体屏蔽（屏蔽室或屏蔽盒等）、非完整屏蔽体屏蔽（带有孔洞、金属网、波导管及蜂窝结构等）以及编织带屏蔽（屏蔽线、电缆等）。 2 屏蔽的基本原理 2.1 电场屏蔽 我们知道，当一个带有正电或负电的物体靠近一个导体时，就会在该导体上产生感应电荷，当电荷平衡时，靠近物体的一边产生和该物体极性相反的等量电荷，另外一边产生和该物体极性相同的等量电荷，这个就是静电感应现象。倘若感应的电场很强，且物体距离很近，就会发生静电放电。静电放电是有危害的，比如人体接触一块电路板或电子装置的某个部位时，就可能造成静电放电，尽管放电电流我们可能感觉不到，但一些器件或许就会因为这次放电而损坏。 表2-1 常见半导体器件的静电放电易损电压参考值 是否处于外电场中，必定为等势体，其内部场强为零，这是静电屏蔽的理论基础。因为封闭导体壳内的电场具有典型意义和实际意义，我们以封闭导体壳内的电场为例对静电屏蔽作一些讨论。 若壳内无带电体而壳外有电荷q，则静电感应使壳外壁带电，静电平衡时壳内无电场。这并不是说壳外电荷不在壳内激发电场。由于壳外壁感应出异号电荷，它们与q在壳内空间任一点激发的合场强为零，因而导体壳内部不会受到壳外电荷q或其他电场的影响。壳外壁
微波技术与天线复习题选 微波基本概念： 微波通常是指波长为至的电磁波。 微波通常是指频率以到的电磁波。 以波长划分，微波通常分为波，波，波，波。 在微波工程中，C波段是指厘米波，χ波段是指厘米波。L 波段是指厘米波，S波段是指厘米波。 微波炉是利用某些物质吸收微波能所产生的效应进行的。 微波波段中的mm和mm波可以无阻地通过大气游离层，是电磁波通讯的宇宙窗口。 传输线参量特性： 当负载阻抗为时，无耗传输线为行驻波状态，此时传输线上反射系数的模驻波比为。当负载阻抗为时，无耗传输线为行波状态，此时传输线上反射系数的模驻波比为。 当负载阻抗为时，无耗传输线为纯驻波状态，此时传输线上反射系数的模驻波比为。传输线终端短路时，其反射系数的模|Г（）|= ，驻波比= ，离负载λ/4处的输入阻抗 只有当负载为时，才能产生行驻波状态，此时传输线上的反射系数的模介于和之间 传输线上的负载给定后，沿无损耗传输线移动时，其反射系数Г（）按下列规律变化：模，辐角按而变。 传输线处于行波工作状态时，沿线电压和电流具有相相位，它们各自的振幅保持，输入阻抗亦是个量，且等于阻抗。 传输线终端短路时，其反射系数的模|Г（）|= ；传输线终端接匹配负载时，其反射系数的模|Г（）
|= 。（设传输线为无损耗线） 在阻抗圆图上沿等驻波比圆旋转时；顺时针旋转，代表传输线上参考面向方向移动，通时针旋转代表传输线上参考面向方向移动。 对串联等效短路应用圆图，对并联等效电路应用圆图。 当负载阻抗为时，传输线上为行驻波状态，此时传输线上的驻波比为。 求图示传播线电路A，B端的输入阻抗。 圆图基本概念： 试画一阻抗圆图简图。並标出感性半圆。容性半圆、可调匹配圆及纯电抗圆。 在复平面上作出阻抗圆图的简图，并在上面标出短路点、开路点、匹配点、可调匹配圆。 在阻抗圆图上沿等圆旋一周，相当于在传输线上移动。 在阻抗圆图上，归一化电阻= 的圆称为可调圆。 在阻抗圆图上，归一化电抗= 的线称为纯线。 在阻抗圆图上，归一化电阻= 的点称为短路点，归一化电抗=的点称为开路点。 在阻抗圆图上，归一化电阻= 的圆称为圆。 圆图应用： 一无耗传输线的负载阻抗为50+50 ，传输线特性阻抗为50 ，试用公式方法求出其反射系数和驻波比。已知平行双线传输线的特性阻抗为250Ω，负载阻抗为500—j150Ω，求距离终端4.8λ处的输入导纳。
Antenna Effect 天线效应： 当大面积的金属1直接与栅极相连，在金属腐蚀过程中，其周围聚集的离子会增加其电势，进而使栅电压增加，导致氧化层击穿。大面积的多晶硅也有可能出现天线效应。 打个简单的比方，在宏观世界里，广播、电视的信号，都是靠天线收集的，在我们芯片里，一条条长的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线越长，收集的电荷也就越多，当电荷足够多时，就会放电。 那么，哪里来的这么多的游离电荷呢？IC现代制程中经常使用的一种方法是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的能量，然后将这种物质刻蚀在wafer上，从而形成某一层。理论上，打入wafer的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是成对出现，但在实际中，打入wafer的离子并不成对，这样，就产生了游离电荷。另外，离子注入（ion implanting）也可能导致电荷的聚集。可见，这种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量减小的。这些电要放到哪里去呢？我们知道，在CMOS工艺中，P型衬底是要接地的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲,最容易遭到伤害的地方就是gate oxide。通常，我们用“antenna ratio”来衡量一颗芯片能发生“antenna effect”的几率。
“antenna ratio”的定义是：构成所谓“天线”的导体（一般是metal）的面积与所相连的gate oxide的面积的比率。这个比率越大，就越容易发生antenna effect。这个值的界定与工艺和生产线有关，经验值是300：1。我们可以通过DRC来保证这个值。随着工艺技术的发展，gate的尺寸越来越小，metal的层数越来越多，发生antenna effect的可能性就越大，所以，在0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑antenna effect，而在0.25um以下工艺，我们就不得不考虑这个问题了。 避免措施： 减小与栅连接的多晶硅和金属一面积，令其在所接栅面积的100倍以下： 采用第二层金属过渡。
中国联通江苏分公司 技 术 交 流 材 料 江苏靖江亚信电子科技有限公司二00三年六月十一日 目录
一、天线功能与工作原理 (3) 二、天线的分类 (6) 三、性能指标与检测方法 (9) 四、天线结构和质量保证 (14) 五、天线选型原则 (20) 一、天线功能与工作原理 用来进行无线通讯的手机和基站，在空中是通过无线电波来传递信息的，需要有无线电波的辐射和接收。在无线电技术设备中，用来辐射和接收无线电波的装置称为天线。 天线的功能首先在于辐射和接收无线电波，但是能辐射或接收电磁波的装置并
不一定都能用来作为天线，任何高频电路，只要不被完全屏蔽，都可以向周围空间辐射电磁波，或者从周围空间接收电磁波，但是并非任何高频电路都能用作天线，因为辐射或接收效率有高有低，为了有效地辐射或接收电磁波，天线的结构形式应该满足一定的要求。 例如，像平行双导线传输线这样的封闭结构就不能用作天线，因为双导线传输线在周围空间激发的电磁场很微弱，终端开路的平行双导线传输线上的电流呈驻波分布。在两根互相平行的导线上，电流方向相反，线间距离远小于波长，所激发的电磁场在两线外部大部分空间中，由于相位相反而相互抵消。如果把两根导线的末端逐渐张开，辐射就会逐渐增强，当两根线完全张开时，张开的两臂短于半波长，上面电流的方向相同，在周围空中激发的电磁场在某些方向由于相位关系而互相抵消，在大部分方向则互相叠加，或者部分叠加、部分抵消，使辐射显著增强，这样的结构称为开放式结构，由末端开路的平行双导线传输线张开而成的天线，就是通常的对称振子天线。 作为基站天线，常常要求天线在水平面内向所有方向（一圈360o）均匀地辐射（或对所有方向具有同等的接收能力），具有这种特性的天线，叫做全向天线。而对某些基站天线，只要求能覆盖含有一定角度的一个扇区，这种天线叫做定向天线，对这种天线要求只向待定的扇形区域辐射（或只接收来自特定扇形区域的无线电波），在其它方向不辐射或辐射很弱（不能接收或接收能力很弱）。也就是说，要求天线具有所谓方向性。 如果天线没有方向性，无线电波呈球形向外均匀辐射，即所谓无方向性天线。此时，对发射天线来说，所辐射的功率中只有很少一部分到达所需要的方向，大部分功率浪费在不需要的方向上；对接收天线来说，在接收到所需要的信号同时，还接收到来自其它方向的干扰和噪声，甚至使信号完全淹没在干扰和噪
无线网络WIFI天线原理 1 天线 1.1 天线的作用与地位 无线电发射机输出的射频信号功率，通过馈线（电缆）输送到天线，由天线以电磁波形式辐射出去。电磁波到达接收地点后，由天线接下来（仅仅接收很小很小一部分功率），并通过馈线送到无线电接收机。可见，天线是发射和接收电磁波的一个重要的无线电设备，没有天线也就没有无线电通信。天线品种繁多，以供不同频率、不同用途、不同场合、不同要求等不同情况下使用。对于众多品种的天线，进行适当的分类是必要的：按用途分类，可分为通信天线、电视天线、雷达天线等；按工作频段分类，可分为短波天线、超短波天线、微波天线等；按方向性分类，可分为全向天线、定向天线等；按外形分类，可分为线状天线、面状天线等；等等分类。 *电磁波的辐射 导线上有交变电流流动时，就可以发生电磁波的辐射，辐射的能力与导线的长度和形状有关。如图1.1 a 所示，若两导线的距离很近，电场被束缚在两导线之间，因而辐射很微弱；将两导线张开，如图1.1 b 所示，电场就散播在周围空间，因而辐射增强。必须指出，当导线的长度L 远小于波长λ 时，辐射很微弱；导线的长度L 增大到可与波长相比拟时，导线上的电流将大大增加，因而就能形成较强的辐射。
1.2 对称振子 对称振子是一种经典的、迄今为止使用最广泛的天线，单个半波对称振子可简单地单独立地使用或用作为抛物面天线的馈源，也可采用多个半波对称振子组成天线阵。两臂长度相等的振子叫做对称振子。每臂长度为四分之一波长、全长为二分之一波长的振子，称半波对称振子, 见图1.2 a 。另外，还有一种异型半波对称振子，可看成是将全波对称振子折合成一个窄长的矩形框，并把全波对称振子的两个端点相叠，这个窄长的矩形框称为折合振子，注意，折合振子的长度也是为二分之一波长，故称为半波折合振子, 见图1.2 b。
版图设计中的天线效应！ 最近做版图设计中，经常要考虑到天线效应，常用插入二极管的方法来消除天线效应，下面给出天线效应的解释： 打个简单的比方，在宏观世界里，广播、电视的信号，都是靠天线收集的， 在我们芯片里，一条条长的金属线或者多晶硅(polysilicon)等导体，就象是 一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线 越长，收集的电荷也就越多，当电荷足够多时，就会放电。 那么，哪里来的这么多的游离电荷呢？IC现代制程中经常使用的一种方法 是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的 能量，然后将这种物质刻蚀在wafer上，从而形成某一层。理论上，打入 wafer的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是 成对出现，但在实际中，打入wafer的离子并不成对，这样，就产生了游离 电荷。另外，离子注入（ion implanting）也可能导致电荷的聚集。可见，这 种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量 减小的。 这些电要放到哪里去呢？我们知道，在CMOS工艺中，P型衬底是要接地 的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就 会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还 是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲， 最容易遭到伤害的地方就是gate oxide。 通常，我们用“antenna ratio”来衡量一颗芯片能发生“antenna effect”的几 率。“antenna ratio”的定义是：构成所谓“天线”的导体（一般是metal） 的面积与所相连的gate oxide的面积的比率。这个比率越大，就越容易发生antenna effect。这个值的界定与工艺和生产线有关，经验值是300：1。我们 可以通过DRC来保证这个值。随着工艺技术的发展，gate的尺寸越来越 小，metal的层数越来越多，发生antenna effect的可能性就越大，所以，在 0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑antenna effect，而在 0.25um以下工艺，我们就不得不考虑这个问题了。
天线效应：在芯片生产过程中，暴露的金属线或者多晶硅(polysilicon)等导体，就象是一 根根天线，会收集电荷(如等离子刻蚀产生的带电粒子)导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为"天线效应"。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。 消除方法： 1) 跳线法。又分为"向上跳线"和"向下跳线"两种方式。跳线即断开存在天线效应的金属层，通过通孔连接到其它层(向上跳线法接到天线层的上一层，向下跳线法接到下一层)，最后再回到当前层。这种方法通过改变金属布线的层次来解决天线效应，但是同时增加了通孔，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题，所以在使用此方法时要严格控制布线层次变化和通孔的数量。 在版图设计中，向上跳线法用的较多，此法的原理是:考虑当前金属层对栅极的天线效应时，上一层金属还不存在，通过跳线，减小存在天线效应的导体面积来消除天线效应。现代的多层金属布线工艺，在低层金属里出现PAE 效应，一般都可采用向上跳线的方法消除。但当最高层出现天线效应时，采用什么方法呢?这就是下面要介绍的另一种消除天线效应的方法了。 2) 添加天线器件，给"天线"加上反偏二极管。通过给直接连接到栅的存在天线效应的金属层接上反偏二极管，形成一个电荷泄放回路，累积电荷就对栅氧构不成威胁，从而消除了天线效应。当金属层位置有足够空间时，可直接加上二极管，若遇到布线阻碍或金属层位于禁止区域时，就需要通过通孔将金属线延伸到附近有足够空间的地方，插入二极管。 3) 给所有器件的输入端口都加上保护二极管。此法能保证完全消除天线效应，但是会在没有天线效应的金属布线上浪费很多不必要的资源，且使芯片的面积增大数倍，这是VLSI 设计不允许出现的。所以这种方法是不合理，也是不可取的。 4) 对于上述方法都不能消除的长走线上的PAE，可通过插入缓冲器，切断长线来消除天线效应。 在实际设计中，需要考虑到性能和面积及其它因素的折衷要求，常常将法1、法2 和法4 结合使用来消除天线效应。
智能天线工作原理 [摘要] 智能天线包括射频天线阵列部分和信号处理部分，其中信号处理部分根据得到的关于通信情况的信息，实时地控制天线阵列的接收和发送特性。这些信息可能是接收到的无线信号的情况；在使用闭环反馈的形式时，也可能是通信对端关于发送信号接收情况的反馈信息。 [关键字] 无线通信智能天线 天线的方向图表示的是空间角度与天线增益的关系，对于全向天线来说，它的方向图是一个圆；对于阵列天线，可以通过调整阵列中各个元素的加权参数来形成更具方向性的天线方向图，形成主瓣方向具有较大增益，而其它副瓣方向增益较小的形式。智能天线正是一种能够根据通信的情况，实时地调整阵列天线各元素的参数，形成自适应的方向图的设备。这种方向图通常以最大限度地放大有用信号、抑制干扰信号为目的，例如将大增益的主瓣对准有用信号，而在其它方向的干扰信号上使用小增益的副瓣。图为一个智能天线结构的示例图。 智能天线包括射频天线阵列部分和信号处理部分，其中信号处理部分根据得到的关于通信情况的信息，实时地控制天线阵列的接收和发送特性。这些信息可能是接收到的无线信号的情况；在使用闭环反馈的形式时，也可能是通信对端关于发送信号接收情况的反馈信息。
我们以西安海天天线公司研发的智能天线为例，为大家详细介绍智能天线的原理。如图1和图2所示
下面以扇区阵列天线的性能介绍智能天线的工作原理。该智能天线阵列有两种工作模式。在蜂窝移动通信系统中，由于用户通常分布在不同方向（也有用户方向重合的情况），加之无线移动信道的多径效应，有用信号仅存在一定的空间分布而并非整个蜂窝小区或者整个扇区。当基站接收信号时，即在上行链路中，来自各个用户的有用信号到达基站的方向可能不同；当基站发射信号时，即在下行链路中，可被用户有效接收的也只是部分信号。考虑到上述因素，调整天线的方向图使其能定向性的发射和接收就非常合适了，这也就是波束形成（Beam Forming）（可在射频、中频或基带实现），把这种模式定义为工作模式。 智能天线系统在未通话状态时基站仍然需要向扇区内所有用户发送公共控制信息，并通过小区内不同方向的用户返回给基站的信息来判断用户方向和数量。这种功能要求基站天线的方向图能够均匀地覆盖整个扇区，即广播模式。如图3虚线所示。 而通常提到的波束形成分两种方法：切换波束阵列（Switching Beam Array）和跟踪波束阵列（Tracking Beam Array）。对于切换波束阵列，预先形成一定数量角度固定的窄波束，仅在数字信号处理中采用算法计算出切换到“最优”波束使波束指向期望用户方向。这种方法只能通过低副瓣来降低干扰。而跟踪波束阵列能够实时形成权值使主波束跟踪期望用户，并在干扰用户方向形成零陷以提高信噪比。这种方法的缺点是实时得到权值的计算量显著增加。 从阵列综合的角度出发，阵列形式的设计和激励权值的确定是两个核心的问题。阵列形式
常见的干扰源有下面几种： 1、广播干扰： 电缆在空中架设时，这时电缆本身就相当于一根很长的天线。由于天线效应的结果，电缆中会产生相当大的广播干扰电压，并在电缆外皮上产生干扰电流，这一电流通过电缆两端接地点与地构成回路，于是在终端负载上就会产生广播干扰信号的电压，使干扰信号混入视频信号中。这种干扰信号在图像上表现为较密的横纹、竖纹、斜纹等，严重时甚至会淹没整个视频图象。 2、高频干扰： 电缆屏蔽层对于频率越低的信号其屏蔽效果越差，由于这种原因而引入的高频干扰信号有载波电话，电台的信号等。它们在图像上造成水平条纹的干扰。
3、电源干扰： 当系统需要始端与末端同时接地时，由于两端接地电位不同及电缆外皮电阻的存在，在两地之间引起50Hz的地电位差，从而产生干扰信号电压。当干扰信号被叠加在视频信号上时，使正常图像上出现很宽的横暗带等。 4、谐波干扰： 谐波干扰主要表现在大电流或高电压的电力线周围，是电力电缆向四周的辐射信号，其频率为2500Hz和125000Hz，主要干扰视频信号的低频段。 5、传输线路干扰： 视频线缆质量不好，屏蔽性能差（屏蔽层稀疏或非铜介质屏蔽层等），线缆电阻过大，而造成的视频信号严重衰减等。
6、不洁净电源干扰： 比如本电网中有大功率可控硅调频调速装置、可控硅整流装置、可控硅交直流变换装置等，都会对电源产生污染。不洁净电源使摄像机和其它有源设备工作不稳定，进而形成干扰。 监控中遇到是视频干扰 在目前的监控系统中常常因为图像干扰而直接影响工程质量，而排除干扰是施工人员最头疼的事。常见的干扰有木纹状的干扰、较深较乱的大面积网纹干扰、若干条间距相等的竖条干扰、由传输线引入的空间辐射干扰，下面就这几种情况谈谈解决的方法： 1. 木纹状的干扰
PCB 中集成电路的天线效应 如摩尔定律所述，数十年来，集成电路的密度和性能迅猛增长。众所周知，这种高速增长的趋势总有一天会结束，人们只是不知道当这一刻来临时，集成电路的密度和性能到底能达到何种程度。随着技术的发展，集成电路密度不断增加，而栅氧化层宽度不断减少，超大规模集成电路中常见的多种效应变得原来越重要并难以控制。天线效应便是其中之一。在过去的二十年中，半导体技术得以迅速发展，催生出更小规格、更高封装密度、更高速电路、更低功耗的产品。本文将讨论天线效应以及减少天线效应的解决方案。 天线效应 天线效应或等离子导致栅氧损伤是指：在MOS集成电路生产过程中，一种可潜在影响产品产量和可靠性的效应。 目前，平版印刷工艺采用“等离子刻蚀”法（或“干法刻蚀”）制造集成电路。等离子是一种用于刻蚀的离子化/活性气体。它可进行超级模式控制（更锋利边缘/更少咬边），并实现多种在传统刻蚀中无法实现的化学反应。但凡事都有两面性，它还带来一些副作用，其中之一就是充电损伤。 等离子充电损伤是指在等离子处理过程中，MOSFET中产生的栅氧化层的非预期高场应力。在等离子刻蚀过程中，大量电荷聚集在多晶硅和金属表面。通过电容耦合，在栅氧化层中会形成较大电场，导致产生可损伤氧化层并改变设备阀值电压（VT）的应力。如下图所示，被聚集的静电荷被传输到栅极中，通过栅氧化层，被电流隧道中和。
显而易见，暴露在等离子面前的导体面积非常重要，它决定静电荷聚集率和隧穿电流的大小。这就是所谓的“天线效应”。栅极下的导体与氧化层的面积比就是天线比率。一般来讲，天线比率可看做是一种电流倍增器，可放大栅氧化层隧穿电流的密度。对于给定的天线比率来说，等粒子密度越高，隧穿电流越大。更高的隧穿电流意味着更高的损伤。 导体层模式刻蚀过程——累积电荷量与周长成正比。 灰化过程——累积电荷量与面积呈正比。 接触刻蚀过程——累积电荷量与通过区域的面积成正比。 天线比率（AR）的传统定义是指“天线”导体的面积与所相连的栅氧化层面积的比率。传
设备工作原理及性能 一、天线 1、工作原理：用金属导线、金属面或其他介质材料构成一定形 状，架设在一定空间，将从发射机馈给的射频电能转换为向空间辐射的电磁波能，或者把空间传播的电磁波能转化为射频电能并输送到接收机的装置。 2、互易定理：一般天线都具有可逆性，即同一副天线既可用作发 射天线，也可用作接收天线。同一天线作为发射或接收的基本特性参数是相同的。 3、天线的分类： （1）按工作性质可分为发射天线和接收天线。 （2）按用途可分为通信天线、广播天线、电视天线、雷达天线等。 （3）按工作波长可分为超长波天线、长波天线、中波天线、短波天线、超短波天线、微波天线等。 （4）按结构形式和工作原理可分为线天线和面天线等。描述天线的特性参量有、、增益、、辐射效率、极化和频（5）天线按维数来分可以分成两种类型： 一维天线和二维天线 ○1一维天线由许多电线组成，这些电线或者像手机上用到的直线，或者是一些灵巧的形状，就像出现电缆之前在电视机
上使用的老兔子耳朵。单极和双级天线是两种最基本的一维天线。 ○2二维天线变化多样，有片状（一块正方形金属）、阵列状（组织好的二维模式的一束片），还有喇叭状，碟状。 （6）天线根据使用场合的不同可以分为： 手持台天线、车载天线、基地天线三大类。 ○1手持台天线就是个人使用的天线，常见的有橡胶天线和天线两大类。 ○2车载天线是指原设计安装在车辆上通讯天线，最常见应用最普遍的是吸盘天线。车载天线结构上也有缩短型、四分之一波长、中部加感型、八分之五波长、双二分之一波长等形式的天线。 ○3天线在整个通讯系统中具有非常关键的作用，尤其是作为通讯枢纽的通信台站。常用的基地台天线有高增益天线、四环阵天线（八环阵天线）、定向天线。 4、天线的方向性 发射天线的基本功能之一是把从取得的能量向周围空间辐射出去基本功能之二是把大部分能量朝所需的方向辐射。 5、极化损失 垂直极化波要用具有垂直极化特性的天线来接收，水平极化波要用具有水平极化特性的天线来接收。右旋圆极化波要用具有
一、电过应力 1.ESD 静电泄放（简称ESD，electrostaticdischarge ）是由静电引起的一种电过应力形式，在版图设计时，一般对易损的焊盘增加特殊的保护结构来使ESD失效降至最低。 ESD是芯片制造和使用过程中最易造成芯片损坏的因素之一。ESD产生的主要途径 人体接触：带静电的人手触摸芯片 机器接触：制造过程中，与机器接触 自产生电荷：已封装芯片在组合或运输过程中产生电荷 人体在某种环境中可以存放1.5KV~2KV的静电压，这样高的电压可产生1.3A的峰值电流，如果施以未保护的芯片的PAD上，将有可能击穿MOSFET的源漏通道或多晶硅栅。 常规IC一般要求可以承受2KV的静态电压，某些特殊IC要求承受20KV HBM的静电电压。 电压引起的破坏： 介质击穿：击穿典型MOSFET的栅介质，导致栅和衬底短路。 结击穿：如果管脚连接着扩散区，那么在栅氧化层击穿之前还可能发生雪崩击穿 电流引起的破坏： —薄膜层发生破裂 —极大的电流密度可使金属连线移动并穿过接触，使PN结短路 在集成电路版图设计中，所有的易损管脚必须有与PAD连接的ESD保护结构。 —只与MOS的栅或淀积电容电极连接的管脚极易受ESD损坏，所以在芯片的I/O PAD需特别注意ESD保护 —连接到相对小扩散区的关键也容易出现ESD诱发的结损害，版图设计者一般会给这些管脚都增加 ESD
保护器件。 —一些特殊的管脚可以抗ESD，因此可以不加防护。典型的功率管的管脚会与大的扩散区连接，这类管脚可以不加ESD保护电路。 2.电迁移： 集成电路中电迁移是由极高的电流密度引起的缓慢的损耗现象，移动的载流子对静止的金属原子的影响引起了金属的逐渐移位。铝的电流密度接近 5X105A/cm2时，电迁移现象变得很明显。由于金属层厚度很薄，所以在亚微米工艺中最小线宽的金属在几毫安的电流下就会出现电迁移。 电迁移引起金属原子逐渐移出，形成空隙，这使得连线的有效横截面积减小引起连线剩余部分的电流密度增大，电迁移现象更加明显并逐渐结合，最终切断连线，导致断路。 防止电迁移的主要方法是改善工艺。现代工艺中通常是在铝中掺入铜来增强抗电迁移能力。在深亚微米工艺中，逐渐使用纯铜来增加抗电迁移能力。 工艺技术可以减小电迁移，但是仍然存在不能超越的最大电流密度，因此每个工艺的设计规则都定义了单位宽度的最大允许的电流。对于不通过氧化层台阶的连线。典型值为2mA/um，通过氧化层台阶的连线，可承受的电流密度变差。比较保险的做法是按1mA/um的电流密度来布线。注意这只是典型值，不代所有给定的工艺。例如使用的CSMC 0.5um的工艺电流密度1.5mA/um，保险的做法可能是按照0.75mA/um的密度来进行布线。 3.介质击穿： 现代CMOS工艺和BiCMOS工艺使用超薄的介质层，典型5V CMOS工艺晶体管栅氧化层厚度只有20nm厚，1.8V(0.18um)的栅氧化层厚度9nm.所以如此薄的介质层极易受电过应力的损坏。 4.天线效应： 干法刻蚀需要使用很强的电场驱动离子源，在蚀刻gate poly和氧化层边的时候，电荷可能积累在gatepoly 上，并产生电压足以使电流穿过gate的氧化层，虽然这种状况通常不会破坏gate氧化层，但会降低其绝缘程度。这种降低程度于gate氧化层面积内通过的电荷数成正比。每一poly区积累的正电荷与它的面积成正比，如果一块很小的gate氧化层连接到一块很大的poly 图形时，就可能造成超出比例的破坏，因为大块的poly 区就像一个天线一样收集电荷，所以这种效应称为天线效应。 天线效应也会发生在source/drain的离子植入时。 天线效应与poly和gate氧化层的面积之比成正比（对于pmos和nmos,要分开计算gate氧化层的面积，因为它们的击穿电压不同）。当这个比值达到数百倍时，就可能破坏氧化层。大多数的layout中都可能有少数这样大比值的poly图形。 天线效应产出的静电破坏也会发生在M1刻蚀时，如果M1接到扩散区时，极少会产生静电破坏，因为扩散区可以卸掉静电，所以TOP Metal一般不用考虑天线效应的问题（基本每条TopMetal都会接到扩散区上）。对于没有接到扩散区的下层金属（如M1）当其接至Gate 时如果面积过大，就极易产生天线效应。解决方法： 1.在下层金属上加一个Top Metal的跳线. 2.如果无法加跳线，则可以连接一个最小的N+/P-epi或P+/Nwell的二极管。 二、玷污 1.干法腐蚀 潮湿环境中，暴露的金属灰被腐蚀，只需要微量的水就可以进行这样的腐蚀。 虽然现代的塑料封装防水能力较强，但是只要时间足够，湿气最终仍然可以渗透任何塑料封装。
第二讲电小天线原理和分析 一、电小天线的概念 电小天线就是指最大几何尺寸远远小于波长（0.1 以下量级）的天线。所有手机内置天线都是电小天线。 当天线的尺寸与波长相比很小时，其实质就是一个带有少量辐射的电感器或电容器。它仍然是整个天线系统的一个分支，与一般大天线相比并无本质差别，只是其电尺寸小，所以有特别需要注意的一些方面。 二、电小天线电特性分析 1．方向性 在上一讲介绍天线基本原理时曾介绍天线的辐射方向系数D的概念。它反映了辐射能量的集中程度。假设在最大辐射方向上某点上某一实际天线与各向同性天线在该点产生相同的场强，则方向系数等于： 其中表示辐射功率。电流元或磁流元的方向图都呈苹果状8字型，方向系数为 1.5。而电小天线的电尺寸很小，因此其方向图接近电流元或磁流元的方向图，因此其方向系数接近1.5。半波偶极子天线的方向系数则为1.64。 2．辐射效率 辐射效率的定义是： 其中是辐射电阻，是损耗电阻。在损耗电阻中包括天线自身的欧姆损耗还包括馈线和匹配网络中的损耗电阻，即：
其中是天线上的损耗电阻，是馈线和匹配网络中的损耗电阻。 一般来说在提到天线效率时并不考虑，但由于小天线和匹配电路密切相关，比如一个小的电容性天线，由于天线输入容抗很高，电阻很小，如果要求此天线和发射机匹配，则在匹配电路中必然要求引入一个串连的大电感使之调谐，并通过变换将低阻值变换为所需的电阻值。这是匹配电路必然带来可观的损耗，所以考虑电小天线 的效率必须将计入，以便于对比各种电小天线的性能。 [注意] 上式中的各项电阻应归算于同一电流，或者是波幅电流或者是平均电流。 从辐射效率的定义式可知，提高辐射效率的途径不外乎从提高辐射电阻和降低损耗电阻入手。 [思考] 为什么手机天线设计中提倡尽量不使用匹配电路，或匹配元件尽量少？ 3．增益 根据天线增益公式： 要提高增益则应设法提高辐射效率和方向系数，但对电小天线来说，由于 ，所以提高增益的途径，主要依赖于提高天线的辐射效率。 同时由此也可以看出，在电小天线中，提高增益和提高辐射效率是等效的。在手机天线中，有时也使用总辐射功率（TRP）的概念，即天线的总辐射功率，可以通过 天线在空间各方向上的增益求积分得到。电小天线中的增益（G）、辐射效率（） 和总辐射功率（TRP）是三个相互关联的概念，当其中一个性能得到改善时，另外两个性能也随之改善。 4．输入阻抗 天线输入阻抗定义为天线输入端的电压和电流之比。的有功和无功分量分
10条EMC设计建议 1. 地平面的设计。低感抗的地回路是PCB设计过程中抑制EMC问题的最有效方法。扩大地平面区域，降低地回路的感抗，可以有效地降低辐射和串扰。 信号的地回路设计有多种方法，较差的方法是将器件随意地接到地网络。这种高感抗的地回路设计会引起不可预期的EMC问题。 推荐的方法是用一个完整的地平面为信号回流提供最低阻抗的路径。显然，对于两层PCB，完整地平面是不切实际的。在这种情况下，设计者可以使用地网格的方法，如图1a所示。在这种情况下，回路感抗大小取决于网格间距大小。 信号的回流是非常重要的。更长的回流路径意味着更大的回流路径，由此带来天线效应和向外辐射能量。因此，信号回流应该走最短的路径，直接连到地平面。单点连接所有点，再把它们连到一起接到地平面是不可取的，这样不仅增加电流环路大小，而且增加了地弹的可能性。图1b示意了推荐的器件到地平面的连接方式。 法拉第电笼是另外一个减小EMC问题的办法。法拉第电笼是在PCB外围四周增加一圈地缝合孔，注意电笼外面不走线。 如图1c所示，法拉第电笼有效地抑制了PCB到/来自板外的辐射/干扰。在表层推荐用一条宽度为200~400mils的地线将所有GND孔连接；在信号层，推荐用一条宽度为20~40mils 的地线将这些GND孔连接，但不建议连线成环路。 2. 器件隔离。根据功能，将元器件分组，不同组放在PCB板上的不同位置，如模拟信号、数字信号、电源部分，低速信号和高速信号等。各组信号应在它们各自分配区域内，信号经过不同组之间（从一个子系统到另外一个），应当在边界处增加过滤措施。 3. 叠层设计。多于两层板的设计，应当有一个完整的地平面。在四层板……应当注意，在高速信号层和高速信号线之间应当有GND层。对于两层板，完整的GND平面不现实，可以采用地格点的方式。如果没有单独的电源平面，建议在电源走线下方平行走GND线以保证供电的稳定。
天线功能与工作原理 一、天线功能与工作原理 (3) 二、天线的分类 (6) 三、性能指标与检测方法 (9) 四、天线结构和质量保证 (14) 五、天线选型原则 (20) 一、天线功能与工作原理用来进行无线通讯的手机和基站，在空中是通过无线电波来传递信息的，需要有无线电波的辐射和接收。在无线电技术设备中，用来辐射和接收无线电波的装置称为天线。天线的功能首先在于辐射和接收无线电波，但是能辐射或接收电磁波的装置并不一定都能用来作为天线，任何高频电路，只要不被完全屏蔽，都可以向周围空间辐射电磁波，或者从周围空间接收电磁波，但是并非任何高频电路都能用作天线，因为辐射或接收效率有高有低，为了有效地辐射或接收电磁波，天线的结构形式应该满足一定的要求。例如，像平行双导线传输线这样的封闭结构就不能用作天线，因为双导线传输线在周围空间
激发的电磁场很微弱，终端开路的平行双导线传输线上的电流呈驻波分布。在两根互相平行的导线上，电流方向相反，线间距离远小于波长，所激发的电磁场在两线外部大部分空间中，由于相位相反而相互抵消。如果把两根导线的末端逐渐张开，辐射就会逐渐增强，当两根线完全张开时，张开的两臂短于半波长，上面电流的方向相同，在周围空中激发的电磁场在某些方向由于相位关系而互相抵消，在大部分方向则互相叠加，或者部分叠加、部分抵消，使辐射显著增强，这样的结构称为开放式结构，由末端开路的平行双导线传输线张开而成的天线，就是通常的对称振子天线。作为基站天线，常常要求天线在水平面内向所有方向（一圈360o）均匀地辐射（或对所有方向具有同等的接收能力），具有这种特性的天线，叫做全向天线。而对某些基站天线，只要求能覆盖含有一定角度的一个扇区，这种天线叫做定向天线，对这种天线要求只向待定的扇形区域辐射（或只接收来自特定扇形区域的无线电波），在其它方向不辐射或辐射很弱（不能接收或接收能力很弱）。也就是说，要求天线具有所谓方向性。如果天线没有方向性，无线电波呈球形向外均匀辐射，即所谓无方向性天线。此时，对发射天线来说，所辐射的功率中只有很少一部分到达所需要的方向，大部分功率浪费在不需要的方向上；对接收天线来说，在接收到所需要的信号同时，还接收到来自其它方向的干扰和噪声，甚至使信号完全淹没在干扰和噪音中。因此，一副好的天线，在有效的辐射或接收无线电波的同时，还应该具有完
《PCB Layout EMC 设计参考规则》 1、 概述 经验告诉我们，修改PCB layout 成功解决EMI 的案例很多， PCB 已成为EMI 设计的关键。总结多年的经验，得出13条经典的设计规则。希望通过理解和运用13条经典 EMI 规则，并在PCB layout 过程中进行控制，减少PCB 修改次数，提高研发效率。 本规则针对高速数字信号PCB 设计，适用于双面板、四层板及多层板。 2、 EMI 噪声模型 差模计算公式：E=1.316×10-14（f 2·A·I）/r f ，差模电流的频率，单位是Hz ； A ，差模电流的环路面积，单位是m 2； I ，差模电流强度，单位是A ； r，观察点到差模电流环路的距离，单位是m。 共模计算公式：E=1.26×10-6 （f ·I·l）/r f，共模电流频率，单位是Hz； I，共模电流，单位是A； l，电缆长度，单位是m； r ，测量天线到电缆的距离，单位是m 。 3、抑制共模辐射设计 共模辐射是 EMI 最主要的干扰，通常是由于电路板地的“不平整”导致的，或者连接 Cable 线两端地电位的高低差而导致连接线变成辐射天线。线路板则是由于地阻抗而引起电位高低不平，从而能量由高到低有了辐射的条件。所以PCB 排版时要特别注意 PCB 地阻抗问题，从而减小其产生的干扰。 减小共模辐射常用的方法： （1）降低地阻抗以减小地电位差； （2）使用去耦电容 ； （3）使用铁氧体磁环 ； （4）使用共模滤波器（电源/信号）
3.1 抑制共模辐射的PCB设计 ①、双面板尽量减少Bottom层走线，保证信号流向的地平面连续，不产生明显的地平面分割； ②、四层及多层板应有完整的地网络平面层； ③、良好的螺丝孔接地设计，保证螺丝孔与整机的系统地良好接触； ④、高速信号的Cable线端的地平面尽量完整并与系统地良好接触，比如增加接地泡棉、增加接地片（建议深入了解整机结构，了解整机接地设计） ⑤、保证IC每个供电管脚都有退藕电容设计； ⑥、四层板及多层板电源分区四周增加退藕电容，避免电源平面与地平面产生谐振； 4、抑制差模辐射设计 信号流出至信号流入形成信号环路,每个环路都相当于一个天线，这是差模干扰发生原因，也是PCB 设计中EMI 控制的关键。设计时要了解每一关键信号的流向，关键信号要靠近回流路径布线，确保其环路面积最小。 减小差模辐射常用的方法： （1）降低电路的工作频率； （2）减小信号电流的环路面积A； （3）减小信号的电流强度。 注意：广义地平面包括地网络平面和电源平面，下文所指地平面为广义地平面。 下面将详细的介绍抑制差模辐射设计的13条规则 4.1 EMC设计规则一：完整的信号参考平面 4.1.1 适用对象：阻抗控制信号线（主要包括：HDMI、USB、LVDS等） 4.1.2 设计规则：保证信号参考平面完整 四层板及多层板设计： ①、微带信号线的参考平面为距离信号最近的地平面，保证信号路径的参考平面完整； ②、带状信号线的参考平面为距离信号最近的上下两层地平面，保证信号路径的参考平面完 整。 双面板设计： ①、信号在Top层走线，Bottom层为参考平面，保证信号路径的参考平面完整； ②、信号在Top层走线，包地线为参考平面，保证包地线从源端到接收端的包地线连续， 保证包地线宽度≥20mil，400mil内有接地孔； ③、信号在Bottom层走线，Bottom层包地线为参考平面，保证包地线从源端到接收端的包 地线连续，保证包地线宽度≥20mil。 4.2 EMC设计规则二：连续的信号回路 4.2.1 适用对象：高速数字信号（主要包括：DDR部分、CLOCK、DATA信号等） 4.2.2 设计规则：保证信号回路连续 ①、信号线不出现跨岛； ②、信号线的回流路径不出现200mil以上的绕道；见右图 ③、信号线换层，200mil内必须有回流电容； ④、采用包地实现信号回流，信号线距离地网络不超过10mil； 4.3 EMC设计规则三：对高速和敏感信号采用包地处理 4.3.1 适用对象：高速信号（CLK、HDMI、DDR、I2S）和音视频信号 4.3.2 设计规则： ①、高速信号（CLK I2S DDR HDMI）和音视频敏感信号需要包地；