elf文件格式学习总结
pcb设计心得体会范文 一些基本操作，对更深层的有些就不是很了解了。但是时间有限，只有一个星期实训pcb电路板，老师能教给我们的也只有这么多了，剩下的只有靠我们自己回去自己学习了，作为电子工程系的一名学生，深知掌握这些装也软件的重要性，因为以后我们从事的技术工作需要这些软件工具。 第一天搭接电路，还比较简单，只是有点麻烦，电路搭接好后就要开始封装各个元器件的封装，这就需要很大的耐心，一个一个元器件的进行封装，还不能弄错，不然后面就生成不了报表，生成不了报表，后面进行电路板设计的时候就会导入错误，以致不能进行电路板设计。后面用pcbediter 进行设计电路板设计要导入报表，然后才能开始布局和布线，由于导入的库文件里面没有sop8和sop28两个焊盘的封装，因此在进行设计电路板之前，要先设计那两个器件的焊盘的封装，然后导入库函数，才能导入报表的时候不会报错。不过导入的时候也遇到了一些问题，会提示二极管的管脚不匹配，譬如多一个2脚，少一个3角，然后就觉得很神奇，二极管就只有两个管脚怎么会有3脚了。后面通过老师的讲解，
才明白，原来设计电路板的时候只认封装，不认元器件，是根据封装导入元器件，因此在设计封装的时候，管脚是怎么设计，在原理图里面就要把元器件的管脚改成和封装一样，后面把原理图的管脚改成和导入库函数里面的封装一样，提示就没有了，不过后面又遇到一些小问题，譬如说，下划线写成横线了，然后就有报错，找不到元器件的封装。这给我警示，在原理图的时候，要仔细认真的把管脚封装写对，最然会很麻烦。后面导入报表，开始设计电路板，先开始是布局，大致步好后，然后就开始用软件自带的自动布线，结果发现有很多蝴蝶结，为什么要自动布线，因为最开始我认为如果自动布线可以的话，那手动布线肯定也可以，结果后面一直自动布线不成功。后面老师讲解，才知道，不一定要自动布线成功才能手动布线，浪费了好多时间，以至于后面都要重新排，因为最开始没有把原理图的元器件分块布局，完全是凭感觉乱布局的，后面就是一大片密密麻麻的线，而且很多元器件接点的线都有点长。后面按块先布局，然后再整体布局，然后再微小变动，这样，线明显变少了，而且元器件的接点的线都很少很长了，这样就方便后面的布线了。所以说，布局那是相当的重要啊，先考虑局部，然后再考虑整体。布局步好后，布线就很快了，也没有花多少时间布局，步好后，看了下，还是感觉蛮好的，再没有布电源和地线的情况下，总共打了21个孔，总之，布线的图看起还是蛮自
PE文件格式详解（一）――基础知识 什么是PE文件格式： 我们知道所有文件都是一些连续（当然实际存储在磁盘上的时候不一定是连续的）的数据组织起来的，不同类型的文件肯定组织形式也各不相同；PE文件格式便是一种文件组织形式，它是32位Wind ow系统中的可执行文件EXE以及动态连接库文件DLL的组织形式。为什么我们双击一个EXE文件之后它就会被Window运行，而我们双击一个DOC文件就会被Word打开并显示其中的内容；这说明文件中肯定除了存在那些文件的主体内容（比如EXE文件中的代码，数据等，DOC文件中的文件内容等）之外还存在其他一些重要的信息。这些信息是给文件的使用者看的，比如说EXE文件的使用者就是Window，而DOC文件的使用者就是Word。Window可以根据这些信息知道把文件加载到地址空间的那个位置，知道从哪个地址开始执行；加载到内存后如何修正一些指令中的地址等等。那么PE文件中的这些重要信息都是由谁加入的呢？是由编译器和连接器完成的，针对不同的编译器和连接器通常会提供不同的选项让我们在编译和 联结生成PE文件的时候对其中的那些Window需要的信息进行设定；当然也可以按照默认的方式编译连接生成Window中默认的信息。例如：WindowNT默认的程序加载基址是0x40000；你可以在用VC连接生成EXE文件的时候使用选项更改这个地址值。在不同的操作系统中可执行文件的格式是不同的，比如在Linux上就有一种流行的ELF格式；当然它是由在Linux上的编译器和连接器生成的，
所以编译器、连接器是针对不同的CPU架构和不同的操作系统而涉及出来的。在嵌入式领域中我们经常提到交叉编译器一词，它的作用就是在一种平台下编译出能在另一个平台下运行的程序；例如，我们可以使用交叉编译器在跑Linux的X86机器上编译出能在Arm上运行的程序。 程序是如何运行起来的： 一个程序从编写出来到运行一共需要那些工具，他们都对程序作了些什么呢？里面都涉及哪些知识需要学习呢？先说工具：编辑器－》编译器－》连接器－》加载器；首先我们使用编辑器编辑源文件；然后使用编译器编译程目标文件OBJ，这里面涉及到编译原理的知识；连接器把OBJ文件和其他一些库文件和资源文件连接起来生成EXE文件，这里面涉及到不同的连接器的知识，连接器根据OS的需要生成EXE文件保存着磁盘上；当我们运行EXE文件的时候有W indow的加载器负责把EXE文件加载到线性地址空间，加载的时候便是根据上一节中说到的PE文件格式中的哪些重要信息。然后生成一个进程，如果进程中涉及到多个线程还要生成一个主线程；此后进程便开始运行；这里面涉及的东西很多，包括：PE文件格式的内容；内存管理（CPU内存管理的硬件环境以及在此基础上的OS内存管理方式）；模块，进程，线程的知识；只有把这些都弄清楚之后才能比较清楚的了解这整个过程。下面就让我们先来学习PE文件格式吧。
pcb设计心得体会范文 篇一：PCB电路板设计总结 经过五天的PCB电路板训练，通过对软件的使用，以及实际电路板的设计，对电路板有了更深的认识，知道了电路板的相关知识和实际工作原理。同时也感受到了电路板的强大能力，怪不得现在的电路都是采用集成的电路板电路，因为它实在是有太多的好处，节约空间，方便接线，能大大缩小电路的体积。方便人类小型电器的发明。但是电路板也有一定缺陷，就是太小了，散热不是特别好，这就使得器件的性能不能像想象中那么好。 通过使用，不得不说cadence软件确实很好用，功能太强大，而且也很方便使用，接线，布线，绘制电路板等，很方便使用，不过有一点就是，器件接线的时候不能直接把器件接到导线上，这点不够人性化。虽然说，软件学了五天时间，不过对软件使用还不是能完全掌握，只能掌握一些基本操作，对更深层的有些就不是很了解了。但是时间有限，只有一个星期实训PCB电路板，老师能教给我们的也只有这么多了，剩下的只有靠我们自己回去自己学习了，作为电子工程系的一名学生，深知掌握这些装也软件的重要性，因为以后我们从事的技术工作需要这些软件工具。 第一天搭接电路，还比较简单，只是有点麻烦，电路搭接好后就要开始封装各个元器件的封装，这就需要很大的耐心，一个一个元器件的进行封装，还不能弄错，不然后面就生成不了报表，生成不了报
表，后面进行电路板设计的时候就会导入错误，以致不能进行电路板设计。后面用PCB Editer 进行设计电路板设计要导入报表，然后才能开始布局和布线，由于导入的库文件里面没有sop8和sop28两个焊盘的封装，因此在进行设计电路板之前，要先设计那两个器件的焊盘的封装，然后导入库函数，才能导入报表的时候不会报错。不过导入的时候也遇到了一些问题，会提示二极管的管脚不匹配，譬如多一个2脚，少一个3角，然后就觉得很神奇，二极管就只有两个管脚怎么会有3脚了。后面通过老师的讲解，才明白，原来设计电路板的时候只认封装，不认元器件，是根据封装导入元器件，因此在设计封装的时候，管脚是怎么设计，在原理图里面就要把元器件的管脚改成和封装一样，后面把原理图的管脚改成和导入库函数里面的封装一样，提示就没有了，不过后面又遇到一些小问题，譬如说，下划线写成横线了，然后就有报错，找不到元器件的封装。这给我警示，在原理图的时候，要仔细认真的把管脚封装写对，最然会很麻烦。后面导入报表，开始设计电路板，先开始是布局，大致步好后，然后就开始用软件自带的自动布线，结果发现有很多蝴蝶结，为什么要自动布线，因为最开始我认为如果自动布线可以的话，那手动布线肯定也可以，结果后面一直自动布线不成功。后面老师讲解，才知道，不一定要自动布线成功才能手动布线，浪费了好多时间，以至于后面都要重新排，因为最开始没有把原理图的元器件分块布局，完全是凭感觉乱布局的，后面就是一大片密密麻麻的线，而且很多元器件接点的线都有点长。后面按块先布局，然后再整体布局，然后再微小变动，这样，线明显变
第1章文件格式 1.1 Executable and Linking Format (ELF) 1.1.1整体结构 ELF对象格式用于目标文件(.o扩展名)和执行文件. 有些信息只出现在目标文件或执行文件中. ELF文件由下列部件构成. ELF header必须放在文件的开始;其他部件可以随便排放(ELF header给出了其他部件的偏移量). 1.1.2ELF头[ELF Header] ELF头包含目标文件的一般信息;具有如下结构(from elf.h): #define EI_NIDENT 16 typedef struct { unsigned char e_ident[EI_NIDENT]; Elf32_Half e_e_type; Elf32_Half e_machine; Elf32_Word e_version; Elf32_Addr e_entry; Elf32_Off e_phoff; Elf32_Off e_shoff; Elf32_Word e_flags; Elf32_Half e_ehsize; Elf32_Half e_phentsize; Elf32_Half e_phnum; Elf32_Half e_shentsize; Elf32_Half e_shnum; Elf32_Half e_shstrndx; }; ELF头域描述:
1.1.3程序头[Program Header] 程序头为一结构数组,每个元素描述执行文件的一个可载入段. 元素结构如下(from elf.h): typedef struct { Elf32_Word p_type; Elf32_Off p_offset; Elf32_Addr p_vaddr; Elf32_Addr p_paddr; Elf32_Word p_filesz; Elf32_Word p_memsz; Elf32_Word p_flags; Elf32_Word p_align; } Elf32_Phdr;
干货-PCB设计经验总结 随着新能源汽车的发展，汽车电气化越来越严重，相关的EMC问题也越来越突出，因此为了从根本上降低EMC的风险，需要从设计阶段尤其是PCB layout 入手，来防患于未然。下面是一位从业十余年的硬件工程师的经验笔记！ 如觉得有帮助欢迎支持转发分享给更多需要的人！ 叠层： 1.电源和地的平面尽可能近（利于电源噪声高频滤波） 2.信号层：避免两信号层相邻（如果必须相邻，加大两层间距）； 3.电源层：避免两电源层相邻； 4.外层：铺地； 布线： 5.关键信号线：避免跨分割（参考平面）； 6.关键信号线：“换层不换面（参考平面）”； 7.关键信号线：长度尽可能短； 8.关键信号线：位置远离PCB板边缘及接口； 9.信号线：不能跨越分割间隙布线（否则电磁辐射及信号串扰剧增）;
10.信号线：换层（返回路径）必须跨分割时，须使用过孔或滤波电容（10nf）； 11.总线：相同功能的并行布置，中间勿参杂其他信号； 12.接收发送信号：分开布线，勿交叉； 13.高速信号线：走线宽度勿突变； 14.电源：电源线不要形成环路（近似包裹的环路） 15.地：地线不要形成环路（近似包裹的环路）; 16.地：干扰源的地勿与信号地就近共用（晶振等干扰源的地不干净）; 17.地：多芯片并排共电源与地时，电源与地的主线路宜在芯片同侧（回流面积小）； 18.分割：模拟地与数字地分割布线，建立“地连接桥”，如有必要进行磁珠滤波； 19.分割：电源/地平面分割需合理（否则高速信号存在EMI、EMC风险）; 20.拐角走线：优选45度（降低拐角对走线阻抗影响） 21.拐角走线：长度越长越好（降低拐角对走线阻抗影响） 22.拐角走线：过孔处上下走线拐角要求同上； 23.高频干扰源：下方禁止布线（晶振、开关电源等干扰源）； 24.高频干扰源：附近尽量避免布电源主路线（晶振、开关电源等干扰源）； 25.接插件：下方禁止布线； 电源滤波： 26.滤波区域为原理信号区域（降低耦合）； 27.高频滤波电容需靠近电源PIN脚（容值越小越近）；
PCB设计总结 、概述 PCB是一个连接电子元器件的载体。PCB设计是一个把原理设计上的电气连接变成实实在 在的，可用的线路连接。简单的PCB设计就是将器件的管脚按照一定的需要连通，但对于 高速，高密度的PCB设计，涉及到很多的方面，包括结构方面，信号完整性，EMC，EMI， 电源设计，加工工艺方面等等。 、布局 1材料 PCB材料很多，我们目前使用的基本都是FR4的，TG参数（高耐热性）是一个很重要的指 标，一般结构工程师会在他们提供的cutout里面给出TG参数的要求。 2合理的层数安排 一块板PCB层数多少合适，要基于生产成本和信号质量需求两方面考虑。对于速度低，密度小的板块，可以考虑层数少些，对于高速，高密度板，要尽可能多的安排完整的电地层，以保证较好的信号质量。 3电源层和地层 3.1、电源层和地层的作用和区别 电源层和地层都可以作为参考平面，在一定程度上来说他们是一样的。但是，相对来说，电源平面的特性阻抗较高，与参考平面存在较大的电位势差。而地平面作为地基准，地平面的屏蔽作用要远远好于电源屏幕，对于重要信号，最好选择地平面作为参考屏幕。 3.2、电源层，信号层，地层位置 A、第二层为地层，用于屏蔽器件（如果有更重要的信号需要地，可以进行调整） B、所有信号层都有参考平面。 C、最好不要相邻信号层，有的话，要安排信号走向为垂直方向。 D、关键信号参考平面为完整的地平面不跨分割区。
3.3、几种常用的板子的叠层方案 四层版 BOT 在该方案中表层具有较好的信号质量，对器件也有较好的屏蔽，使电源层和地层距离适当拉近，可以降低电源地的分布阻抗，保证电源地的去耦效果。 其它一些方案参考 paul wang发的一份emc规范。
电子产品设计经验总结之PCB设计 1. 根据线路板厂家的能力设定线路板基本参数 根据沧州一带线路板厂的水平，按下列参数设计线路板质量应能保证： *最小导线宽度：8mil； *最小导线间距：8mil； *最小过孔焊盘直径：30 mil； *最小过孔孔径：16 mil； * DRC检查最小间距：8mil； 2. 线路板布局 *固定孔和线路板外形按结构要求以公制尺寸绘制； *螺钉固定孔的焊盘要大于螺钉帽和螺母的直径，以M3的螺钉为例，其焊盘直径为6.5mm，钻孔直径为3.2mm。 *外围接插件位置要总体考虑，避免电缆错位、扭曲； *其他器件要以英制尺寸布置在最小25 mil的网格上，以利布线； *按功能把器件分成多个单元，在显示网络飞线的情况下把单元的各个器件定位； *把各个单元移到线路板的合适位置，利用块移动和旋转功能使大部分走线合理； *模拟电路与数字电路分片布置，数字部分的电流尽量不要穿越模拟区； *模拟电路按信号走向布置，大信号线不得穿越小信号区； *晶体和连接电容下方不得走其他信号线，以免振荡频率不稳； *除单列器件外只允许移动、旋转，不得翻转，否则器件只能焊于焊接面； *核对器件封装 同一型号的贴片器件有不同封装。例如SO14 塑料本体宽度有0.15英寸（3.8mm）和5.1mm的区别。 *核对器件安装位置 器件布局初步完成后，应打出1:1的器件图，核对边沿器件安装位置是否合适。 3. 布线
3.1 线宽 信号线：8～12mil； 电源线：30～100mil（A级电源线可用矩形焊盘加焊裸导线以增加通过电流量）； 3.2 标准英制器件以25 mil间距走线。 3.3 公制管脚以5 mil间距走线，距离管脚不远处拐弯，尽量走到25 mil 网格上，便于以后导线调整。 3.4 8mil线宽到过孔中心间距为30mil。 3.5 大量走线方向交叉时可把贴片器件改到焊接面。 3.6 原理图连线不见得合理，可适当修改原理图，重作网络表，使走线尽量简洁、合理。 * 62256 RAM芯片的数据、地址线可不按元件图排列； * MCU 的外接IO管脚可适当调整； * 地址锁存芯片的引脚可适当变动，但要注意信号的对应关系； * CPLD和GAL的引脚可适当调整。 3.7在用贴片管脚较多的器件时，布线不一定坚持横竖各在一面的原则，应以走线简洁、合理为准。 3.8 预留电源和地线走线空间。 3.9 电源线换面时最好在器件管脚处，过孔的电阻较大。 3.10 不应连接的器件有飞线，可能是原理图网络标号相同所致，应修改原理图。 4. 线间距压缩 在引线密度较高，差几根线布放困难时可采取以下办法： * 8mil线宽线间距由25 mil改为20 mil； *过孔较多时可把经过孔的相反方向的走线调整到一排； *经过孔的走线弯曲，压缩线间距； * 5. DRC检查 DRC检查的间距一般为10 mil，如布线困难也可设为8 mil。 布地网前应作一次DRC检查，即除GND没布线外不得有其他问题。如发现问题也容易处理。 6. 佈地网（铺铜） 佈地网首先能减小地线电阻，即减小由地线电阻（电感）形成的电压降，使电路工作稳定。另外也可减少对外辐射，增强电磁兼容性。早期采用网格，近来很多采用连在一起的铜箔。 佈地网用DXP软件较好，即缺画导线较少。
ARM-ELF文件格式与GNU ARM Linker机制 作者:admin 日期:2008-10-13 字体大小: 小中大
里面除了二进制的机器代码，还有一些可用于进行重定位的信息。它主要是作为LINKER(ld)的输入，LINKER将跟据这些信息，将需要重定位的符号重定位，进而产生可执行的OBJECT 文件。ELF格式的可重定位OBJECT文件由header与section 组成。 Header 包括ELF header 与 section header. ELF header 位于文件的头部，用于存储目标机器的架构，大小端配置，ELF header 大小，object文件类型，section header 在文件中的偏移，section header 的大小，section header 中的项目数等信息。Section header 则定义了文件中每个section 的类型，位置，大小等信息。Linker就是通过查找ELF header，找到 section header 的入口，再在section header 中找到相应的section 入口，进而定位到目标section 的。 Section 包括 .text ：经过编译的机器代码。 .rodata ：只读的数据，例如printf(“hello!”)中的字符串hello。.data ：已初始化的全局变量，局部变量将在运行时被存放在堆栈中，不会在.data或 .bss段中出现。 .bss ：未初始化的全局变量，在这里只是一个占位符，在object 文件中并没有实际的存储空间。 .symtab ：符号表，用于存放程序中被定义的或被引用到的全局变量和函数的信息。
3. 页标题的容和文章的页脚已经在开始的时候被换掉了。 4. 文章的排版也已经修正过了。 5. 如果必要，不同的字体已经被忽略了。大部分地方，这片文档能让你 充分的理解。然而，很小的地方，原始的文档使用了斜体字来指出文 章中的字符变量。在那种情况下，本文使用<尖括号>。在原始的文档 中没有出现尖括号。 6. 原始的文档有三个错误，如果你是不经意读它的话，是不会明显 就能找出的。但是在这里，明确的被鉴别出来了。 我很冒昧的纠正了那些错误。在他们的位置用一个{*}做上了标记。 可能还有其他我没有看出来的的错误。 如果有如何其他的区别都是我的责任。这样的错误请 mailto:breadboxmuppetlabs.. Brian Raiter [Last edited Fri Jul 23 1999] ________________________________________________________________ EXECUTABLE AND LINKABLE FORMAT (ELF) Portable Formats Specification, Version 1.1 Tool Interface Standards (TIS) ________________________________________________________________ =========================== Contents 容=========================== 序言 1. OBJECT文件 导言 ELF头(ELF Header) Sections String表(String Table) Symbol表(Symbol Table) 重定位(Relocation) 2. 程序装载与动态连接 导言 Program头(Program Header)
现代Linux采用ELF(Executable and Linking Format)做为其可连接和可执行文件的格式，因此ELF格式也向我们透出了一点Linux核内的情景，就像戏台维幕留下的一条未拉严的缝。 PC世界32仍是主流，但64位的脚步却已如此的逼近。如果你对Windows比较熟悉，本文还将时时把你带回到PE中，在它们的相似之处稍做比较。ELF文件以“ELF 头”开始，后面可选择的跟随着程序头和节头。地理学用等高线与等温线分别展示同一地区的地势和气候，程序头和节头则分别从加载与连接角度来描述EFL文件的组织方式。 ELF头 ------------------------------------------------ ELF头也叫ELF文件头，它位于文件中最开始的地方。 /usr/src/linux/include/linux/elf.h typedef struct elf32_hdr{ unsigned char e_ident[EI_NIDENT]; Elf32_Half e_type; Elf32_Half e_machine; Elf32_Word e_version; Elf32_Addr e_entry; /* Entry point */ Elf32_Off e_phoff;
Elf32_Off e_shoff; Elf32_Word e_flags; Elf32_Half e_ehsize; Elf32_Half e_phentsize; Elf32_Half e_phnum; Elf32_Half e_shentsize; Elf32_Half e_shnum; Elf32_Half e_shstrndx; } Elf32_Ehdr; #define EI_NIDENT 16 ELF头中每个字段的含意如下： Elf32_Ehdr->e_ident[] (Magic) 这个字段是ELF头结构中的第一个字段，在elf.h中EI_NIDENT被定义为16，因此它占用16个字节。e_ident的前四个字节顺次应该是0x7f、 0x45、 0x4c、 0x46，也就是"\177ELF"。这是ELF文件的标志，任何一个ELF文件这四个字节都完全相同。 16进制 8进制字母 0x7f 0177 0x45 E 0x4c L
1.工作空间是一个比较大的概念，（先创建一个工作空间，再在这个空间内创建一个工程）——创建一个工程，就自动进入了一个工件空间里，在一个空间里可以有多个工程。 2.原理图向PCB转化的过程中，会出现一些问题：1>某些元器件没有对应的封装(元件管理器，封装管理器)。要将元器件的封装添加到对应项目的库中来。 3.端口与网络标号的概念是不区别的，网络标号是引脚上的相连，而端口的概念就是指输入输出的端口，与外部的接口！ 4.对于过孔的类型，应该对电源/接地线与信号线区别对待。一般将电源/接地线过孔的参数设置为：孔径20mil,宽度50mil。一般信号类型的过孔则为：孔径20mil,宽度40mil。 5.安全间距的设置：对同一个层面中的两个图元之间的元件之间的允许的最小的间距，默认情况下可设置为10mil. 6.对于双面板而言，可将顶层布线设置为沿垂直方向，将底层布线设置为沿水平方向。 7.对走线宽度的要求，根据电路抗干扰性和实际的电流的大小，将电源和接地线宽确定为20mil, 其它走线宽度10mil. 8.层的管理： 在Atilum中共可进行74个板层的设计，从物理上可将板层分为6类，即信号层、内部电源层、丝印层、保护层、机械层和其他层。另外还有一个系统的颜色层，但它在物理上并不存在。 ①信号层：在信号层中，有一个Top Layer层，一个Bottom Layer层和30个Mid-Layer,其中各层的作用如下所述： Top Layer：元器件面的信号层，可用来放置元器件和布线。（红色线） Bottom Layer：焊接面信号层，可用来放置元器件和布线。（绿色线） Mid-Layer：中间信号层，共30层，（Mid-Layer1--Mid-Layer30）,主要用于布置信号线。 内部电源线：系统共提供了16个内部电源层，（Internal Plane 1--Internal Plane 16）.内部电源层又称为电气层，主要用于布置电源线和地线。 ②机械层：系统共提供16个机械层（Mechanical 1--Mechanical 16）,主要用于放置电路板的边框和标注尺寸，一般情况下只需要一个机械层。（紫色线） ③掩膜层：掩膜层也叫保护层，共提供4个，分别为2个Paste Layer(锡膏防护层)和2个Solder Layer(阻焊层)。其中锡膏防护层用于在焊盘和过孔的周围设置保护区；而阻焊层则用于为光绘和丝印层屏蔽工艺提供与表面有贴装器件的印制电路板之间的焊接粘贴。当表面无粘贴器件时不需要使用该层。 ④丝印层：丝印层（Overlay Layer）共有两层，分别为TOP Overlay和Bottom Overlay。主要用于绘制元器件的外形轮廓、字符串标注等文字和图形说明。(黄色线) ⑤其他层：Drill Guide 用于绘制钻孔导引层。Keep-out Layer 用于定义能有效放置元件和布线的区域。Drill Drawing 用于选择绘制钻孔图层。Multi-Layer 设置是否显示复合层。 尽管在Altium中提供了多达74层的工作层面，但在设计过程中经常用到的只有顶层、底层、丝印层和禁止布线层等少数几个。 9.一般板子的层数指的是板子所含的信号层和电源层的总个数。 10.规划PCB板（三条框）：定义板子的外形尺寸（design-Board shape），定义在机械层；定义板子的物理边界（用画线工具）也是定义在机械层；设定电气边界，用画线工具（Keep-out 层中完成的）。 11.敷铜,喷漆，阻焊层，锡膏防护层。Paste Layer到底是什么意思，焊接层？锡膏防护层？（作用在焊盘和过孔周围设置保护区） Paste层：表面意思是指焊膏层，就是说可以用它来制作印刷锡膏的钢网，这一层只需露出所有需要贴片焊接的焊盘，并且开孔可能会比实际焊盘小。这一层资料不需要提供给
PCB设计总结 一. PCB板框设计 1. 物理板框的设计一定要注意尺寸精确，避免安装出现麻烦，确保能够将电路板顺利安装进机箱，外壳，插槽等。 2. 拐角的地方（例如矩形板的四个角）最好使用圆角。一方面避免直角，尖角刮伤人，另一方面圆角可以减轻应力作用，减少PCB 板因各种原因出现断裂的情况。 3. 在布局前应确定好各种安装孔（例如螺丝孔）及各种开口，开槽。一般来说，孔与PCB板边缘的距离至少大于孔的直径。 4. 当电路板的面积大于200 x 150 mm时，应重视该板所受的机械强度。从美学角度来看，电路板的最佳形状为矩形。宽和长之比最好是黄金比值0.618（黄金比值的应用也是很广的）。实际应用时可取宽和长为2：3或3：4等。 5. 结合产品设计要求（尤其是批量生产），综合考虑PCB板的尺寸大小。尺寸过大，印刷铜线过长，阻抗增加，抗噪声能力下降；尺寸过小，散热不好，线距不好控制，相邻导线容易干扰。 6. 一般来说，板框的规划是在KeepOutLayer层进行。 二．PCB板布局设计 元件布置是否合理对整板的寿命，稳定性，易用性及布线都有很大的影响，是设计出优秀PCB板的前提。不同的板的布局各有其要求和特点，但当中不乏一些通用的规则，技巧。。
1. 元件的放置顺序 ①一般来说，首先放置与整板的结构紧密相关的且固定位置的元件。比如常见的电源插座，开关，指示灯，各种有特殊位置要求的接口（连接件之类），继电器等，并且不要与PCB板中的开孔，开槽相冲突，位置要正确。放置好后，最好用软件的锁定功能将其固定。 ②接着放置体积大的元件和核心元件以及一些特殊的元件。例如变压器等大元件，集成电路，处理器等核心IC元件，发热元件等。这些元件会随着布线的考虑有所移动，因此是大致的放置，更不用锁定。 ③最后放置小元件。例如阻容元件，辅助小IC等。 2. 注意点 ①原则上所有元件都应该放置在距离板边缘3mm以上的地方。尤其在大批量生产时的流水线插件和波峰焊，此举是要提供给导轨槽使用的，同时可以防止外形切割加工时引起边缘部分缺损。 ②要重视散热问题。 对于一些大功率的电路，应该将其发热严重的元件（如功率管，高功率变压器等）尽量分布在板的边缘，便于热量散发，不要过于集中在一个地方。总之要适当，尤其在一些精密的模拟系统中，发热器件产生的温度场对一些放大电路的影响是严重的。除了保证有足够的散热措施外，一些功率超大的部分建议做成一个单独的模块，并作好
目标文件格式分析工具: ar,nm,objdump,objcopy,readelf 如果普通编程不需要了解这些东西，如果想精确控制你的目标文件的格式或者你想查看一下文件里的内容以便作出某种判断，那么你可以看一下下面的工具：ar,nm,objdump,objcopy。具体用法请参考man在线手册。 ar基本用法 ar命令可以用来创建、修改库，也可以从库中提出单个模块。库是一单独的文件，里面包含了按照特定的结构组织起来的其它的一些文件（称做此库文件的member）。原始文件的内容、模式、时间戳、属主、组等属性都保留在库文件中。 下面是ar命令的格式： ar [-]{dmpqrtx}[abcfilNoPsSuvV] [membername] [count] archive files... 例如我们可以用ar rv libtest.a hello.o hello1.o来生成一个库，库名字是test，链接时可以用-ltest链接。该库中存放了两个模块hello.o和hello1.o。选项前可以有‘-'字符，也可以没有。下面我们来看看命令的操作选项和任选项。现在我们把{dmpqrtx}部分称为操作选项，而[abcfilNoPsSuvV]部分称为任选项。 {dmpqrtx}中的操作选项在命令中只能并且必须使用其中一个，它们的含义如下： ?d：从库中删除模块。按模块原来的文件名指定要删除的模块。如果使用了任选项v 则列出被删除的每个模块。 ?m：该操作是在一个库中移动成员。当库中如果有若干模块有相同的符号定义(如函数定义)，则成员的位置顺序很重要。如果没有指定任选项，任何指定的成员将移到库的最后。也可以使用'a'，'b'，或'I'任选项移动到指定的位置。 ?p：显示库中指定的成员到标准输出。如果指定任选项v，则在输出成员的内容前，将显示成员的名字。如果没有指定成员的名字，所有库中的文件将显示出来。 ?q：快速追加。增加新模块到库的结尾处。并不检查是否需要替换。'a'，'b'，或'I'任选项对此操作没有影响，模块总是追加的库的结尾处。如果使用了任选项v则列出每个模块。 这时，库的符号表没有更新，可以用'ar s'或ranlib来更新库的符号表索引。 ?r：在库中插入模块(替换)。当插入的模块名已经在库中存在，则替换同名的模块。 如果若干模块中有一个模块在库中不存在，ar显示一个错误消息，并不替换其他同名模块。默认的情况下，新的成员增加在库的结尾处，可以使用其他任选项来改变增加的位置。 ?t：显示库的模块表清单。一般只显示模块名。 ?x：从库中提取一个成员。如果不指定要提取的模块，则提取库中所有的模块。 下面在看看可与操作选项结合使用的任选项： ?a：在库的一个已经存在的成员后面增加一个新的文件。如果使用任选项a，则应该为命令行中membername参数指定一个已经存在的成员名。
PCB设计的一些原则及Protel DXP的一些操作总结 用PROTEL 电路板设计的一般原则 电路板设计的一般原则包括：电路板的选用、电路板尺寸、元件布局、布线、焊盘、填充、跨接线等。 电路板一般用敷铜层压板制成，板层选用时要从电气性能、可靠性、加工工艺要求和经济指标等方面考虑。常用的敷铜层压板是敷铜酚醛纸质层压板、敷铜环氧纸质层压板、敷铜环氧玻璃布层压板、敷铜环氧酚醛玻璃布层压板、敷铜聚四氟乙烯玻璃布层压板和多层印刷电路板用环氧玻璃布等。不同材料的层压板有不同的特点。环氧树脂与铜箔有极好的粘合力，因此铜箔的附着强度和工作温度较高，可以在260℃的熔锡中不起泡。环氧树脂浸过的玻璃布层压板受潮气的影响较小。超高频电路板最好是敷铜聚四氟乙烯玻璃布层压板。 在要求阻燃的电子设备上，还需要阻燃的电路板，这些电路板都是浸入了阻燃树脂的层压板。电路板的厚度应该根据电路板的功能、所装元件的重量、电路板插座的规格、电路板的外形尺寸和承受的机械负荷等来决定。 主要是应该保证足够的刚度和强度。 常见的电路板的厚度有0.5mm、1.0mm、1.5mm、2.0mm 从成本、铜膜线长度、抗噪声能力考虑，电路板尺寸越小越好，但是板尺寸太小，则散热不良，且相邻的导线容易引起干扰。电路板的制作费用是和电路板的面积相关的，面积越大，造价越高。在设计具有机壳的电路板时，电路板的尺寸还受机箱外壳大小的限制，一定要在确定电路板尺寸前确定机壳大小，否则就无法确定电路板的尺寸。一般情况下，在禁止布线层中指定的布线范围就是电路板尺寸的大小。电路板的最佳形状是矩形，长宽比为3:2 或4:3，当电路板的尺寸大于200mm×150mm 时，应该考虑电路板的机械强度。总之，应该综合考虑利弊来确定电路板的尺寸。 虽然Protel DXP 能够自动布局，但是实际上电路板的布局几乎都是手工完成的。要进行布局时，一般遵循如下规则： 1．特殊元件的布局特殊元件的布局从以下几个方面考虑： 1）高频元件：高频元件之间的连线越短越好，设法减小连线的分布参数和相互之间的电磁干扰，易受干扰的元件不能离得太近。隶属于输入和隶属于输出的元件之间的距离应该尽可能大一些。 2）具有高电位差的元件：应该加大具有高电位差元件和连线之间的距离，以免出现意外短路时损坏元件。为了避免爬电现象的发生，一般要求2000V 电位差之间的铜膜线距离应该大于2mm，若对于更高的电位差，距离还应该加大。带有高电压的器件，应该尽量布置在调试时手不易触及的地方。
西北工业大学操作系统实验实验报告 一、实验目的 熟悉可执行链接文件（ELF）的结构，了解GeekOS将ELF格式的可执行程序加载到内存，建立内核线程并运行的实现技术。 二、实验要求 1.修改Project1项目中的/GeekOS/elf.c文件：在函数Parse_ELF_Executable()中添加代码，分析ELF格式的可执行文件（包括分析得出ELF文件头、程序头），获取可执行文件长度、代码段、数据段等信息，并打印输出。并且，填充Exe_Format 数据结构中的值域。 2.掌握GeekOS在核心态运行可执行程序的原理，绘制出可执行程序在内核中加载、运行的流程图（需反映关键函数的调用关系）。 3.回答实验讲义P125页的思考题。 三、实验过程及结果 1、修改Project1项目中的/GeekOS/elf.c文件：在函数Parse_ELF_Executable()中添加代码，分析ELF格式的可执行文件（包括分析得出ELF文件头、程序头），获取可执行文件长度、代码段、数据段等信息，并打印输出。并且，填充Exe_Format 数据结构中的值域。 答：修改Project1项目中的/GeekOS/elf.c文件：在函数Parse_ELF_Executable()中添加代码，如下： ==============elf.c=================== int Parse_ELF_Executable(char *exeFileData, ulong_t exeFileLength, struct Exe_Format *exeFormat) { int i; elfHeader *head=(elfHeader*)exeFileData; programHeader *proHeader=(programHeader *)(exeFileData+head->phoff); KASSERT(exeFileData!=NULL); KASSERT(exeFileLength>head->ehsize+head->phentsize*head->phnum); KASSERT(head->entry%4==0); exeFormat->numSegments=head->phnum;
1.1PCB设计经验总结 布局: 总体思想：在符合产品电气以及机械结构要求的基础上考虑整体美观，在一个PCB板上，元件的布局要求要均衡，疏密有序。 1．印制板尺寸必须与加工图纸尺寸相符，符合PCB制造工艺要求，放置MARK点。 2．元件在二维、三维空间上有无冲突？ 3．元件布局是否疏密有序，排列整齐？是否全部布完？ 4．需经常更换的元件能否方便的更换？插件板插入设备是否方便？ 5．热敏元件与发热元件之间是否有适当的距离？ 6．调整可调元件是否方便？ 7．在需要散热的地方，装了散热器没有？空气流是否通畅？ 8．信号流程是否顺畅且互连最短？ 9．插头、插座等与机械设计是否矛盾？ 10．蜂鸣器远离柱形电感，避免干扰声音失真。 11．速度较快的器件如SRAM要尽量的离CPU近。 12．由相同电源供电的器件尽量放在一起。 布线： 1．走线要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等...，它们的走向应该是呈线形的(或分离)，不得相互交融。其目的是防止相互干扰。最好的走向是按直线，但一般不易实现，避免环形走线。对于是直流，小信号，低电压PCB
设计的要求可以低些。输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 2．选择好接地点：一般情况下要求共点地，数字地与模拟地在电源输入电容处相连。 3．合理布置电源滤波/退耦电容：布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。在贴片器件的退耦电容最好在布在板子另一面的器件肚子位置，电源和地要先过电容，再进芯片。 4．线条有讲究：有条件做宽的线决不做细；高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角，一般采用135度角。地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当大的改善。设计中应尽量减少过线孔，减少并行的线条密度。 5．尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线。 6．数字电路与模拟电路的共地处理，现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接。 7．信号线布在电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。 8．关键信号的处理，关键信号如时钟线应该进行包地处理，避免产生干扰，同时在晶振器件边做一个焊点使晶振外壳接地。
________________________________________________________________ EXECUTABLE AND LINKABLE FORMAT (ELF) Portable Formats Specification, Version 1.1 Tool Interface Standards (TIS) ________________________________________________________________ =========================== Contents 内容=========================== 序言 1. OBJECT文件 导言 ELF头(ELF Header) Sections String表(String Table) Symbol表(Symbol Table) 重定位(Relocation) 2. 程序装载与动态连接 导言 Program头(Program Header) Program装载(Program Loading) Dynamic连接(Dynamic Linking) 3. C LIBRARY C Library ________________________________________________________________ 导言 ________________________________________________________________ ELF: 可执行连接格式 可执行连接格式是UNIX系统实验室(USL)作为应用程序二进制接口 (Application Binary Interface(ABI)而开发和发布的。工具接口标准委 员会(TIS)选择了正在发展中的ELF标准作为工作在32位INTEL体系上不同操 作系统之间可移植的二进制文件格式。
PCB设计总结 一、概述 PCB是一个连接电子元器件的载体。PCB设计是一个把原理设计上的电气连接变成实实在在的，可用的线路连接。简单的PCB设计就是将器件的管脚按照一定的需要连通，但对于高速，高密度的PCB设计，涉及到很多的方面，包括结构方面，信号完整性，EMC，EMI，电源设计，加工工艺方面等等。 二、布局 1材料 PCB材料很多，我们目前使用的基本都是FR4的，TG参数（高耐热性）是一个很重要的指标，一般结构工程师会在他们提供的cutout里面给出TG参数的要求。 2合理的层数安排 一块板PCB层数多少合适，要基于生产成本和信号质量需求两方面考虑。对于速度低，密度小的板块，可以考虑层数少些，对于高速，高密度板，要尽可能多的安排完整的电地层，以保证较好的信号质量。 3电源层和地层 3.1、电源层和地层的作用和区别 电源层和地层都可以作为参考平面，在一定程度上来说他们是一样的。但是，相对来说，电源平面的特性阻抗较高，与参考平面存在较大的电位势差。而地平面作为地基准，地平面的屏蔽作用要远远好于电源屏幕，对于重要信号，最好选择地平面作为参考屏幕。 3.2、电源层，信号层，地层位置 A、第二层为地层，用于屏蔽器件（如果有更重要的信号需要地，可以进行调整） B、所有信号层都有参考平面。 C、最好不要相邻信号层，有的话，要安排信号走向为垂直方向。 D、关键信号参考平面为完整的地平面不跨分割区。
3.3、几种常用的板子的叠层方案 四层版 方案1示意图： TOP GND VCC BOT 在该方案中表层具有较好的信号质量，对器件也有较好的屏蔽，使电源层和地层距离适当拉近，可以降低电源地的分布阻抗，保证电源地的去耦效果。 其它一些方案参考paul wang发的一份emc规范。