3 逻辑门电路
MOS 逻辑门电路
3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。
解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。
从附录A 可查得74LS 系列电流参数的数值为I OH =，I OL =8mA ，I IH =,I IL =；74ALS 系列输入电流参数的数值为I IH =，I IL =，其实省略了表示电流流向的符号。
（1） 根据（3.1.4）和式（）计算扇出数
74LS 系列驱动同类门时，输出为高电平的扇出数
0.4200.02OH OH IH I mA N I mA
=== 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA =
==
所以，74LS 系列驱动同类门时的扇出数N O 为20。
（2） 同理可计算出74LS 系列驱动74ALS 系列时，有
0.4200.02OH OH IH I mA N I mA
=== 8800.1OL OL IL I mA N I mA =
== 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。
3.1.4 已知图题所示各MOSFET 管的
T V =2V ，忽略电阻上的压降，试确定其工作状态（导
通或截止）。
解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题（b ）和（d ）为P 沟道增强型MOS 。N 沟道增强型MOS 管得开启电压V T 为正。当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。
对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。对于图题
3.1.4（c ），GS V =0V ＜V T ，所以MOS 管处于截止状态。
P 沟道增强型MOS 管得开启电压V T 为负。当GS V ＞V T 时，MOS 管处于截止状态；当GS V ≤V T ，且DS v ≤（GS V —V T ）时，MOS 管处于饱和导通状态。对于图题3.1.4（b ），GS V =0V ＞﹣2V ，该MOS 管处于截止状态。对于图题（d ），GS V =-5V ，GS V =﹣5V ，可以判断该MOS 管处于饱和导通状态。
3.1.5 为什么说74HC 系列CMOS 与非门在﹢5V 电源工作时，输入端在以下四种接法下都属于逻辑0：（1）输入端接地；（2）输入端低于的电源；（3）输入端同类与非门的输出低电压；
（4）输入端接10k Ω的电阻到地。
解：对于74HC 系列CMOS 门电路来说，输出和输入低电平的标准电压值为：V OL =， V IL =。因此，有：
（1） I v =0＜V IL =，属于逻辑0。
（2） I v ＜=V IL ，属于逻辑0。
（3） I v =＜V IL =，属于逻辑0。
（4） 由于CMOS 管得栅极电流非常小，通常小于1uA ，在10k Ω电阻上产生的压降小
于10mV 即I v ＜＜V IL =，故亦属于逻辑0。
3.1.6 试分析图题3.1.6所示的电路，写出其逻辑表达式，说明它是说明逻辑电路
解：该电路由两部分组成，如图题3.1.6所示，细线左边为一级与非门，虚线右边组成与或
非门，其中T 1N 和T 2N 并联实现与功能，两者再与T 3N 串联实现或功能。与非门的输出X AB =。 与或非门的输出L 为
()()L A B X A B AB AB AB A
B =+=+=+=
该电路实现同或功能。
3.1.7 求图题3.1.7所示电路的输出逻辑表达式。 解：图题3.1.7所示电路中，1234,,,L AB L BC L D L ===实现与功能，即4123L L L L =??，而4L L E =?，所以输出逻辑表达式为L AB BC D E =???。
3.1.8 用三个漏极开路与非门74HC03和一个TTL 与非门74LS00实现图题所示的电路，已知CMOS 管截止时的漏电流I OZ =5uA, 试计算R P(min)和R P(max)。
解：第一级的两个与非门和一个非门用漏极开路与非门74HC03组成，第二级的与非门用TTL 与非门74LS00实现。
从附录A 查得74HC 系列的参数为：V OL(max)=,I OL(max)=4 mA ，V OH(min)=；74LS 系列的参数为：I IL(max)=，I IH(max)=。
因为三个漏极开路门的公共上拉电阻R P 的下端74LS00的一个输入端，即：
在灌电流情况下，求出R P 的最小值：
(max)(min)(max)()(50.33) 1.3(40.4)DD OL p OL IL total V V V R k I I mA
--==≈Ω-- 在拉电流情况下，求出R P 的最大值
(min)
(max)()()(5 3.84)33.1(0.00530.02)DD OH p OZ total IH total V V V R k I I mA
--==≈Ω+?+ 3.1.9 .图题.表示三态门作总线传输的示意图，图中n 个三态门的输出接数据传输总线，D 1、D 2、…、n D 为数据输入端，CS 1、CS 2、…、i CS 为片选信号输入端。试问：（1）CS 信号如何进行控制，以便数据D 1、D 2、…、n D 通过该总线进行正常传输；（2）CS 信号能否有两个或两个以上同时有效如果CS 出现两个或两个以上有效，可能发生什么情况（3）如果CS 信号均无效，总线处在什么状态
解：（1）根据图题3.1.9可知，片选信号CS 1、CS 2、…、i CS 为高电平有效，当i CS =1时，第i 个三态门被选中，其输入数据被送到数据传输总线上。根据数据传输的速度，分时地给CS 1、CS 2、…、i CS 端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线上。
（2）CS 信号不能有两个或两个以上同时有效，否则两个不同的信号将在总线上发生冲突。即总线不能同时既为0又为1。
（3）如果所有CS 信号均无效，总线处于高阻状态。
3.1.10 某厂生产的双互补对及反相器（4007）引出端如图题所示，试分别连接：（1）三个反相器；（2）三输入端或非门；（3）三输入端与非门；（4）或与非门[()L C A B =+]；（5）传输门（一个非门控制两个传输门分时传送）。
解：（1）三个反相器
将图题3.1.10所示电路按下列方式连接，可以得到三个反相器。
① 8、13相连，6端为输入，8端为输出，14端接V DD ，7端接地；
② 1、5相连，3端为输入，5端为输出，2端接V DD ，4端接地；
③ 10端为输入，12端为输出，11端接V DD ，9端接地。
（2）三输入端或非门
电路图如图题解3.1.10（a ）所示。
（3） 三输入端与非门
电路图如图题解3.1.10（b）所示。
（4）或与非门
电路图如图题解3.1.10（c）所示。
（5）传输门
电路图如图题解3.1.10（d）所示，由6端输入的信号控制TG1、TG2、分时传送数据。6端接低电平时，TG1、导通，2端得数据传送到12端；6端接高电平时，TG2导通，4端得数据传送到12端。
3.1.11试分析图题3.1.11所示某CMOS器件的电路，写出其逻辑表达式，说明它是什么逻
辑电路。
解：电路由两个输入反相器、一个输出反相器、一个传输门T1、T2、和T3构成的电路组成。传输门由B和B控制，当B=0时传输门导通，当B=1时传输门截止。T1、T2、和T3构成电路的工作状态由B控制，当B=1时T1、T3均截止，T1、T2、和T3构成的电路不工作；当B=0时T1、T3均导通，T1、T2和T3构成的电路工作，并且起反相作用，其输出等于A。
综上所述，当B=0时，T1、T2、和T3构成的电路不工作，传输门导通，输出L=A；当B=1
=。列出真值表如表题解3.1.11时T1、T2、和T3构成的电路工作，传输门截止，输出L A
=+=⊕，故电路为异或门电路。
所示。其逻辑表达式L AB AB A B
3.1.12试分析图题3.1.12所示的CMOS电路，说明它们的逻辑功能。
解：对于图题3.1.12（a）所示的CMOS电路，当EN=0时，T P2和T N2均导通，T P1和
=；当EN=1时，T P2和T N2均截止，无论A为高电平还T N2构成的的反相器正常工作，L A
是低电平，输出端均为高阻状态，其真值表如表题解3.1.12所示，该电路是低电平使能三态非门，其表示符号如图题解（a）所示。
图题3.1.12（b）所示的CMOS电路，EN=0时，T P2导通，或非门打开，T P1和T N1构成的反相器正常工作，L=A；当EN=1时，T P2截止，或非门输出低电平，使T N1截止，输出端处于高阻状态，该电路是低电平使能三态缓冲器，其标示符号如图题解（b）所示。
同理可以分析图题3.1.12（c）和图题（d）所示的CMOS电路，它们分别为高电平使能三态
缓冲器和低电平使能三态非门，其标示符号分别如图题解（c）和图题解（d）所示。
3.1.13 试分析图题3.1.13所示传输门的电路，写出其逻辑表达式，说明它是说明逻辑电
路。
解：对于图题3.1.13所示的电路，输入信号A 作为传输门的控制信号，输入信号B 通过传输门与输出L 相连。当A=0时，传输门TG 1导通，TG 2断开，L=B ；当A=1时，传输门TG 1断开，TG 2导通，L B =；其真值表如表题解所示，该电路实现异或功能，L A B =⊕。
3.1.14 由CMOS 传输门构成的电路如图题所示，试列出其真值表，说明该电路的逻辑功能。 解：当CS=1时，4个传输门均为断开状态，输出处于高阻状态。当CS=0时，4个传输门的工作状态由A 和B 决定，A=B=0时，TG 1和TG 2导通，TG 3和TG 4截止，L=1。依此分析电路可以列出真值表如表题解3.1.14所示，根据真值表可得L A B =+。该电路实现三态输出的2输入的或非功能。
TTL逻辑门电路
3.2.2为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1：（1）输入端悬空；（2）输入端接高于2V的电源；（3）输入端接同类与非门的输出高电压；（4）输入端接10k Ω电阻到地。
解：对于TTL门电路来说，输出和输入高电平的标准电压值为：V OH=，V IH=2V。
（1）对于图题解3.2.2所示的与非门电路，当输入端悬空时，T1的发射极电流i E1=0，集电极结正偏。V CC通过R b1和T1的继电结向T2、T3提供基极电流，使T2、T3饱和导通，输出为低电平。可见输入端悬空等效于逻辑1。
（2）
I
v≥2V=V IH，属于逻辑1。
（3）
I
v=＞V IH，属于逻辑1。
（4）对于图题解3.2.2所示的与非门电路，考虑A端接10kΩ电阻接地，B端悬空时，则电源电压V CC=5V分配到R b1（4kΩ）电阻、T1的发射结（）和10kΩ电阻上，显然，
10
(2) k IH
V V V
Ω
>，故此时输入端亦属于逻辑1。
3.2.3 设有一74LS04反相器驱动两个74ALS04反相器和4个74LS04反相器。（1）问驱动门是否超载（2）若超载，试提出一改进方案；若未超载，问还可增加几个74LS04门
解：（1）根据题意，74LS04为驱动门，同时它又是负载门，负载门中还有74ALS04.
从附录A种查出74LS04和74ALS04的参数如下（不考虑符号）。
74LS04：I OL(max)=8mA， I OH(max)=， I IL(max)=， I IH(max)= 。
74ALS04：I IL(max)=， I IH(max)=。
4个74LS04的输入电流为：4 I IL(max)=4×=， 4 I IH(max)=4×=。
2个74ALS04的输入电流为：2 I IL(max)=2×=，2 I IH(max)=2×=。
①拉电流负载情况下如图题解3.2.3（a）所示，74LS04总的拉电流为两部分，即
4个74LS04的高电平输入电流最大值4 I IH(max)=4×=；2个74ALS04的高电平输
入电流最大值2 I IH(max)=2×=。两部分拉电流之和为+=。而74LS04能提供的拉电
流，并不超载。
②灌电流负载情况如图题解3.2.3（b）所示，驱动门的总灌电流为+=。而74LS04
能提供8mA的灌电流，也未超载。
(2) 从上面分析计算可知，74LS04所驱动的两类负载无论是灌电流还是拉电流均未超载，仍有一定的负载裕量。
在拉电流负载情况下电流裕量为－=，可增加74LS00负载为=14。
在灌电流负载情况下电流裕量为8mA－=,可增加74LS04负载数为≈15。
综合考虑，除了2个74ALS04反相器和4个74LS04反相器负载外，再增加负载74LS04数目不能超过14个。
3.2.4 图题所示为集电极开路门74LS03驱动5个CMOS逻辑门。已知OC门输出管截止时的漏电流I OZ=；负载门的参数为：V IH(min)=4V，V IL(max)=1V, I IL=I IH=1uA。试计算上拉电阻的值。
解：从附录A查得74LS03的参数为：V OH(min)=，V OL(max)=，I OL(max)=8mA。根据式（3.1.6）和式（3.1.7）可以计算出上拉电阻的值。灌电流情况如图题解3.2.4（a）所示，74LS03输出为低电平，I IL(total)=5I IL=5×=，有
(max)
(min)
(max)()
(50.5)
0.56
(80.005)
DD OL
P
OL IL total
V V V
R k
I I mA
--
==≈Ω
--
拉电流情况如图题解3.2.4（b）所示，74LS03输出为高电平，I IH(total)=5I IH=5×=，由于V OH(min)＜V IH(min)，为了保证负载门的输入高电平，取V OH(min)=4V，有
(min)
(max)
()()
(54)
4.9
(0.20.005)
DD OH
P
OZ total IH total
V V V
R k
I I mA
--
==≈Ω
++
综上所述，R P的取值范围为~Ω。
逻辑描述中的几个问题
3.5.1 试对图题所示电路的逻辑门进行变换，使其可以用单一的或非门实现。解：将图题3.5.1所示的电路第二级的与门用
其等效符号代替，得到图题解3.5.1（a）所示
的电路。然后将第二级输入的小圆圈移至第一
级的输出端，得到图题解3.5.1（b），该电路可
以用或非门74HCT02实现。
另外，也可以将电路的逻辑表达式进行变换得
()()()()
L A B C D A B C D A B C D
=++=++=+++
直接用或非门实现上述表达式，得到如图题解3.5.1（b）所示的逻辑电路。
3.5.2电路如图题3.5.2所示，试用与非门实现。
解：将图题3.5.2所示电路第二级的或门用其等效符号代替，
得到图题解3.5.2（a）所示电路。然后将第二级输入端的小圆
圈移至第一级的输出端，得到图题解3.5.2（b）所示电路，
该电路可以用一片包含四个2输入与非门的74HCT00的
一片包含三个3输入与非门的74HCT10实现。
3 逻辑门电路 3.1 MOS 逻辑门电路 3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。 解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。 从附录A 可查得74LS 系列电流参数的数值为I OH =0.4mA ，I OL =8mA ，I IH =0.02mA,I IL =0.4mA ；74ALS 系列输入电流参数的数值为I IH =0.02mA ，I IL =0.1mA ，其实省略了表示电流流向的符号。 （1） 根据（3.1.4）和式（3.1.5）计算扇出数 74LS 系列驱动同类门时，输出为高电平的扇出数 0.4200.02OH OH IH I mA N I mA === 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA = == 所以，74LS 系列驱动同类门时的扇出数N O 为20。 （2） 同理可计算出74LS 系列驱动74ALS 系列时，有 0.4200.02OH OH IH I mA N I mA === 8800.1OL OL IL I mA N I mA = == 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。 3.1.4 已知图题3.1.4所示各MOSFET 管的 T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。 解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题3.1.4（b ）和（d ）为P 沟道增强型MOS 。N 沟道增强型MOS 管得开启电压V T 为正。当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。 对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。对于图题
第二章逻辑门电路 第一节重点与难点 一、重点： 1．TTL与非门外特性 （1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。 （2）输入特性：描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。 （3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。 2．其它类型的TTL门电路 （1）集电极开路与非门（OC门） 多个TTL与非门输出端不能直接并联使用，实现线与功能。而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。 （2）三态门TSL 三态门即保持推拉式输出级的优点，又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。处于何种状态由使能端控制。 3．CMOS逻辑门电路 CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。 二、难点： 1．根据TTL与非门特性，正确分析和设计电路； 2．ECL门电路的逻辑功能分析； 3．CMOS电路的分析与设计； 4．正确使用逻辑门。 三、考核题型与考核重点 1．概念 题型为填空、判断和选择。
电路中D 3、D 4的作用是提高开关速度，当U o 由1跳到0时，经D 3、D 4提供放电回路，加速U o 的下降速度。R 4电阻由接地改为接在U o 上的目的是降低静态功耗，R 1电阻取值改为20k Ω也是为了降低电路的功耗。该电路的电阻值比TTL 门电路相应的电阻值大，主要目的是降低电路的功耗。实现的是与非的逻辑功能。 电路中二极管采用肖特基二极管，其正向导通压降为，而肖特基三极管的发射极的正偏电压为，集电极的正偏电压为。因此，电路的阈值电压将变为： D BE5BE2T U U U U -+==+输出的高低电平值：U OH = U OL =。 输入端的短路电流I IL = 0.23mA 20 0.4 5=- 习题 习题图TTL 与非门电路所示的电路中，若在某一输入端与地之间接一电阻R ，其余输入端悬空，试问： ⑴保证与非门可靠关闭时的最大电阻即关门电阻R OFF 为多大值 ⑵保证与非门可靠开通时的最小电阻即开门电阻R ON 为多大值 解：若在输入端A 与地之间接一电阻R i ，则R i 与地之间的电压U i 为： （1）i i i R R R U U U ?+-= 1be1 cc ≤OFF U 即 i R ?+-R 30.7 5≤ R i ≤? R OFF ?700? (2) i i i R R R U U U ?+-= 1be1 cc ≥on U 即 i R ?+-R 30.7 5≥ 由此可得： R i ≥? , 一般选R ON =2k? 1.4V T 1be1 cc ==?+-U R R R U U i i 工程计算： 得 R ON =R OFF ?? 习题 习题图所示电路由TTL 与非门组成。设G 1～G 4门的平均传输延迟时间相同为30ns ，现测得输出端F 的振荡频率为，试求G 5的平均传输延迟时间t pd5。 解：根据F 的频率求出F 的振荡周期，T =，由于五个与非门输出为原信号的非，所以延迟时间应为T /2≈156ns ，则第五个与非门的延迟时间为36ns 。 习题图 F
第2章 逻辑门电路 2.1解题指导 【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。 解：74LS 系列与之对应的是T4000系列。与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。限流电阻R 为 Ω =--=--=k V V V R OL D CC 5.065.05.156 【例2-2】 试分析图2-2所示电路的逻辑功能。 解：由模拟开关的功能知：当A =1时，开关接通。传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。 而A =0时，开关断开，呈高阻态。109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。 故电路实现了非逻辑功能。 【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。 & ≥1 F ≥1 A B 图2-3 例2-3门电路 解：由TTL 门输入端悬空逻辑上认为是1可写出 【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻 辑值。 B F 图2-4 例2-4门电路 解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。 由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。 2.2 例题补充 2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T 截止，ν1大于何值时，三极管T 饱和。 解：设v BE =0V 时，三极管T 截止。T 截止时，I B =0。此时 10) 10(020I --= -v v I =2V T 临界饱和时，v CE =0.7V 。此时 V CC v I v O +10V -V BB V V V 0200 11 DD F ≈+=DD DD 44 DD 599F 210101021010V V V V ≈+≈?+=A B A F =++?=110≡F AB F =
第三章集成逻辑门 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（） 6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。（） 7．TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。（） 8．一般TTL门电路的输出端可以直接相连，实现线与。（）
第2章逻辑门电路 2.1 题图2.1(a)画出了几种两输入端的门电路，试对应题图2.1(b)中的A、B波形画出各门的输出F1～ F6的波形。 题图2.1 解: 2.2 求题图2.2所示电路的输出逻辑函数F1、F2。 题图2.2 解:
2.3 题图2.3中的电路均为TTL门电路，试写出各电路输出Y1～Y8状态。 题图2.3 解: Y1=0, Y2=0, Y3=Hi-Z, Y4=0, Y5=0, Y6=0, Y7=0, Y8=0. 2.4 题图2.4中各门电路为CMOS电路，试求各电路输出端Y1、Y2和Y的值。 题图2.4 解: Y1=1, Y2=0, Y3=0. 2.5 6个门电路及A、B波形如题图2.5所示，试写出F1～F6的逻辑函数，并对应A、B波形画出 F1～F6的波形。
题图2.5 解： 2.6 电路及输入波形分别如题图2.6(a)和2.6(b)所示，试对应A、B、C、x1、x2、x3波形画出F端波 形。 题图2.6 解：
2.7 TTL与非门的扇出系数N是多少？它由拉电流负载个数决定还是由灌电流负载决定？ 解: N≤8 N由灌电流负载个数决定. 2.8 题图2.8表示三态门用于总线传输的示意图，图中三个三态门的输出接到数据传输总线，D1D2、D3D4、…、D m D n为三态门的输入端，EN1、EN2、EN n分别为各三态门的片选输入端。试问：EN信号应如何控制，以便输入数据D1D2、D3D4、…、D m D n顺序地通过数据总线传输（画出EN1～EN n 的对应波形）。 题图2.8 解：用下表表示数据传输情况 2.9 某工厂生产的双互补对称反相器（4007）引出端如题图2.9所示，试分别连接成：（1）反相器； （2）三输入与非门；（3）三输入或非门。
第二章（逻辑门电路）作业及答案 1．逻辑门电路如下图所示： （1）电路均为ＴＴＬ电路，试写出各个输出信号的表达式。 （2）电路若改为ＣＭＯＳ电路，试写出各个输出信号的表达式。 答案:（1）,,,（2）,,, 2、已知TTL反相器的电压参数为V IL(max)=0.8V，V OH(min)=3V，V TH=1.4V，V IH(min)=1.8V，V OL(max)=03V，V CC=5V，试计算其高电平噪声容限V NH和低电平噪声容限V NL。 答案:V NL= V IL(max) - V OL(max)=0.5V，V NH= V OH(min) - V IH(min) =1.2V。 3、 试写出图2-1、图2-2所示逻辑电路的逻辑函数表达式。 解：（1）（2） 4、试分析图2-3所示MOS电路的逻辑功能，写出Y端的逻辑函数式，并画出逻辑图。
5、试简要回答下列问题。
（1）有源（图腾柱）输出与集电极开路（OC）输出之间有什么区别？ 解：OC门输出端只能输出低电平和开路状态，其输出级需要上拉电阻才能输出高电平，且上拉电源可以与芯片电源不同，因此常用于不同电源电压芯片之间实现信号电平变换，OC门输出端可以并联实现线与； 有源输出可以输出低电平与高电平，两个有源输出端连接在一起时，若是一个输出端输出高电平，另外一个输出端输出低电平时，可引起较大电流损坏输出级。 （2）TTL逻辑电路输入端悬空时，可视为输入高电平信号处理，而CMOS逻辑电路输入端则不允许悬空使用，试说明其原因。 解：因为CMOS电路的输入端具有非常高的输入阻抗，容易受到干扰，一旦受到干扰后，会使输出电平发生转换，产生功耗，因此输入端不能悬空，应该连接确定的逻辑电平。 6.请查阅74LS00芯片手册（常规温度范围的），回答如下问题： （1）电源电压范围； （2）输出高电平电压范围； （3）输出低电平电压范围； （4）输入高电平电压范围； （5）输入低电平电压范围； （6）该芯片的电源电流； （7）典型传播延迟时间； （8）扇出系数。 解：（1）电源电压范围4.75~5.25V （2）输出高电平范围：当|I OH|≤0.4mA时：2.7V~5V （3）输出低电平范围：当I OL≤8mA时：0~0.5V （4）输入高电平电压范围：2V~5V （5）输入低电平电压范围；0~0.8V （6）该芯片的静态电源电流； 5.5V时：I CCH=1.6mA/每封装 5.5V时：I CCL=4.4mA/每封装 （7）典型传播延迟时间； t PHL =10ns； t PLH=9ns； （8）扇出系数。 高电平输入电流I IH=20μA，输出I OH为400μA，因此高电平扇出系数为20。 低电平输入电流I IL=0.4mA，输出I OL为8mA，因此低电平输出心事为20。
第二章逻辑门电路 1、对于半导体材料，随温度升高：A A、电子—空穴对增加，载流子数目增多，导电能力增强 B、电子—空穴对减少，载流子数目增多，导电能力增强 C、电子—空穴对增加，载流子数目减少，导电能力增强 D、 2、N型半导体中主要靠（C ）载流子导电： A、束缚电子 B、空穴 C、自由电子 D、 3、在数字电路中，三极管一般作为一个开关使用，工作稳定时处于： A、饱和或放大状态 B、放大或截止状态 C、饱和或截止状态 D、 4、将多个与非门的输出端直接相连，实现各输出端相与的逻辑功能，称为： A、线与 B、线或 C、线非 D、 5、TTL门电路的输入端悬空或接大电阻相当接： A、低电平 B、高电平 C、高阻 D、 第二题、多项选择题（每题2分，5道题共10分） 1、对于本征半导体：ABC A、自由电子和空穴成对出现 B、自由电子和空穴浓度相同 C、自由电子浓度高，空穴浓度低 D、自由电子和空穴数目相同 E、自由电子数目少，空穴数目多 2、三极管工作在饱和状态时： A、如图开关断开 B、两个结均反偏 C、如图开关闭合 D、两个结均正偏 E、一个结正偏，另一个结反偏 3、若只采用二极管作为开关器件，则可以实现： A、与逻辑关系 B、非逻辑关系 C、或逻辑关系 D、与非逻辑关系 4、或非门的多余输入端可以： A、接逻辑1 B、接逻辑0 C、和有用端并接 D、悬空 5、场效应管也叫： A、电流控制器件 B、电压控制器件 C、双极性器件 D、单极性器件 第三题、判断题（每题1分，5道题共5分）1、半导体中只有自由电子一种载流子。 错误 2、载流子的漂移运动与扩散运动方向相同。 正确 3、二极管的反向饱和电流随温度的升高而增大。 正确错误 4、三极管实现电流控制及放大的外部条件是Je正偏，Jc反偏。 正确错误 5、逻辑门的多余输入端可以和有用端并接使用。 正确错误 第三章组合逻辑电路的分析与设计 1、组合逻辑电路的输出状态： A、与输入状态无关，和电路原来的状态有关， B、与输入状态有关，和电路原来的状态无关 C、与输入状态有关，和电路原来的状态有关 D、 2、最简与或式是指逻辑表达式中的：
第二章逻辑门电路 [教学要求] 1.了解门电路的定义及分类方法，二极管、三极管的开关特性，及分立元件组成的与、或、 非门的工作原理； 2.掌握TTL反相器的工作原理，静态输入、输出、电压传输特性及输入端负载特性，开关 特性；了解其它TTL门（与非门、或非门、异或门、三态门，OC门）的工作原理及TTL 门的改进系列； 3.掌握CMOS反相器的工作原理及静态特性。了解CMOS反向器的动特性。其他CMOS 门（与非门、或非门等）的工作原理。掌握门电路应用注意事项。 [教学内容] 1.分立元件组成的与、或、非门的工作原理 2.TTL反相器 3.其它TTL门 4.CMOS反相器的工作原理及静态特性 5.其他CMOS门（与非门、或非门等）的工作原理 6.门电路应用注意事项 引言
2.1 二极管的开关特性 一、二极管从正向导通到截止有一个反向恢复过程 通常把二极管从正向导通转为反向截止所经过的转换过程称为反向恢复过程。其中t S 称为存储时间，t t称为渡越时间，t re=t s+t t称为反向恢复时间。 由于反向恢复时间的存在，使二极管的开关速度受到限制。 二、产生反向恢复过程的原因——电荷存储效应 二极管在开关转换过程中出现的反向恢复过程，实质上由于电荷存储效应引起的，反向恢复时间就是存储电荷消失所需要的时间。 三、二极管的开通时间 二极管从截止转为正向导通所需的时间称为开通时间。这个时间同反向恢复时间相比是很短的。它对开关速度的影响很小，可以忽略不计。 2.2 BJT的开关特性 ＮＰＮ型BJT的结构如下图所示。
ＰＮＰ型BJT的结构如下图中的上半部所示，下边为电路图中的符号。 一、BJT的开关作用 BJT的开关作用对应于有触点开关的“断开”和“闭合”。 上图所示电路用来说明BJT开关作用，图中BJT为ＮＰＮ型硅管。 ＮＰＮ型BJT截止、放大、饱和三种工作状态的特点列于下表中。 二、BJT的开关时间 BJT的开关过程和二极管一样，也是内部电荷“建立”和“消散”的过程。因此BJT饱和与截止两种状态的相互转换也是需要一定的时间才能完成的。
第三章 门 电 路 【题3.1】 在图3.2.5所示的正逻辑与门和图3.2.6所示的正逻辑或门电路中,若改用负逻辑,试列出它们的逻辑真值表,并说明Y 和A,B 之间是什么逻辑关系。 图3.2.5的负逻辑真值表 图3.2.6的负逻辑真值表 【题 3.5】已知CMOS 门电路的电源电压5DD V V =，静态电源电流 2DD I A μ=，输入信号为200Z KH 的方波（上升时间和下降时间可忽略不 计），负载电容200L C pF =，功耗电容20pd C pF =，试计算它的静态功耗、动态功耗、总功耗和电源平均电流。 【解】 静态功耗 6 21050.01S D D D D P I V m W m W -==??= 动态功耗 ()()2125220020102105 1.10D L pd DD P C C fV mW mW -=+=+????= 总功耗 0.01 1.10 1.11T O T S D P P P m W =+=+= 电源平均电流 1.11 0.225 TOT DD DD P I mA mA V = = = 【题3.5】已知CMOS 门电路工作在5V 电源电压下的静态电源电流5A μ，在负载电容100L C pF 为，输入信号频率为500Z KH 的方波时的总功耗为1.56mW 试计算该门电路的功耗电容的数值。 【解】 首先计算动态功耗
()31.565510 1.54D TOT S TOT DD DD P P P P I V mW mW -=-=-=-??≈ 根据() 2 D L pd DD P C C fV =+得 312252 1.541010010135105D pd L DD P C C F pF fV --???= -=-?≈ ????? 【题3.7】 试分析图P3.7 中各电路的逻辑功能，写出输出逻辑函数式。 A B C DD Y V DD Y （b） A
3 逻辑门电路 MOS 逻辑门电路 3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。 解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。 从附录A 可查得74LS 系列电流参数的数值为I OH =，I OL =8mA ，I IH =,I IL =；74ALS 系列输入电流参数的数值为I IH =，I IL =，其实省略了表示电流流向的符号。 （1） 根据（3.1.4）和式（）计算扇出数 74LS 系列驱动同类门时，输出为高电平的扇出数 0.4200.02OH OH IH I mA N I mA === 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA = == 所以，74LS 系列驱动同类门时的扇出数N O 为20。 （2） 同理可计算出74LS 系列驱动74ALS 系列时，有 0.4200.02OH OH IH I mA N I mA === 8800.1OL OL IL I mA N I mA = == 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。 3.1.4 已知图题所示各MOSFET 管的 T V =2V ，忽略电阻上的压降，试确定其工作状态（导 通或截止）。 解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题（b ）和（d ）为P 沟道增强型MOS 。N 沟道增强型MOS 管得开启电压V T 为正。当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。