【SPI基础知识简介】
设备与设备之间通过某种硬件接口通讯，目前存在很多种接口，SPI接口是其中的一种。
SPI中分Master主设备和Slave从设备，数据发送都是由Master控制。
一个master可以接一个或多个slave。
常见用法是一个Master接一个slave，只需要4根线：
SCLK：Serial Clock，（串行）时钟
MISO：Master In Slave Out，主设备输入，从设备输出
MOSI：Master Out Slave In，主设备输出，从设备输入
SS: Slave Select，选中从设备，片选
SPI由于接口相对简单（只需要4根线），用途算是比较广泛，主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。
即一个SPI的Master通过SPI与一个从设备，即上述的那些Flash，ADC等，进行通讯。
而主从设备之间通过SPI进行通讯，首先要保证两者之间时钟SCLK要一致，互相要商量好了，要匹配，否则，就没法正常通讯了，即保证时序上的一致才可正常讯。
而这里的SPI中的时钟和相位，指的就是SCLk时钟的特性，即保证主从设备两者的时钟的特性一致了，以保证两者可以正常实现SPI通讯。
【SPI相关的缩写或说法】
先简单说一下，关于SPI中一些常见的说法：
SPI的极性Polarity和相位Phase，最常见的写法是CPOL和CPHA，不过也有一些
其他写法，简单总结如下：
(1) CKPOL (Clock Polarity) = CPOL = POL = Polarity = （时钟）极性
(2) CKPHA (Clock Phase) = CPHA = PHA = Phase = （时钟）相位
(3) SCK=SCLK=SPI的时钟
(4) Edge=边沿，即时钟电平变化的时刻，即上升沿(rising edge)或者下降沿(falling edge)
对于一个时钟周期内，有两个edge，分别称为：
Leading edge=前一个边沿=第一个边沿，对于开始电压是1，那么就是1变成0的时候，对于开始电压是0，那么就是0变成1的时候；
Trailing edge=后一个边沿=第二个边沿，对于开始电压是1，那么就是0变成1的时候（即在第一次1变成0之后，才可能有后面的0变成1），对于开始电压是0，那么就是1变成0的时候；
本文采用如下用法：
极性=CPOL
相位=CPHA
SCLK=时钟
第一个边沿和第二个边沿
【SPI的相位和极性】
CPOL和CPHA，分别都可以是0或时1，对应的四种组合就是：
Mode 0 CPOL=0, CPHA=0
Mode 1 CPOL=0, CPHA=1
Mode 2 CPOL=1, CPHA=0
Mode 3 CPOL=1, CPHA=1
【CPOL极性】
先说什么是SCLK时钟的空闲时刻，其就是当SCLK在数发送8个bit比特数据之前和之后的状态，于此对应的，SCLK在发送数据的时候，就是正常的工作的时
候，有效active的时刻了。
先说英文，其精简解释为：Clock Polarity = IDLE state of SCK。
再用中文详解：
SPI的CPOL，表示当SCLK空闲idle的时候，其电平的值是低电平0还是高电平1：CPOL=0，时钟空闲idle时候的电平是低电平，所以当SCLK有效的时候，就是高电平，就是所谓的active-high；
CPOL=1，时钟空闲idle时候的电平是高电平，所以当SCLK有效的时候，就是低电平，就是所谓的active-low；
【CPHA相位】
首先说明一点，capture strobe = latch = read = sample，都是表示数据采样，数据有效的时刻。
相位，对应着数据采样是在第几个边沿（edge），是第一个边沿还是第二个边沿，0对应着第一个边沿，1对应着第二个边沿。
对于：
CPHA=0，表示第一个边沿：
对于CPOL=0，idle时候的是低电平，第一个边沿就是从低变到高，所以是上升沿；
对于CPOL=1，idle时候的是高电平，第一个边沿就是从高变到低，所以是下降沿；
CPHA=1，表示第二个边沿：
对于CPOL=0，idle时候的是低电平，第二个边沿就是从高变到低，所以是下降沿；
对于CPOL=1，idle时候的是高电平，第一个边沿就是从低变到高，所以是上升沿；
此处，再多解释一下可能会遇到的CKP和CKE，其是Microchip的PIC系列芯片中的说法。
（1）CKP是Clock Polarity Select，就是极性=CPOL：
CKP，虽然名字和CPOL不一样，但是都是指时钟相位的选择，定义也一样：CKP: Clock Polarity Select bit
1 = Idle state for clock (CK) is a high level
0 = Idle state for clock (CK) is a low level
所以不多解释。
（2）CKE是Clock Edge Select，就是相位=CPHA：
CKE: SPI Clock Edge Select bit
1 = Transmit occurs on transition from active to Idle clock state
0 = Transmit occurs on transition from Idle to active clock state
意思是
1 =（数据）传输发生在时钟从有效状态转到空闲状态的那一时刻
0 =（数据）传输发生在时钟从空闲状态转到有效状态的那一时刻
其中，数据传输的时刻，即图中标出的“数据transmit传输的时刻”，很明显，该时刻是一个时钟和下一个时钟之间交界的地方，对应的不论是上升沿还是下降沿，都与我们前面提到的CPHA=数据采样的时刻，的边沿方向所相反。
所以，此处的CKE，正好与CPHA相反。
所以，CKP和CKE所对应的取值的含义为：
When CKP = 0:
CKE=1 => Data transmitted on rising edge of SCK
CKE=0 => Data transmitted on falling edge of SCK
When CKP = 1:
CKE=1 => Data transmitted on falling edge of SCK
CKE=0 => Data transmitted on rising edge of SCK
【如何看懂和记忆CPOL和CPHA】
所以，关于在其他地方介绍的，看似多么复杂难懂难记忆的CPOL和CPHA，其
实经过上面解释，就肯容易看懂了：
去看时序图，如果起始的始终SCLK的电平是0，那么CPOL=0，如果是1，那么CPOL=1，
然后看数据采样时刻，即时序图数据线上的数据那个矩形区域的中间所对应的位置，对应到上面SCLK时钟的位置，对应着是第一个边沿或是第二个边沿，即CPHA 是0或1。（对应的是上升沿还是还是下降沿，要根据对应的CPOL的值，才能确定）。
即：
（1）如何判断CPOL：SCLK的空闲时候的电压，是0还是1，决定了CPOL是0还是1；
（2）如何判断CPHA：而数据采样时刻对应着的SCLK的电平，是第一个边沿还是第二个边沿，对应着CPHA为0还是1。
SCLK的极性，相位，边沿之间的内在逻辑关系
SCLK空闲时刻电压低电平
CPOL = 0
高电平
CPOL = 1
数据采样时刻，SCLK的edge是第一个还是第二个第一个边沿
CPHA = 0
上升沿（开始的电平是低电压0，而第一个边沿，只能是从0变到1，即上升沿）下降沿
第二个边沿
CPHA = 1 下降沿上升沿（开始电平是高电平1，第二个边沿，肯定是从低电平0变到高电平1，因为第一个边沿肯定是从高电平1，变到低电平0）
【软件中如何设置SPI的极性和相位】
SPI分主设备和从设备，两者通过SPI协议通讯。
而设置SPI的模式，是从设备的模式，决定了主设备的模式。
所以要先去搞懂从设备的SPI是何种模式，然后再将主设备的SPI的模式，设置和从设备相同的模式，即可正常通讯。
对于从设备的SPI是什么模式，有两种：
（1）固定的，有SPI从设备硬件决定的
SPI从设备，具体是什么模式，相关的datasheet中会有描述，需要自己去datasheet 中找到相关的描述，即：
关于SPI从设备，在空闲的时候，是高电平还是低电平，即决定了CPOL是0还是1；
然后再找到关于设备是在上升沿还是下降沿去采样数据，这样就是，在定了CPOL 的值的前提下，对应着可以推算出CPHA是0还是1了。
举例1：
CC2500 - Low-Cost Low-Power 2.4 GHz RF Transceiver的datasheet中SPI的时序图从图中可以看到，最开始的SCLK和结束时候的SCLK，即空闲时刻的SCLK，是低电平，推导出CPOL=0，然后可以看到数据采样的时候，即数据最中间的那一点，对应的是SCLK的第一个边沿，所以CPHA=0（此时对应的是上升沿）。
举例2：
SSD1289 - 240 RGB x 320 TFT LCD Controller Driver的datasheet中提到：
“SDI is shifted into 8-bit shift register on every rising edge of SCK in the order of data bi t 7, data bit 6 …… data bit 0.”
意思是，数据是在上升沿采样，所以可以断定是CPOL=0，CPHA=0，或者CPOL=1，CPHA=1的模式，但是至于是哪种模式。
按理来说，接下来应该再去确定SCLK空闲时候是高电平还是低电平，用以确定
CPOL是0还是1，但是datasheet中没有提到这点。
所以，此处，目前不太确定，是两种模式都支持，还是需要额外找证据却确定CPOL是0还是1.
（2）可配置的，由软件自己设定
从设备也是一个SPI控制器，4种模式都支持，此时只要自己设置为某种模式即可。
然后知道了从设备的模式后，再去将SPI主设备的模式，设置为和从设备模式一样，即可。
对于如何配置SPI的CPOL和CPHA的话，不多细说，多数都是直接去写对应的SPI控制器中对应寄存器中的CPOL和CPHA那两位，写0或写1即可。
举例：
此处遇到的C8051F347中的SPI就是一个SPI的controller控制器，即支持软件配置CPOL和CPHA的值，四种模式都支持，此处C8051F347作为SPI从设备，设置了CPOL=1，CPHA=0的模式，因此，此处对应主芯片Blackfin F537中的SPI控制器，作为Master主设备，其SPI的模式也要设置为CPOL=1，CPHA=0。
【待解决问题】
对于软件去如何设置主设备（和从设备）的CPOL和CPHA的值，是搞懂了，知道两者要匹配才可以正常通讯，但是对于CPOL和CPHA这四种模式，不同的模式之间，相对来说有何优缺点，比如是否哪种模式更稳定，数据更不容易出错等等，还是不清楚
【总结】
1. IT方面的资料，国内的，还是把问题讲明白的太少，想搞懂问题，还是得去找英文的。
2.有问题，指望别人，还是不行的，凡事还是得指望自己，才有用。
利用51单片机实现SPI总线通信 一：题目及要求 1：基本内容 1.1：理解51单片机和SPI总线通信的特性和工作原理； 1.2：以51单片机为核心分别设计SPI总线通信发送及接收电路； 1.3：熟练应用C语言或汇编语言编写程序； 1.4：应用Protues软件完成仿真，仿真结果需包括示波器波形，通过一定的 方式（如LED灯、LED显示器等）显示发送和接受数据结果； 1.5：下载程序到开发板，实现串口通信功能（选做）； 1.6：提交设计报告。 2：基本要求 本设计采用三线式SPI总线，一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO。时钟极性CPOL=0，时钟相位CPHA=0。 二：设计思路 1：掌握51单片机和SPI总线通信的工作原理； 2：利用1中的原理设计SPI总线通信发送和接受电路； 3：编程模拟SPI时序，包括串行时钟、数据输入和输出； 4：利用Protues软件仿真，观察结果； 5：顺利仿真后，下载到开发板实现串行通信功能。 三：设计过程及内容 1：SPI总线简介 SPI ( Serial Peripheral Interface ——串行外设接口) 总线是Motorola公司推出的一种同步串行接口技术。SPI总线系统是一种同步串行外设接口,允许MCU（微控制器）与各种外围设备以串行方式进行通信、数据交换。外围设备包括FLASHRAM、A/ D 转换器、网络控制器、MCU 等。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现
详解SPI总线规范 SPI是英文Serial Peripheral Interface的缩写，中文意思是串行外围设备接口，SPI是Motorola公司推出的一种同步串行通讯方式，是一种三线同步总线，因其硬件功能很强，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。 SPI概述 SPI：高速同步串行口。3～4线接口，收发独立、可同步进行. SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCX X系列处理器上定义的。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASH RAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS(有的SPI接口芯片带有中断信号线INT或INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。 SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。 （1）SDO –主设备数据输出，从设备数据输入 （2）SDI –主设备数据输入，从设备数据输出 （3）SCLK –时钟信号，由主设备产生 （4）CS –从设备使能信号，由主设备控制 其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。 接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 要注意的是，SCK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备。这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。也就是说，主设备通过对SCK时钟线的控制可以完成对通讯的控制。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。不同的SPI设备的实现方式不尽相同，主要是数据改变和采集的时间不同，在时钟信号上沿或下沿采集有不同定义，具体请参考相关器件的文档。
竭诚为您提供优质文档/双击可除 spi通信规范 篇一：spi通讯协议介绍 spi通讯协议介绍 spiinterface spi接口介绍 spi是由美国摩托罗拉公司推出的一种同步串行传输规范，常作为单片机外设芯片串行扩展接口。spi有4个引脚：ss(从器件选择线)、sdo(串行数据输出线)、sdi(串行数据 输入线)和sck(同步串行时钟线)。spi可以用全双工通信方式同时发送和接收8(16)位数据，过程如下：主机启动发送 过程，送出时钟脉冲信号，主移位寄存器的数据通过sdo移入到从移位寄存器，同时从移位寄存器中的数据通过sdi移人到主移位寄存器中。8(16)个时钟脉冲过后，时钟停顿， 主移位寄存器中的8(16)位数据全部移人到从移位寄存器中，随即又被自动装入从接收缓冲器中，从机接收缓冲器满标志位(bF)和中断标志位(sspiF)置“1”。同理，从移位寄存器 中的8位数据全部移入到主寄存器中，随即又被自动装入到主接收缓冲器中．主接收缓冲器满标志位(bF)和中断标志位
(sspiF)置“1”。主cpu检测到主接收缓冲器的满标志位或者中断标志位置1后，就可以读取接收缓冲器中的数据。同样，从cpu检测到从接收缓冲器满标志位或中断标志位置1后，就可以读取接收缓冲器中的数据，这样就完成了一次相互通信过程。这里设置dspic30F6014为主控制器，isd4002为从器件，通过spi口完成通信控制的过程。 spi总线协议 spi是一个环形总线结构，由ss（cs）、sck、sdi、sdo 构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。那么第一个上升沿来的时候数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。 例子： 假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍:假设上升沿发送数据 第1页 程时钟;发送结束中断标志;写冲突保护;总线竞争保护
SPI：高速同步串行口。3～4线接口，收发独立、可同步进行 SPI的通信原理: 主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。 （1）SDO –主设备数据输出，从设备数据输入 （2）SDI –主设备数据输入，从设备数据输出 （3）SCLK –时钟信号，由主设备产生 （4）CS –从设备使能信号，由主设备控制 其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。 接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 要注意的是，SCK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备。这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。也就是说，主设备通过对SCK时钟线的控制可以完成对通讯的控制。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。不同的SPI设备的实现方式不尽相同，主要是数据改变和采集的时间不同，在时钟信号上沿或下沿采集有不同定义，具体请参考相关器件的文档。 在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，显得简单高效。在多个从设备的系统中，每个从设备需要独立的使能信号，硬件上比I2C系统要稍微复杂一些。 最后，SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。 SPI协议举例 SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候数据将会是sdo=1；寄存器中的10101010左移一位，后面补入送来的一位未知数x，成了0101010x。下降沿到来的时候，sdi上的电平将锁存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
S P I的通信速率到底可 以达到多少 Document number：PBGCG-0857-BTDO-0089-PTT1998
楼主提问：SPI的通信速率到底可以达到多少？？？ 按照手册上的说明，应该能到fosc/4，然而实际上由于SPI通信底层没有任何握手，不像I2C总线那样带ACK，所以SPI速率实际上根本不能达到fosc/4，除非发信端与收信端完全同步，然而事实上接收端往往要对接收到的数据进行一些判断和处理，所以在接收端往往会丢数，解决办法就是在发信端发完一个字节后人为加上延时等待接收端处理，但是如果这样的话，高速还有什么意义呢？ 我做了一个试验，即使关掉所有其它中断，只作SPI通信处理，在fosc/4的通信速率下，接收端只能接收10个字节以内的数据，10个字节以上就会丢数，而在fosc/8的通信速率下，如果关闭所有其它中断，收发256个字节是没什么问题的，但是如果应用程序有1ms的时钟中断事件的话，spi通信成功率很低。 在前面很多帖子里，看到不少人说spi只是硬件底层，通信的可靠性要靠通信协议，诚然如此，但是我以为通信协议只是最后一道保障，如果底层不可靠，通信协议再完善也是惘然。 轮询和中断方式有本质区别吗？轮询就能保证不被其它中断干扰吗？主机自己掌握SPI节奏，它只知道自己发送出去了，并不知道从机是否处理完，如果从机还在处理上一个字节，这时候发下个字节显然会丢数据啊 解答者1回答： 是同步！不是异步！ 也就是说MASTER提供时钟，所以完全由MASTER决定速率（当然大家都能达到的）
再有就是这个速率仅仅指一个BYTE的通讯速率，不是整个帧速率（2个BYTE以上）从机查询和中断无关，说白了就是移位寄存器！ 楼主再问： 关键就在于这个速率要大家都能达到啊，如果都能达到就不用讲了，实测下来就是slave端达不到这个速率啊。如果这个速率是一个BYTE的指标那就没啥说的了，我认了，只能在字节之间加延时了。 解答者2： 我试过用fosc/2的时钟速率进行两机通讯（系统时钟16M），连续传了好多字节都没有问题。主机用查询方式发送；从机用中断接收，接收到的数据用液晶显示出来。 解答者1： 多字节是不可能达到fosc/2的！除非从机速率更快，有足够的时间去处理或保存（读取数据），要不然是吹牛的！影响速率达不到fosc/2就是从机提取数据！与系统时钟多少那无关！再有，?从机响应中断都要4个机器周期，更别说要存储，中断出来也要4个机器周期。 对于单字节来说是可以达到fosc/2，因为AVR可以使用倍率，本来是fosc/4的! 所以,数据手册里讲的可以达到fosc/4那是指单字节的速率! 楼主： 所以说手册给出来的指标很带有欺骗性，为了可靠起见（相信很多人的程序中都有个时钟在运行），建议放在fosc/16。
SPI通信程序 //這是主机C8051F005有硬件SPI的AT45DB041B的讀寫驅動 // SPI Configuration //SPI0CN = 0x02; // SPI Control Register //MSTEN = 1; // SPI 以主方式工作 //SPI0CFG = 0xC7; // SPI Configuration Register 第二邊沿采樣,SCK空閑高 //SPI0CKR = 0x00; // SPI Clock Rate Register SPIclk=24.5M/2 //SPIEN = 1; // SPI0CN |= 0x01; sbit FLASH_CS = P3^6; union long_union { //長整形聯合 unsigned long dat; unsigned int word[2]; unsigned char byte[4]; }opcode; //緩沖區1單字節寫cmd=0x84
void buff1_wr(unsigned int bfaddr,unsigned char dat) { unsigned char i; opcode.byte[0]=0x84; opcode.word[1]=bfaddr; FLASH_CS=0; SPI0CN&=0x03; for(i=0;i<4;i++) { SPI0DAT=opcode.byte[i]; while(!SPIF); SPIF=0;} //連續發送4個opcode SPI0DAT=dat; while(!SPIF); SPIF=0; //發送第5個字節(數据) FLASH_CS=1; } //緩沖區1單字節讀cmd=0xd4 unsigned char buff1_rd(unsigned int bfaddr)
497 Jz4755 Multimedia Application Processor Programming Manual, Revision 1.0 Copyright? 2005-2007 Ingenic Semiconductor Co., Ltd. All rights reserved. 23.5 Data Formats Four signals are used to transfer data between the processor and external peripheral. The SSI supports three formats: Motorola SPI, Texas Instruments SSP , and National Microwire. Although they have the same basic structure the three formats have significant differences, as described below. SSI_CE_/SSI_CE2_ varies for each protocol as follows: ? For SPI and Microwire formats, SSI_CE_/SSI_CE2_ functions as a chip select to enable the external device (target of the transfer), and is held active-low during the data transfer. ? For SSP format, this signal is pulsed high for one serial bit-clock period at the start of each frame. SSI_CLK varies for each protocol as follows: For Microwire, both transmit and receive data sources switch data on the falling edge of SSI_CLK, and sample incoming data on the rising edge. For SSP , transmit and receive data sources switch data on the rising edge of SSI_CLK, and sample incoming data on the falling edge. For SPI, the user has the choice of which edge of SSI_CLK to use for switching outgoing data, and for sampling incoming data. In addition, the user can move the phase of SSI_CLK, shifting its active state one-half period earlier or later at the start and end of a frame. While SSP and SPI are full-duplex protocols, Microwire uses a half-duplex master-slave messaging protocol. At the start of a frame, a 1 or 2-byte control message is transmitted from the controller to the peripheral. The peripheral does not send any data. The peripheral interprets the message and, if it is a READ request, responds with requested data, one clock after the last bit of the requesting message. The serial clock (SSI_CLK) only toggles during an active frame. At other times it is held in an inactive or idle state, as defined by its specified protocol. 23.5.1 Motorola’s SPI Format Details 23.5.1.1 General Single Transfer Formats The figures below show the timing of general single transfer format.
SPI通信协议（SPI总线）学习 各位读友大家好！你有你的木棉，我有我的文章，为了你的木棉，应读我的文章！若为比翼双飞鸟，定是人间有情人！若读此篇优秀文，必成天上比翼鸟！ SPI通信协议（SPI总线）学习1、什么是SPI？SPI是串行外设接口(Serial Peripheral Interface)的缩写。是Motorola 公司推出的一种同步串行接口技术，是一种高速的，全双工，同步的通信总线。2、SPI优点支持全双工通信通信简单数据传输速率块3、缺点没有指定的流控制，没有应答机制确认是否接收到数据，所以跟IIC总线协议比较在数据可靠性上有一定的缺陷。4、特点1）：高速、同步、全双工、非差分、总线式2）：主从机通信模式5、协议通信时序详解1）：SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以(单向传输时)。也是所有基于SPI的设备共有的，它们是SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(片选)。(1)SDO/MOSI –主设备数据输出，从设备数据输入;(2)SDI/MISO –主设备数据输入，从设备数据输出;(3)SCLK –时钟信号，由主设备产生;(4)CS/SS –从设备使能信号，由主设备控制。当有多个从设备的时候，因为每个从设备上都有一个片选引脚接入到主设备机中，当我们的主设备和某个从设备通信时将需要将从设备对应的片选引脚电平拉低或者是拉高。2）：需要说明的是，我们SPI通信有4种不同的模式，不
同的从设备可能在出厂是就是配置为某种模式，这是不能改变的；但我们的通信双方必须是工作在同一模式下，所以我们可以对我们的主设备的SPI模式进行配置，通过CPOL（时钟极性）和CPHA（时钟相位）来控制我们主设备的通信模式，具体如下：Mode0：CPOL=0，CPHA=0Mode1：CPOL=0，CPHA=1Mode2：CPOL=1，CPHA=0Mode3：CPOL=1，CPHA=1时钟极性CPOL 是用来配置SCLK的电平出于哪种状态时是空闲态或者有效态，时钟相位CPHA是用来配置数据采样是在第几个边沿：CPOL=0，表示当SCLK=0时处于空闲态，所以有效状态就是SCLK处于高电平时CPOL=1，表示当SCLK=1时处于空闲态，所以有效状态就是SCLK处于低电平时CPHA=0，表示数据采样是在第1个边沿，数据发送在第2个边沿CPHA=1，表示数据采样是在第2个边沿，数据发送在第1个边沿例如：CPOL=0，CPHA=0：此时空闲态时，SCLK处于低电平，数据采样是在第1个边沿，也就是SCLK由低电平到高电平的跳变，所以数据采样是在上升沿，数据发送是在下降沿。CPOL=0，CPHA=1：此时空闲态时，SCLK 处于低电平，数据发送是在第1个边沿，也就是SCLK由低电平到高电平的跳变，所以数据采样是在下降沿，数据发送是在上升沿。CPOL=1，CPHA=0：此时空闲态时，SCLK处于高电平，数据采集是在第1个边沿，也就是SCLK由高电平到低电平的跳变，所以数据采集是在下降沿，数据发送是在上升沿。CPOL=1，CPHA=1：此时空闲态时，SCLK处于高电平，数据发送是在第
二、通信的SPI 概念 2.1、SPI：高速同步串行口 SPI：高速同步串行口。是一种标准的四线同步双向串行总线。 SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS(有的SPI接口芯片带有中断信号线INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。 SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（用于单向传输时，也就是半双工方式）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。 （1）SDO –主设备数据输出，从设备数据输入 （2）SDI –主设备数据输入，从设备数据输出 （3）SCLK –时钟信号，由主设备产生 （4）CS –从设备使能信号，由主设备控制 其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。 接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCK时钟线存在的原因，由SCK 提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 要注意的是，SCK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备。这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCK时钟线由主控设备控制，当没有时钟跳变时，从
SPI串行通信协议 同步串行外设接口(S PI)是由摩托罗拉公司开发的全双工同步串行总线，该总线大量用在与EEPROM、ADC、FRAM和显示驱动器之类的慢速外设器件通信。 SPI（Serial Peripheral Interface）是一种串行串行同步通讯协议，由一个主设备和一个或多个从设备组成，主设备启动一个与从设备的同步通讯，从而完成数据的交换。SPI 接口由SDI（串行数据输入），SDO（串行数据输出），SCK（串行移位时钟），CS（从使能信号）四种信号构成，CS 决定了唯一的与主设备通信的从设备，如没有CS 信号，则只能存在一个从设备，主设备通过产生移位时钟来发起通讯。通讯时，数据由SDO 输出，SDI 输入，数据在时钟的上升或下降沿由SDO 输出，在紧接着的下降或上升沿由SDI 读入，这样经过8/16 次时钟的改变，完成8/16 位数据的传输。 总线协议 该总线通信基于主-从(所有的串行的总线均是这样，USB，IIC，SPI等)配置，而且下面提到的方向性的操作合指代全部从主设备的角度说得。它有以下4个信号： MOSI:主出/从入 MISO:主入/从出 SCK:串行时钟 SS:从属选择；芯片上“从属选择”(slave-select)的引脚数决定了可连到总线上的器件数量。 在SPI传输中，数据是同步进行发送和接收的。数据传输的时钟基于来自主处理器的时钟脉冲(好像也可以是IO上的电平的模拟时钟)，摩托罗拉没有定义任何通用SPI的时钟规范。然而，最常用的时钟设置基于时钟极性(CPOL)和时钟相位(CPHA)两个参数，CPOL定义SPI串行时钟的活动状态，而CPHA定义相对于SO-数据位的时钟相位。CPOL和CPHA的设置决定了数据取样的时钟沿。 数据方向和通信速度 SPI传输串行数据时首先传输最高位。波特率可以高达5Mbps，具体速度大小取决于SPI硬件。例如，Xicor公司的SPI 串行器件传输速度能达到5MHz。 SPI总线接口及时序 SPI总线包括1根串行同步时钟信号线以及2根数据线。 SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI接口时序如图3、图4所示。
SPI通信协议（SPI总线）学习 1、什么是SPI？ SPI是串行外设接口(Serial Peripheral Interface)的缩写。是Motorola 公司推出的一 种同步串行接口技术，是一种高速的，全双工，同步的通信总线。 2、SPI优点 支持全双工通信 通信简单 数据传输速率块 3、缺点 没有指定的流控制，没有应答机制确认是否接收到数据，所以跟IIC总线协议比较在数据可靠性上有一定的缺陷。 4、特点 1）：高速、同步、全双工、非差分、总线式 2）：主从机通信模式 5、协议通信时序详解 1）：SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以(单向传输时)。也是所有基于SPI的设备共有的，它们是SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(片选)。 (1)SDO/MOSI – 主设备数据输出，从设备数据输入; (2)SDI/MISO – 主设备数据输入，从设备数据输出; (3)SCLK – 时钟信号，由主设备产生; (4)CS/SS – 从设备使能信号，由主设备控制。当有多个从设备的时候，因为每个从设 备上都有一个片选引脚接入到主设备机中，当我们的主设备和某个从设备通信时将需 要将从设备对应的片选引脚电平拉低或者是拉高。 2）：需要说明的是，我们SPI通信有4种不同的模式，不同的从设备可能在出厂是就是配置为某种模式，这是不能改变的；但我们的通信双方必须是工作在同一模式下，所以我们可以对我们的主设备的SPI模式进行配置，通过CPOL（时钟极性）和CPHA（时钟相位）来控制我们主设备的通信模式，具体如下： Mode0：CPOL=0，CPHA=0 Mode1：CPOL=0，CPHA=1 Mode2：CPOL=1，CPHA=0 Mode3：CPOL=1，CPHA=1 时钟极性CPOL是用来配置SCLK的电平出于哪种状态时是空闲态或者有效态，时钟相位CPHA 是用来配置数据采样是在第几个边沿： CPOL=0，表示当SCLK=0时处于空闲态，所以有效状态就是SCLK处于高电平时 CPOL=1，表示当SCLK=1时处于空闲态，所以有效状态就是SCLK处于低电平时 CPHA=0，表示数据采样是在第1个边沿，数据发送在第2个边沿 CPHA=1，表示数据采样是在第2个边沿，数据发送在第1个边沿 例如： CPOL=0，CPHA=0：此时空闲态时，SCLK处于低电平，数据采样是在第1个边沿，也就是SCLK由低电平到高电平的跳变，所以数据采样是在上升沿，数据发送是在下降沿。
竭诚为您提供优质文档/双击可除 spi协议实例 篇一：spi协议 一spi协议概括 spi，是英语serialperipheralinterface的缩写，顾名思义就是串行外围设备接口。是motorola首先在其 mc68hcxx系列处理器上定义的。spi接口主要应用在eepRom，Flash，实时时钟，ad转换器，还有数字信号处理器和数字信号解码器之间。spi，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为pcb的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如at91Rm9200. spi的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于spi的设备共有的，它们是sdi（数据输入），sdo（数据输出），sck （时钟），cs（片选）。 （1）sdo–主设备数据输出，从设备数据输入
（2）sdi–主设备数据输入，从设备数据输出 （3）sclk–时钟信号，由主设备产生 （4）cs–从设备使能信号，由主设备控制 其中cs是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个spi设备成为可能。 接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道spi是串行通讯协议，也就是说数据是一位一位的传输的。这就是sck时钟线存在的原因，由sck 提供时钟脉冲，sdi，sdo则基于此脉冲完成数据传输。数据输出通过sdo线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 要注意的是，sck信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于spi的设备中，至少有一个主控设备。这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而spi允许数据一位一位的传送，甚至允许暂停，因为sck时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。也就是说，主设备通过对sck时钟线
SPI串口通信协议 1.1 SPI串口通信介绍 SPI是英文Serial Peripheral Interface的缩写，中文意思是串行外围设备接口，SPI是Motorola公司推出的一种同步串行通讯方式，是一种三线同步总线，因其硬件功能很强，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。 SPI：高速同步串行口。3～4线接口，收发独立、可同步进行. SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线SS(有的SPI接口芯片带有中断信号线INT或INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。 SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。 （1）SDO –主设备数据输出，从设备数据输入 （2）SDI –主设备数据输入，从设备数据输出
SPI接口的优缺点及通信原理 SPI是串行外设接口(Serial Peripheral Interface)的缩写。是一种同步串行接口技术，是高速的，全双工，同步的通信总线。下面就有iBeacon、蓝牙模块厂家-云里物里科技来帮大家讲解下SPI接口的优缺点。 1、SPI接口的优点 支持全双工操作； 操作简单； 数据传输速率较高。 同时，它也具有如下缺点： 需要占用主机较多的口线（每个从机都需要一根片选线）； 只支持单个主机； 没有指定的流控制，没有应答机制确认是否接收到数据。 2、SPI通信原理 SPI的通信原理是以主从方式工作，这种模式通常有一个主设备和一个或多个从设备。SPI接口经常被称为4线串行总线，分别是SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(片选)。 （a）SDO/MOSI–主设备数据输出，从设备数据输入； （b）SDI/MISO–主设备数据输入，从设备数据输出； （c）SCLK–时钟信号，由主设备产生； （d）CS/SS–从设备使能信号，由主设备控制。 在SPI总线上，某一时刻可以出现多个从设备，但只能存在一个主设备，主设备通过片选线来确定要通信的从设备。这就要求从设备的MISO口具有三态特性，使得该口线在设备未被选通时表现为高阻抗。
3、数据传输 在一个SPI时钟周期内，会完成如下操作： 1)主设备通过MOSI线发送1位数据，从设备通过该线读取这1位数据； 2)从设备通过MISO线发送1位数据，主设备通过该线读取这1位数据。 这是通过移位寄存器来实现的。如图所示，主设备和从设备各有一个移位寄存器，且二者连接成环。随着时钟脉冲，数据按照从高位到低位的方式依次移出主设备寄存器和从机寄存器，并且依次移入从设备寄存器和主设备寄存器。当寄存器中的内容全部移出时，相当于完成了两个寄存器内容的交换。 4、内部工作机制 SSPSR是SPI设备内部的移位寄存器(Shift Register).它的主要作用是根据SPI时钟信号状态,往SSPBUF里移入或者移出数据,每次移动的数据大小 由Bus-Width以及Channel-Width所决定。
楼主提问：SPI的通信速率到底可以达到多少？？？ 按照手册上的说明，应该能到fosc/4，然而实际上由于SPI通信底层没有任何握手，不像I2C总线那样带ACK，所以SPI速率实际上根本不能达到fosc/4，除非发信端与收信端完全同步，然而事实上接收端往往要对接收到的数据进行一些判断和处理，所以在接收端往往会丢数，解决办法就是在发信端发完一个字节后人为加上延时等待接收端处理，但是如果这样的话，高速还有什么意义呢？ 我做了一个试验，即使关掉所有其它中断，只作SPI通信处理，在fosc/4的通信速率下，接收端只能接收10个字节以内的数据，10个字节以上就会丢数，而在fosc/8的通信速率下，如果关闭所有其它中断，收发256个字节是没什么问题的，但是如果应用程序有1ms的时钟中断事件的话，spi通信成功率很低。 在前面很多帖子里，看到不少人说spi只是硬件底层，通信的可靠性要靠通信协议，诚然如此，但是我以为通信协议只是最后一道保障，如果底层不可靠，通信协议再完善也是惘然。 轮询和中断方式有本质区别吗？轮询就能保证不被其它中断干扰吗？主机自己掌握SPI节奏，它只知道自己发送出去了，并不知道从机是否处理完，如果从机还在处理上一个字节，这时候发下个字节显然会丢数据啊 解答者1回答： 是同步！不是异步！ 也就是说MASTER提供时钟，所以完全由MASTER决定速率（当然大家都能达到的） 再有就是这个速率仅仅指一个BYTE的通讯速率，不是整个帧速率（2个BYTE以上）从机查询和中断无关，说白了就是移位寄存器！ 楼主再问： 关键就在于这个速率要大家都能达到啊，如果都能达到就不用讲了，实测下来就是slave 端达不到这个速率啊。如果这个速率是一个BYTE的指标那就没啥说的了，我认了，只能在字节之间加延时了。 解答者2： 我试过用fosc/2的时钟速率进行两机通讯（系统时钟16M），连续传了好多字节都没有问题。主机用查询方式发送；从机用中断接收，接收到的数据用液晶显示出来。 解答者1： 多字节是不可能达到fosc/2的！除非从机速率更快，有足够的时间去处理或保存（读取数据），要不然是吹牛的！影响速率达不到fosc/2就是从机提取数据！与系统时钟多少那无关！再有，?从机响应中断都要4个机器周期，更别说要存储，中断出来也要4个机器周期。 对于单字节来说是可以达到fosc/2，因为A VR可以使用倍率，本来是fosc/4的! 所以,数据手册里讲的可以达到fosc/4那是指单字节的速率! 楼主： 所以说手册给出来的指标很带有欺骗性，为了可靠起见（相信很多人的程序中都有个时钟在运行），建议放在fosc/16。 SPI接口原理 SPI接口的全称是"Serial Peripheral Interface",意为串行外围接口,是Motorola首先在其 MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM, FLASH,实时时钟,AD 转换器,还有数字信号处理器和数字信号解码器之间。 SPI接口是在CPU和外围低速器件之间进行同步串行数据传输,在主器件的移位脉冲下,数据按位传输,高位在前,地位在后,为全双工通信,数据传输速度总体来说比I2C总线要快,速度可达到几Mbps。
三、SPI是英文Serial Peripheral Interface的缩写，中文意思是串行外围设备接口，SPI是Motorola公司推出的一种同步串行通讯方式，是一种三线同步总线，因其硬件功能很强，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。 SPI概述 SPI：高速同步串行口。3～4线接口，收发独立、可同步进行. SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB 的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200. SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI 和低电平有效的从机选择线SS(有的SPI接口芯片带有中断信号线INT或INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。 SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。 （1）SDO –主设备数据输出，从设备数据输入 （2）SDI –主设备数据输入，从设备数据输出 （3）SCLK –时钟信号，由主设备产生 （4）CS –从设备使能信号，由主设备控制 其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。 接下来就负责通讯的3根线了。通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过SDO 线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 要注意的是，SCK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备。这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。也就是说，主设备通过对SCK时钟线的控制可以完成对通讯的控制。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。不同的SPI设备的实现方式不尽相同，主要是数据改变和采集的时间不同，在时钟信号上沿或下沿采集有不同定义，具体请参考相关器件的文档。 在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，显得简单高效。在多个从设备的系统中，每个从设备需要独立的使能信号，硬件上比I2C系统要稍微复杂一些。 最后，SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。 AT91RM9200的SPI接口主要由4个引脚构成：SPICLK、MOSI、MISO及/SS，其中SPICLK是整个SPI总线的公用时钟，MOSI、MISO作为主机，从机的输入输出的标志，MOSI是主机的输出，从机的输入，MISO 是主机的输入，从机的输出。/SS是从机的标志管脚，在互相通信的两个SPI总线的器件，/SS管脚的电平低的是从机，相反/SS管脚的电平高的是主机。在一个SPI通信系统中，必须有主机。SPI总线可以配置成单主单从，单主多从，互为主从。 SPI的片选可以扩充选择16个外设,这时PCS输出=NPCS,说NPCS0~3接4-16译码器,这个译码器是需要外接4-16译码器，译码器的输入为NPCS0~3，输出用于16个外设的选择。 [编辑本段] SPI协议举例