西安邮电学院
数字电路课程设计报告书
——数字抢答器
题目：抢答器的设计
一实验目的
1、掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2、熟悉数字集成电路的设计和使用方法。
3、掌握小型数字系统的设计方法、组装、和调试技术，将孤立、零
碎的电路及电子学知识融汇到实际产品中去。
4、巩固数字电子技术所学的理论，着重解决工程实践的动手能力、创新
能力和进行综合设计的能力。
二实验要求
1. 抢答器同时供4名选手抢答，分别用4个按钮D１ ~ D４表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，
并在LED数码管上显示，选手抢答实行优先锁存，优先抢答选手的
编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如
10秒）。当主持人启动"开始"键后，定时器进行计时（0~9）。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，
显示器上显示选手的编号和抢答的时间,绿灯亮，并保持到主持人将
系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，禁止抢答，定时
显示器上显示9,显示抢答人组号的数码管此时显示无用字符，且红
灯亮。
7．在主持人未启动“开始”键前，如有抢答者则其对应的红灯亮，同时数码管显示其号码。
8、选做功能:要求不仅要显示组号,还要显示抢答的次序。
三使用元件
所用器材如下图所示：
四总体方案的设计
如图所示为总体方框图。其工作原理为：接通电源后，主持人开关开始时接地处于禁止状态，编号显示器灭灯，开关灯灭，定时器显示设定时间；主持人将开关置“开始"端，宣布"开始"，开关灯亮，抢答器工作，同时定时器倒计时。选手犯规提前抢答时，抢答器完成：编号锁存、编号显示以及对应红灯亮。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次将开关接地并重新复位。
数字抢答器框图：
五单元电路的设计
1、输入控制电路：
此电路要求能够区分抢答者是否违规：若输入的抢答信号是在“抢答开始”命令下达之前发出，则该抢答者犯规，输入控制电路应发出“抢答无效”信号，并配合抢先信号锁定电路使抢答者所在组对应的指示灯亮；若抢答信号是在“抢答开始”命令下达之后发出，则抢答有效。经过分析，我认为主持人控制可以用控制电源开关来实现，判断抢答信号是否有效可以用抢先信号锁定电路配合基本的与非门和发光二极管来实现。
2、脉冲产生电路
R
4
DC
7
Q 3G N D
1
V C C
8
TR 2
TH
6
CV
5
U8
555
R3
150k
R1
4.7k
C1
4.7uf
C5
0.1u
SW1
SW -SPDT
产生脉冲的波型为
3、编码电路：
用8线-三线优先编码器（即芯片74148）来实现。经过本人分析，并结合74148的功能表可知，当74LS75的输出端Q1’，Q2’，Q3’，Q4’分别接74148的6，5，4，3输入端时，则经过七段显示译码器后，最终输出将为1，2，3，4。 4、译码显示电路：
译码电路把“有效”或“无效”抢答的抢答者小组序号用数码管
显示出来。若超出答题时间，译码器将会一直显示为7，此时再抢答也不会起作用。译码电路用七段显示译码器74LS48和数码管实现。只要将各个管脚对应到连接起来，就能正确到显示计时、犯规和抢答者的序号。其真值表及逻辑电路图分别如图5和图6:
图6 74LS48逻辑电路图接法
5、用一片74LS161、74LS04译码器74LS48做成。把161做成模十计数器，开始时置数端为0110，161的输出端各接一个非门，就做成了倒计时计数器，再经过48译码，数码管显示9，当从0110一直循环到1111，完成一次循环后，当它再变成0000时，非门输出的结果是1111，这时4个信号接入一个与非门出来接到161的
CT端，完成
T
保持功能，主持人开关直接接到161的LD端，而161的
CT端接的是
P
74ls148的
Y端，161非完的输出信号接入74ls48并接数码显示管，ex
当有人在规定时间内抢答时，
CT变0，161输出保持，数码显示管锁
P
定时间，当有人提前抢答时，因为这时LD端为0，所以161输出处于锁定状态，对计时没有影响，当10秒后无人抢答时，
CT端为0，
T
161又处于锁定状态，时间不变，四与非门的输出信号是和前面说过的
Y的非相与接入抢答电路部分的74ls48的RBO端，10秒后无人ex
抢答时，抢答电路的74ls48停止工作，数码显示管显示0，直到主持人重新开始重置和开始。
74LS161功能真值表：
计时电路图:
7、抢答、锁存:抢答、锁存电路图：
电路图的逻辑功能测试：
由上述所有设计思路结合图7，我在电脑上用仿真系统软件对电路进行了调试，最终调试成功。功能都符合要求。而且我在面包板上接的电路也调试成功，各项基本功能都很完整。
调试过程如下所示：
功能测试一：有效抢答测试
在主持人控制端接高电平后74LS75中D1接高电平，即在主持人发出“抢答开始”命令后的第10秒钟，第一组有人抢答，左边电路显示抢答者组号1，同时绿灯亮，显示抢答有效，此时2号选手虽然也按下开关，但其数码管并不显示数字“2”了。
功能测试二：无人抢答测试
在主持人控制端接高电平后计时电路计到第10秒后74LS75中D4接高电平，即第四组有人在10秒后抢答。此时视为无效抢答。此时下边电路显示无用字符7，同时红灯亮，显示为无效抢答。
功能测试三：违规抢答测试
主持人还没按下开关，选手就开始抢答。
时序控制电路是抢答器设计的关键，它要完成以下三项功能：
①主持人将控制开关打开后，抢答电路和定时电路进人正常抢答工作
状态。
②当参赛选手按动抢答键时，抢答电路和定时电路停止工作。
③当设定的抢答时间到，无人抢答时，同时抢答电路和定时电路停止工作，且数码管计时为零，且红灯亮。
六. 总系统电路图（附后面）
七. 心得体会及分析
在这次数字电路课程设计中，我充分地把数电理论知识应用于实际，感觉收获颇多。经过翻阅和查找大量有关抢答器这方面的资料后才初步画出了各部分的电路图，经过之后的仿真和修改最终设计出
了自己感觉还比较满意的整体图。
设计好的电路图要简单，可行性高，这样便于在面包办上连接电路。连接电路前应先设置好每个芯片的位置，尽量使布线简单清楚，不能跳线，这样有便于检查问题。插板前要先测试所用元器件是否有损坏的，否则连接好的电路将达不到所需结果并且一旦出现问题就很难找出问题所在。例如，数码管本身坏了而使得显示的结果是错的；由于面包板的质量不好有时会使得电路短路或断路;二极管显示红绿灯不亮，有可能正负极接反，或者忘记接地线。各个元器件的工作电压是不能超过他本身的最大承受电压的，否则很容易损坏元器件。
这两周的实习，让我对以往所学的知识有了更深入的了解，设计电路图，考察的是自己对器件功能的认识以及自己的逻辑思维能力，连接电路，考验的是自己的耐心，而分析电路，就考察的是自己对各部分电路以及整个电路的认识，对各部分功能的准确分析。实习的过程中肯定少不了问题，通过对问题的分析研究，可以更好的认识电路，当然，和同学一起研究出现的问题，也可以学到他们分析问题的方法，可以更好的把握整个电路。总之，这次课程设计很好的体现了一个人分析问题和解决问题的能力。
附录（参考文献）：
王毓银主编《数字电路逻辑设计》（第三版）高等教育出版社
西安邮电学院数字电路课程设计成绩鉴定表
四人智能抢答器设计报告
目录 摘要---------------------------------------------------------------------------3前言---------------------------------------------------------------------------4第一章设计要求----------------------------------------------------------5 1.1设计任务-------------------------------------------------------------5 1.2基本要求-------------------------------------------------------------5 1.3选用器材-------------------------------------------------------------5 第二章系统工作原理------------------------------------------6 2.1系统的工作原理-----------------------------------------------------6 第三章电路设计--------------------------------------------------------------7 3.1方案的选择-----------------------------------------------------------7 3.1.1方案一----------------------------------------------------------7 3.1.2方案二----------------------------------------------------------7 3.1.3确定方案-------------------------------------------------------7 3.2单元电路设计--------------------------------------------------------8 3.2.1以锁存器为中心的编码显示电路----------------------------------------------8 3.2.2倒计时显示电路的设计---------------------------------------------8 3.2.3报警电路的设计---------------------------------------------9 3.2.4脉冲产生电路的设计----------------------------------------------10 3.3整体电路--------------------------------------------------------10 3.4 555多谐振荡器的脉冲波形图--------------------------------------------------------11 3.5电路元件选择--------------------------------------------------------12 第四章电路实验与调试---------------------------------------------------13 4.1焊接--------------------------------------------------------------------13 4.2调试中出现的问题及解决-----------------------------------------13 4.3P C B板图--------------------------------------------------------14 4.4焊接的实物图--------------------------------------------------------14 第五章设计总结-----------------------------------------------------------15 参考文献-----------------------------------------------------------15
梧州学院 课程设计论文（2013-2014学年下学期） 课程名称数字电路 论文题目八路数字智力抢答器 系别信息与电子工程学院 专业电子信息工程 班级电本一班 学号000000000000 学生XX 聪明的小强 指导教师xxx 完成时间2015 年7 月
抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发, 用数字、模拟电子器件设计具有扩充功能的抢答器。该设计数字抢答器就是利用数字电子技术实现的。主要为了实现抢答、定时、显示、报警功能。其电路由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。当有选手按下按钮时，优先锁存，其他选手在按时无响应，直到主持人按下清零按钮之后，才能开始下一轮的抢答。比较实用。 该数字抢答器可以广泛应用于各种竞赛，确保竞赛的准确，公平。该数字抢答器虽然可以用单片机程序来完成，但繁琐和代价高。而用集成电路设计制作抢答器：方便，价格便宜，还易于扩展。 关键字：编码，译码，555定时器，抢答器
第一章引言 (1) 1.1 设计要求 (1) 1.2 系统概述 (1) 第二章设计方案分析与论证 (3) 2.1 设计方案分析 (3) 2.2 方案的论证与选择 (3) 第三章单元电路设计 (5) 3.1 抢答电路设计 (5) 3.2 定时电路设计 (7) 3.1 时序控制电路设计 ................................................................ (13) 第四章智能抢答器实物制作 (15) 4.1 原理图设计和PCB设计 (15) 4.2 实物焊接及调试 (16) 4.2 实物展示 (17) 第五章测试结果分析与设计体会 (20) 5.1 测试结果与分析 (20) 5.2 设计体会与实验总结 (20) 参考文献 (21) 附录元器件清单 (22)
电气化14届《电子技术课程设计》 课程设计题目 设计说明书 学生姓名刘晓燕 学号8021210115 所属学院机械电气化工程学院 专业农业电气化与自动化 班级14-1 指导教师梁丽秀/刘文亮 日期2012.0.6
塔里木大学教务处制 塔里木大学课程设计任务书
注：1、此任务书由指导教师填写，任务下达人为指导教师。 2、此任务书须在学生课程设计开始前一周下达给学生本人。 3、此任务书一式三份，一份留学院存档，一份学生本人留存，一份指导教师留存。 八位数字抢答器设计 一、实训目的 1、明确设计任务和要求，了解数字电子技术的基本应用过程及领域。 2、理解数字抢答器的设计原理、参考电路 3、理解数字抢答器基本电路的构成原理及分析方法 4、掌握数字抢答器的装配及调试方法 5、理解数字抢答器常用元器件的工作原理、特性、主要参数及应用 二、实训器材
三、设计思想 接通电源后，主持人将开关拨到″清除″状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于开始状态，宣布"开始"抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
1、复习编码器、十进制加/减计数器的工作原理。 2、设计可预置时间的定时电路。 3、分析与设计时序控制电路。 4、画出定时抢答器的整机逻辑电路图 四、抢答器设计任务与要求、设计原理与参考电路 （一）设计任务与要求 1、抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0～S7表示。 2、设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3、抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示（也可设置报警电路让扬声器发出声响提示）。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动"开始"键后，定时器进行减计时（若加报警电路，扬声器同时发出短暂的声响，声响持续的时间0.5秒左右）。 5、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 6、如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。 （二）参考电路 1、抢答器电路 如图2，该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先
课题名称：数显抢答器的设计
数字电子课程设计任务书
目录 1绪论 1.1 摘要 (4) 1.1 设计题目：抢答器电路设计 (4) 1.2 设计任务和要求 (4) 1.3 方案比较 (4) 2系统总体方案及硬件设计 (5) 2.1 系统总体方案 (5) 2.2 硬件设计 (6) 3软件设计 (12) 3.1 单元电路设计 (12) 3.1.1 抢答电路 (12) 3.1.2 定时电路 (14) 3.1.3 报警电路 (15) 3.1.4 时序控制电路 (15) 4课程设计体会 (17) 5参考文献 (18)
摘要 随着我国经济和文化事业的发展，在很多竞争场合要求有快速公正的竞争裁决，例如证券、股票交易及各种智力竞赛等。在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员。一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来更加困难。本文介绍了一种利用数字电路实现的抢答系统，具有很强的实用性。 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时抢答的功能，且一次抢答的时间为3秒。当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。经过布线、焊接、调试等工作后数字抢答器成形。
摘要 现代生活中，数字电路产品与我们接触的是越来越平凡了，包括计算机、电子表、智能仪器表及其它很多领域中，它给我们带来的不仅是工作上的方便，而且也给我们的生活娱乐添滋加彩。这次EDA课程设计中，我做的是四人抢答器，基于设计要求，本文主要是从锁存器及计数器功能和VHDL语言着手，但侧重点在用VHDL语言上。首先简单介绍一下数字电路、EDA、VHDL等的有关知识，其次介绍了一下设计要求和我的设计构想，再运用VHDL语言特点，写出程序代码，最后是一些总结和抢答器部分实验电路图与倒计时设计的电路图和用MAX+PLUSII软件仿真的结果部分图附录等部分。 关键词：置位；复位；锁存；计数器；七段显示器；MAX+PLUSII；译码器 目录 摘要： (1) 引言: (2) 一、设计任务及要求: (2) 二、题目分析与整体构思: (2) 三、VHDL程序设计: (3) 四、心得体会及模型评价与推广: (5) 附录: (6) 参考文献: (10)
引言 数字电路主要是基于两个信号（我们可以简单的说是有电压和无电压），用数字信号完成对数字量进行算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。 EDA技术又称电子设计自动化，它是为解决自动控制系统设计而提出的，从70年代经历了计算机辅助设计（CAD），计算机辅助工程（CAE），电子系统设计自动化（ESDA）3个阶段。前两个阶段的EDA产品都只是个别或部分的解决了电子产品设计中的工程问题；第三代EDA工具根据工程设计中的瓶颈和矛盾对设计数据库实现了统一管理，并提出了并行设计环境概念，提供了独立于工艺和厂家的系统级的设计工具。 VHDL（VERY HIGH SPEED INTEGRA TED CIRCUIT HARDW ARE DESCRIPTION LANGUAGE）语言最早是有美国国防部提出的，它支持行为领域和结构领域的硬件描述，并且可以从最抽象的系统级一直到最精确的逻辑级，在描述数字系统时，可以使用前后一致的语义和语法跨越多个层次，并且使用跨越多个级别的混合描述模拟该系统。因此，它可以由高层次行为描述子系统及低层次详细实现子系统所组成的系统模拟。它有两个版本IEEEStd1076-1987[LRM87]和IEEEStd1076-1993[LRM93]，他们并不完全兼容，但做一些修改就可以兼容了。 许多公司都为VHDL开发出了编译和仿真软件，其中Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面。 一、设计任务及要求： 本设计要求做一个四人抢答器，并要求当有某一参赛者首先按下抢答开关时，相应 显示灯亮并报警，此时抢答器不再接受其他输入信号。电路具有回答问题时间控制功能。要求回答问题时间小于等于100s（显示0-99），时间采用倒计时方式。当到达限定时间，发出警告。 二、题目分析与整体构思： 对于一个四人抢答器，四个选手在电路中的起始控制作用是一样的，当裁判员宣布开始抢答时，谁先按下他前面的控制开关，他的灯就会亮，而且这时其他人再怎么按，也就不会亮了，说明每个人对其他人都有一个先发制人的作用，及每个人都在时间控制下，能锁存住其他选手的功能。当有一个指示灯亮了，计数器就开始从99开始倒计时，到0时还要警告声，这样计数器开始工作就是在指示灯的指示下工作。 可以设四个人分别为输入端A，B，C，D；因为四个输入端在VHDL中，要求四个输入端
数字逻辑系统 课程设计 项目：十路智力竞赛抢答器 班级： 09电子A班 姓名：刘金梁 学号： 0915211039 题目及要求： 题目4多路智力竞赛抢答器 一、任务 设计一个多路智力竞赛抢答器。 二、设计要求 1、基本要求 <1）设计一个4路<1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。<2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。 2、发挥部分 <1）扩展为10路<1～10）智力竞赛抢答器。 <2）设计抢答最长时间<30秒）限制和倒计时显示。 1)根据题目要求设计系统总框图及总原理图如下：
下面分模块对各个部分进行方案选取和论证： 1.抢答按钮 抢答顾名思义就是要求快速，方便，故选用微动开关，而不选用别扭的拨动开关。 2.译码电路及数码显示 译码电路主要有两种，一种是用芯片进行译码，比如74ls148(8-3译码器>,可用两片组合成16-4译码器，选取其中10路。下图为四路采用148进行译码的范例 另一种是利用加二极管防止反向然后直接连接到4511等七段显示译码器如下图
个人认为第二种方法更简单、便捷，故采取第二种。 3.锁存器 锁存器采用74ls74 Ｄ触发器，经过４个或门处理 当有按键按下去的时候置高，从而 D 触发器5 端输出为高电平反馈到 4511 的 5 端<使能端），从而实现锁定功能。 4.报警电路
因为要求抢答报警时只能响一声，故用555另配合电阻、电容可形成大约1秒 单稳触发器，因为 低脉冲的时候触发 而按键按下置高， 故需加一反向器， 用或非74ls02也可。 T=RC*ln3=1.1RC，故电阻取10u电阻取100k。 5.减数及译码电路 要产生1hz的秒脉冲，同样选用555定时器，接法如下电路， 故选用电容100u，则计算出=14.3k，选用 R1=4.3K,R2=5K。减计数芯片选用十进制74ls192,接法如下，把秒脉冲输入到底下那片的4脚，计数十次后在13脚会产生一个脉冲，输入到上面那片，而上面那片从3减到0后13脚也产生一个负脉冲输入74ls74的清零端，并使74的输出负端接到计数器的置数端使之一直置数，认为倒计时结束，显示部分仍用4511译码显示 6.主持人开关
摘要 随着电子技术的发展，它在各个领域的应用也越来越广泛。人们对他的认识也逐步加深。人们也利用了电子技术以与相关的知识解决了一些实际问题。如：智能抢答器的设计与制作。抢答器是竞赛问答中一种常用的必备装置,从原理上讲,它是一种典型的数字电路。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；主持人按开始按钮示意开始，以上两部分组成主体电路。通过定时电路实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。在抢答电路中利用一个优先编码器译出最先抢到答题权的选手的编号并经显示器显示出来，同时还要封锁电路以防其他选手再抢答。当选手问答完成后，主持人将系统恢复至零。 关键词：控制电路; 报警电路; 定时电路
目录 摘要 (Ⅰ) 1绪论.............................................................................. 错误!未指定书签。 1.1设计背景.............................................................................. 错误!未指定书签。 1.2设计任务与要求.................................................................. 错误!未指定书签。2总体设计方案............................................................... 错误!未指定书签。 3 系统详细设计 (3) 3.1抢答器电路 (3) 3.2定时电路 (4) 3.3报警电路 (5) 3.4相关元器件的介绍 (5) 4安装与调试 (8) 4.1调试 (8) 4.2安装 (9) 5系统仿真与测试 (11) 5.1仿真步骤..................................................................... 错误!未指定书签。 5.2仿真结果与分析............................................................................................ 错误!未指定书签。6收获与体会............................................................................. 错误!未指定书签。元件清单.......................................................................... 错误!未指定书签。参考文献......................................................................错误!未指定书签。
西安邮电学院 数字电路课程设计报告书 ——数字抢答器 学院名称：电子工程学院 学生姓名： 专业名称： 班级： 实习时间： 数字电路课程设计 ------------数字抢答器 一、课程设计题目 数字式抢答器 二、设计任务和要求 1．抢答器同时可供4路参赛选手同时抢答，分别用4个按钮S0~S3来控制。
2. 设置一个主持人开关，用来控制抢答的开始和结束。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间为10秒。当主持人启动"开始"键后，定时器采用倒计时计数到0。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，绿灯亮，数码管上显示选手的编号和剩余抢答的时间，并保持到主持人将系统清除为止。 6. 如果定时时间已到（计数至0），有人抢答，则为超时抢答。红灯亮，并在数码管管上显示该抢答选手。 7.如果主持人未启动“开始”键，有人抢答，为提前抢答。显示其号码，此时红灯亮提示。 三、数字抢答器总体方案 1. 接通电源后，主持人将开关拨到"高电平"状态，抢答器处于禁止状态，编号显示器显示为0,定时器显示为0。此时, 若有人抢答, 为违规抢答数码管显示其编号, 并红灯警告.定时器显示不变。 2.主持人将开关置于”开始”状态，宣布"开始"抢答，抢答器工作, 定时器倒计时, 选手在定时时间内抢答时，抢答器完成, 编号锁存, 编号显示, 绿灯亮表示抢答有效。
3.若在10秒内无人抢答，10秒后抢答器自动锁定，计数器停止计数，抢答无效。如果再次抢答必须由主持人再次操作"开始"状态开关。 四、单元电路设计 1.抢答器电路的设计 (即完成锁存和显示功能) （1）抢答, 锁存电路: 在这一部分，最主要的是锁存电路，锁存电路主要由74LS75来实现,当74LS75的4，13号管角的信号为使能端，当为“0”时，它将保持原来的状态： 74LS75的管脚图和真值表： 有一组队员按下开关后，Q1，Q2，Q3，Q4中有一个信号为0，则它们四个通过与门后的信号为0，接入E12和E34,7475实现锁存功能，保持状态不变。 对于译码电路，当那个队员抢上后，要显示他的组号，必须把次信号转换为二进制代码。其关系为： 由上真值表知： A= ~Q0 + ~Q2； B= ~Q1+ ~Q2；
毕业设计设计任务书 设计题目: 基于PLC四路抢答器的设计 设计要求: 1. 抢答器可同时供四组选手参加比赛 2. 主持人有三个控制按钮，用来控制抢答开始、复位和答题计时的开始。 3．每当主持人发出开始抢答指令后，那组选手最先按下抢答按钮，则数码管1就显示该组的编号，同时绿色指示灯亮，音响电路给出信箱提示信号（持续3S），以指示抢答成功，并对其后的抢答信号不再响应。选手答题完毕后，由主持人按下复位按钮，系统才能开始下一轮抢答。 4．违规抢答：若选手在未开时抢答试题时抢答了，则视为违规，违规时数码管1显示其编号，同时红灯亮，音响电路发出声响。 5．抢答限时：当主持人按下开始按钮后，定时器T0开始计时（设定30S）。若30S时限到仍无人抢答，则黄灯亮、音响电路3发出声响，以示选手放弃该题。 6．答题限时：在抢答成功后，主持人按下答题计时开始按钮，同时数码管2、3上显示答题倒计时时间（该时间设定为50S），选手必须在设定的时间内完成答题。否则，音响电路发出答题超时报警信号 设计进度要求: 第一、二周：确定题目,查阅资料，根据要求分析抢答器的设计、工作原理。 第三、四周：根据工作原理画流程图并编译梯形图，并进行硬件设计。 第五、六周：对软件设计，进行上机调试,找出问题,进行修改,并改进设计。 第七、八周：撰写论文,毕业答辩。 指导教师（签名）
摘要 近年来随着科技的飞速发展， PLC的应用不断地走向深入，同时带动传统的控制检测技术的不断更新，可编程控制器由于其优良的控制性能，极高的可靠性，在各行各业中的应用日益广泛普及。对于抢答器其广泛用于电视台、商业机构、企事业工会组织、俱乐部及学校等单位组织举办各种知识、技术竞赛及文娱活动时作抢答之用，为竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活，并且给人的视觉效果非常好，是各单位开展素质教育、精神文明、娱乐活动的必备产品。 本次设计是利用PLC（Programmable Logic Controller）对PLC控制的四路智力抢答器进行控制。首先，选择这个题目之后，我对本次设计进行了全面的思考。使自己对本次设计有一个大致的总体思路，然后仔细分析PLC控制的四路智力抢答器的工作原理，以及它的一些工作过程，分析后得出它主要需要完成主持人的控制、选手的抢答、报警、计时及输出显示功能等。考虑到只是PLC控制的四路智力抢答器则输出端口需要25个，输入端口需要7个，由于PLC具有可靠性高、体积小、通用性、使用方便等优点，因此，我决定选用SIMATIC S7-200 系列的CPU226和数字量扩展模块EM223作为本次设计的PLC。具有方便灵活，维护使用方便等特点。 关键词：智力控制，四路抢答器， PLC
太原理工大学 课程设计 题 目名称数字竞赛抢答器 课 程 名 称数字电子技术课程设计学生姓名张超张兵锋 学号 2010002553 2010002552 系 、专 业矿业工程采矿工程专业指导教师黄丽霞 2012年 1 2月 28 日
1.设计背景 在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时还可以设置记分、犯 规及奖励记录等多种功能。该设计就是针对上述各种要求设计出的供6名选手参赛使用的数字式竞赛抢答器。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器 、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器 上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后，数字抢答器成形。 2.设计任务与要求 1．设计制作一个可容纳六组参赛的数字式抢答器，每组设计一个抢答按钮供抢答者使用。 2．电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指 令后，开始抢答，定时器开始工作，数码管显示时间，从30s开始减计数，并有小红灯亮起（说明可以答题，抢答有效）。30s 内无人抢答则计数停，无人抢答显示0.若30s内参赛者按抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别， 同时扬声器发出“嘀－嘟”的双音音响持续2～3秒。此时，电路应具备自锁功能，使其他组的抢答开关不起作用。 3．设置记分电路。每组在开始时预置成 100 分，抢答后由主持人记分，答对一次 加10分，否则减10分。 4．设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示 出犯规组别。 3 .总体设计方案
数字抢答器 摘要 当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，那么也就必然离不开抢答器。因此抢答器是机关学校、电视台等单位开展智力竞赛活动必不可少的设备，通过抢答者的按键、数码显示等能准确、公正、直观地判断出优先抢答者。本产品采用了数字显示器直接指示，自动锁存显示结果，并自动复位的设计思想，由数字电路以及外围电路组成，分为八路抢答；在抢答同时附有声音输出接口，提示主持人此时已完成这次的抢答。不仅如此，为了方便不同场合的智力竞赛活动，为需要定时答题者提供可调计时器，无需人工参与。与其他抢答器电路相比较有分辨时间极短、结构清晰、成本低、易操作、制作方便等优点。 关键词：竞赛活动、抢答、锁存、复位、可调倒计时
目录 1 引言 (3) 2 设计目的 (3) 3 设计指标及要求 (3) 4 总体框图设计与论证 (4) 5 功能模块设计及系统工作分析 (5) 5.1功能模块设计 (5) 5.2 系统工作原理分析 (6) 5.3主要元器件功能介绍 (7) 5.3.1锁存器（74HC573） (7) 5.3.2优先编码器（74LS147） (8) 5.3.3计数器（74LS192） (9) 5.3.4显示译码器（CD4511、74LS48） (10) 6 实验器材清单 (13) 7 设计步骤及各功能电路调试 (14) 7.1 仿真 (15) 7.2 调试锁存器电路 (15) 7.3 调试编码与译码显示电路 (16) 7.4调试控制电路 (16) 7.5秒脉冲 (16) 7.6调时电路 (17) 8 心得体会 (17) 谢辞 (19) 参考文献 (20) 附录A： (21) 附录B： (22)
学号： 课程设计 题目八路数字抢答器 学院信息工程学院 专业通信工程 班级 姓名 指导教师 2010年 7月 9日
课程设计任务书 题目：八路数字抢答器 起始条件：要求对数字电路里555电路的运用有所了解，同时熟悉计数电路和译码电路的运用，还要能够运用Multisim软件进行电路的仿真。 要求完成的主要任务: 1．运用数字电路设计一个能够满足特定要求的八路抢答器 2．绘制电路原理图并进行仿真，要求在报告中画出正确的波形。3．按照所画的原理图，在仿真的基础上焊接实物并进行调试。 时间安排： 编号 任务时间 1 查资料、原理图设计3天 2 仿真电路并修改 3天 3 实物焊接与调试5天 4 报告撰写 2天 5 答辩1天 指导教师签名：年月日 系主任（或责任教师）签名：年月日
目录 课程设计任务书 (2) 摘要 (4) Abstract (5) 一、实验目的 (6) 二、设计要求与内容 (6) 三、设计及原理 (7) 3.1 总体方案设计 (7) 3.1.1 设计思路 (7) 3.1.2 总电路框图 (7) 3.2 各模块设计方案及原理说明 (8) 3.2.1 抢答电路 (8) 3.2.2 倒计时电路 (12) 四、电路仿真 (13) 4.1 抢答电路 (13) 4.2 倒计时电路 (15) 五、实验结果及分析 (17) 六、收获、体会和建议 (19) 附录 (21) 1.总电路图 (21) 2. 元件引脚图 (22) 3.元器件清单 (24) 主要参考文献 (25)
摘要 抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发,利用电子设计自动化( EDA)技术,用数字、模拟电子器件设计具有扩充功能的抢答器。该抢答器的设计利用Multisim11完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。 关键词: 电子设计自动化；数字电子技术；抢答器；仿真
菏泽学院蒋震机电工程学院 菏泽学院本科生课程设计（论文）任务书 设计（论文）题目儿童教授对决赛抢答器 院、系专业蒋震机电工程学院自动化学生姓名门学明学号 201017165 矚慫润厲钐瘗睞枥庑赖。 指导教师姓名侯建华职称副教授 注：1. 任务书由指导老师填写. 2. 任务书必须在第七学期第13周前下达给学生
目录 课程设计任务书 (1) 儿童、教授对决赛抢答器 (2) 摘要 (2) 关键词 (2) Children，Professor finals Responde (2) ABSTRACT (2) Key words (2) 1课程设计目的 (3) 1.1 课程设计使用的仪器和器件 (3) 1.1.1 定时器 (4) 1.1.2 三极管 (5) 1.2 PLC的简介…………………………………………………………………… 1.3 PLC的特点……………………………………………………………………… 2 课程设计方法和内容 (7) 2.1 封锁电路 (7) 2.2 定时电路 (9) 2.3 报警电路 (10) 2.4.程序源代码 (13) 3 儿童、教授对决赛抢答器总电路图………………………………………… 4 系统功能调试………………………………………………………………… 5 参考文献 (16)
儿童、教授对决赛抢答器 自动化专业学生门学明 指导教师侯建华 摘要： 抢答器是在知识竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观的判断出抢答者的机器。通过抢答者所处位置的指示灯显示、语音提醒、数字显示、警示显示等手段筛选出抢答违规者或一个抢答成功者。此设计一个抢答器，在抢答比赛中，儿童二人参赛且其中任一人按钮可抢得，学生一人组队。教授二人参加比赛且二人同时按钮才能抢得。主持人宣布开始后方可按抢答按钮。主持人台设复位按钮，抢得及违例由各分台灯指示。有人抢得时有幸运彩球转动，违例时有警报声。 关键词：封锁电路定时电路三极管 Children，Professor finals Responder Student majoring in Automation majormenxueming Tutor houjianhua ABSTRACT： Responder is a knowledge contest, sports and entertainment activities (Responder activities) in an accurate, fair and intuitive determine the answer in those machines. Answer by location through the lights display, voice reminders, digital display, warning display and other illegal means to filter out the answer or an answer winner. The design of a responder responder, in the game, children two contestants and any button can have a team of people, students. Professor two people to participate in the competition and the two people at the same time button to grab. The moderator announced before by the answer button. The host set reset button, grab and violation by the lamp indicator. Some people have a lucky ball rotation, violation when the sirens酽锕极額閉镇桧猪訣锥。 Key words：Blocking circuit Timing circuit Transistor
《数字电子技术课程设计》报告——数字电路抢答器电路设计 专业：电子信息工程 班级： 姓名： 学号： 指导教师： 1.课程设计目的 抢答器电路设计方案很多，有用专用芯片设计的、有用复杂可编程逻辑
电路设计的、有用单片机设计制作的、也有用可编程控制器完成的，但由于专用电路芯片通常是厂家特殊设计开发的，一般不易买到或价格较高，用其它方式设计的需要设计者具有相应的理论知识，并要通过仿真器、应用软件、计算机等辅助设备才能验证完成，不利于设计者的设计和制作。 而有些实际竞赛的场合，只要满足显示抢答有效和有效组别即可，故我打算不用所给的参考电路，而用一片 74LS297（8 位的数据锁存器）来实现此简易抢答器的功能。这是一个显示方式简单、价格低廉、经济实用的抢答器。在要求不高的场合，能完全符合需要 2、性能指标要求： （1）设计制作一个可容纳8 组参赛的数字式枪答器，每组设置一个抢答按 钮供抢答者使用。 （2）根据数字式抢答器的功能和使用步骤，设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。 （3）设计定时电路，声、光报警或音乐片驱动电路。 （4）设计控制逻辑电路，起动、复位电路。 （5）设计计分电路，犯规电路。 3.电路组成框图 如图数字抢答器框图
如图所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到" 清除 "状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主 持人将开关置“开始”状态，宣布"开始 "抢答器工作。定时器倒计时，扬声器给 出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定 时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 4.元器件清单 元件清单： 74LS148 1 74LS279 1 74LS48 3 74LS192 2 NE555 2 74LS00 1 74LS121 1 510Ω 2 1KΩ9 Ω 1 Ω 1 100kΩ 1 10kΩ 1 68kΩ 1 Ω 1 15k
四人智力竞赛抢答器课程设计报告 一、设计题目 题目：四人智力竞赛抢答器 二、设计任务和要求 1）设计任务 设计一台可供4名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。 2）设计要求 (1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。 (2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。 (3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 (4)抢答器具有定时（9秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。 (5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。 (6)可用石英晶体振荡器或者555定时器产生频率为1H z的脉冲信号，作为定时计数器的CP信号。 三、原理电路设计： 1、方案比较； 方案一： 抢答电路：使用74ls175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74ls175立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74ls148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。 主持人电路：；利用74ls190计数器作为倒计时的芯片，当主持人按下抢答按钮时，74ls190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，，并通过74ls48编码器将即时时间进行编码，并送到7段共阴数码管，显示此时的时间。假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。 方案二： 锁存电路采用CD4042来触发，如果用CD4042，则可以用低电平触发，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，CD4042 立即被锁存，同 RC端来将时蜂鸣器鸣叫1s，这时抢答无效。此外当倒计时到0时，利用借位0
数字竞赛抢答器课程设计Verilog语言实现
可编程器件与应用课程设计报告 姓名：XXX 学号：XXXXXXXXXX 专业班级：信息XXX 题目：数字式竞赛抢答器 指导老师：
一、绪论 背景： 随着电子技术的发展，可编程逻辑器件（PLD）的出现，使得电子系统的设计者利用EDA（电子设计自动化）软件，就可以独立设计自己的专用集成电路（ASIC）器件。可编程逻辑器件是一种半导体集成器件的半成品。在可编程逻辑器件的芯片中按一定方式（阵列形式或单元阵列形式）制作了大量的门、触发器等基本逻辑器件，对这些基本器件适当地连接，就可以完成某个电路或系统的功能。 数字式竞赛抢答器控制系统是工厂、学校和电视台等单位举办各种智力竞赛等娱乐活动中经常使用的重要基础设备之一。目前设计抢答器的方法很多，例如用传统的PCB板设计、用PIC 设计或者用单片机设计。而用Verilog可以更加快速、灵活地设计出符合各种要求的抢答器，优于其他设计方法，使设计过程达到高度自动化。本文介绍的4路数字式竞赛抢答器基于Verilog 语言、以EDA技术作为开发手段、采用CPLD （复杂的可编程逻辑器件）作为控制核心设计而成。与传统设计相比较，不仅简化了接口和控制，
也提高了系统的整体性能和工作可靠性，具有电路简单、成本低廉、操作方便、灵敏可靠等优点。意义： 数字式竞赛抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器存在分立元件使用较多，造成每路的成本偏高，而现代电子技术的发展要求电子电路朝数字化、集成化方向发展，因此设计出数字化全集成电路的多路抢答器是现代电子技术发展的要求。 二、实现方案 设计要求： 1、设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 3、设置一个主持人“复位”按钮。 4、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。 5、设置一个计分电路，每组开始预置5分，由主持人记分，答对一次加1分，答错一次减1分。
河南理工大学电子技术课程设计报告 三 人 抢 答 器 姓名：苗亚娟 学号：311008002103 专业班级：电气10-7班 指导老师：谢贝贝 所在学院：电气工程与自动化学院
目录 摘要 (2) 一、设计目的.............................................................................. 错误！未定义书签。 二、设计任务与要求 (3) 三、设计电路原理 (3) 1、抢答输入原理 2、抢答锁存原理 3、抢答判断原理 4、抢答显示原理 四、实验电路 (4) 1、电路框图 2、电路连线图 五、单元电路分析 (5) 1、抢答输入电路 2、抢答锁存电路 3、抢答显示电路 六、实物照相 (9) 七、设计总结参考文献 (10) 参考文献 (11)
摘要 当代社会，有各式各样的知识竞赛，抢答器也成为了一种很常见的装置。在知识比赛中，特别是做抢答题目的时候，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要设计一个系统来完成这个任务。因为在抢答过程中，靠视觉是很难判断出哪组先答题。对设计要求认真分析后，又考虑到自己动手焊板子的能力不是很强，就选择了三人智能抢答器的精简装置来进行设计，即仅通过LED显示灯来判别是哪一个参赛者抢答成功。本次设计将主体电路分为了抢答按钮、抢答锁存、抢答显示三个部分。抢答输入部分由三个抢答按钮和一个清零复位按钮组成；抢答锁存电路由与非门和JK触发器组成；抢答显示电路由三个发光二级管组成。该设计仅用四块数字芯片便实现了数显抢答的功能，与其他抢答器电路相比，有结构简单、成本低、制作方便、实用可靠、成本极低的优点。本文详细介绍了抢答器的设计方案和功能，并对电路原理进行了一定的分析。另外通过仿真和调试过程，让自己对所学知识得到进一步的理解，同时阐释了该设计存在的一些不足之处。 关键词：抢答锁存 LED 芯片