数据选择器与数据分配器的设计与仿真
摘要：基于量子元胞自动机的双稳态特性和数字电路，本文探讨了4位数据选择器和4位数据分配器的设计方法，并利用QCADesigner仿真验证了其电路设计的正确性，对以后8位、16位或更高位的数据选择器与数据分配器具有一定的借鉴意义。
关键词：量子元胞自动机、数据选择器和数据分配器、QCADesigner仿真
1、引言
有研究认为，当电子器件的尺寸达到70 nm 时, 由于功率耗散和相互连接等问题使得基于传统CMOS 技术的器件尺寸的进一步减小变得不太可能[1]，这就需要发展一种不同于传统CMOS 的器件技术来使电子器件能继续朝纳米级方向发展。近年来，有些学者提出量子元胞自动机(Quantum Cellular Automaton，QCA)的结构，它通过电子在量子元胞自动机上占据的位置来携带二进制信息而不是通过传统的电流开关来表示二进制信息。量子细胞自动机的结构, 在用分子实现时, 其特征尺寸仅为几纳米，具有低功耗、高集成度和无引线集成等优点, 将是新一代的电子元件之一。然而，基于QCA实现数字逻辑系统，均需要展开大量的研究工作。作为基于QCA数字逻辑系统的基础，需要有完整的逻辑单元库。迄今，虽然有人提出了各种加法器[2-4]、乘法器[5]和其他电路[6]的设计，但是，数据选择器和数据分配器的设计还缺乏研究。本文结合QCA和数字电路相关知识和化简思想的设计了数据分配器和数据选择器，并利用QCADesigner仿真验证了其电路设计的正确性。此外，此电路设计中采用基本QCA器件组合和相同逻辑功能电路合并的思想，具有较强的普适性，对以后的电路设计也有一定的借鉴意义。
2、量子元胞自动机的基本元素
QCA是由基本的逻辑器件组成的，这些基本量子器件主要有含有两个静电子的标准元胞和旋转元胞，每个元胞通过内部电子所处的位置定义它的极性，元胞之间极性的传递或改变是依靠两元胞间电子的库仑作用和元胞内电子的隧穿作用，每个元胞中的电子被高度极化，电子云密度沿元胞两个垂直的对角分布中的一个方向分布，一个元胞的极化能引起临近元胞的极化，从而实现数据的传递。
2.1 量子元胞自动机的结构
量子细胞自动机是由4个单电子隧道结构成的环，其角上是4个量子点，通过电子在4个角上的不同排列方式来储存不同的信息。如图2.1（a ）所示。
图2.1（a ）量子细胞自动机QCA 结构示意图
由于库仑力的排斥作用以及能量最低原则，两电子将会占据4个角上的两个不同的量子点于是单个细胞将有两种极化态。如图2.1(b)所示：
图2.1(b) QCA 细胞的两种极化态
如图2.1（b ）中的带有4个量子点的QCA 元胞，电子遂穿出元胞的概率可以忽略，设在元胞的基态，位置i 的平均电子占据数位Pi ，则元胞的极化率为：
2.2 QCA 传输线[7]
QCA 直线阵列为最常见的传输线。它有两种类型。其中的一种是由标准元胞构成的传输线， 如图 2.2（a ）所示，图 2.2（b ）为Graig.s.Lent,P .D.Tougaw
和1 2
3 4 4
3214
231P P P P )P (P -)P P P +++++=（
Wolfgang.Porod 测试的传输线特性。该图为3条有标准元胞排列成的直线列阵的极化率曲线图。
图2.2 QCA 直线阵列（a ） 不同极化率的元胞驱动的QCA 直线阵列（b ）
从图中可以看出，虽然3条QCA 直线阵列图中的驱动元胞的极化率不同，但最后元胞的极化率的趋于相同为“1”。从极化曲线中我们也可以看出，对于一个普通元胞链，一般要经过至少两个元胞才能达到完全极化，这也为以后的电路设计提供了指导。
类似的，如果将上述元胞旋转45°，得到与标准元胞类似的旋转元胞。而旋转元胞链相邻两个元胞的极化率是相反的，但也能传递信息。由于相邻的元胞的极化率相反，该元胞链也称为反转链，如图2.2(c)所示。在QCA 电路设计中常用到该元胞链来解决一些交叉线的问题，该种连线方法称为旋转元胞的共面交联。有时也常将该连法与标准元胞相结合起来使用，方便且实用，能解决一些普通元胞不能解决的问题。
图2.2(c) 旋转元胞链
除了以上两种传输线，常用的还有直角传输线和扇形传输线，他们也同样在电路设计中很频繁的被使用。如图2.2.(d)所示
图2.2(d) 拐角传输线、扇形传输线 2.3 反相器
反相器是数字电路设计中的一个基本器件，其基本形式如图2.3(a)所示。根据电子间的库仑力平衡和能量最低原则，当输入1时，状态经直角和扇形传输线从传输线末端输出状态0，起到反相的功能
2.3(a) 用于信号反向的元胞排列
一种新型的可逆反相器是由正常元胞和旋转元胞混合构成的，如图
2.3(b)所示。
Out=0
图 2.3(b) 一种新的反向器
实验证明，在复杂电路的设计中，此种新的反相器较前者更为稳定,而且它具有基态能量小，使用元胞个数小的特点。
2.4表决器
表决器的元胞结构图如图2.4(a)所示，一个中心元胞被其余四个元胞包围，
第八次实验报告 实验六 数据选择器 一、实验目的要求 1、 熟悉中规模集成电路数据选择器的工作原理与逻辑功能 2、 掌握数据选择器的应用 二、实验仪器、设备 直流稳压电源、电子电路调试器、T4153、CC4011 三、实验线路、原理框图 (一)数据选择器的基本原理 数据选择器是常用的组合逻辑部件之一，它有若干个输入端，若干个控制输入端及一个输出端。 数据选择器的地址变量一般的选择方式是： （1） 选用逻辑表达式各乘积项中出现次数最多的变量（包括原变量与反变量），以简 化数据输入端的附加电路。 （2） 选择一组具有一定物理意义的量。 （二）T4153的逻辑符号、逻辑功能及管脚排列图 （1）T4153是一个双4选1数据选择器，其逻辑符号如图1： 图1 （2） T4153的功能表如下表 其中D0、D1、D2、D3为4个数据输入端；Y 为输出端；S 是使能端，在S 是使能端，在 原SJ 符号
S =0时使能，在S =1时Y=0；A1、A0是器件中两个选择器公用的地址输入端。该器件的 逻辑表达式为： Y=S （1A 0A 0D +101D A A +201D A A +301A A A ） （3） T4153的管脚排列图如图2 图2 （三）利用T4153四选一数据选择器设计一个一位二进制全减器的实验原理和实验线路 （1）一位二进制全减器的逻辑功能表见下表： n D =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C n C =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C =n A n B 1-n C +n A n B +n A n B 1-n C （3）根据全减器的逻辑功能表设计出的实验线路图为图3： S 11D 3 1D 2 1D 1 1D 0 1Y
实验四数据选择器 一、实验目的 1. 熟悉中规模集成数据选择器的逻辑功能及测试方法。 2. 学习用集成数据选择器进行逻辑设计。 二、实验原理 数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。它有若干个数据输入端D0、D1、…，若干个控制输入端A0、A1、…和一个输出端Y0。在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。使用时也可以在控制输入端上加上一组二进制编码程序的信号，使电路按要求输出一串信号，所以它也是一种可编程序的逻辑部件。 中规模集成芯片74LS153为双四选一数据选择器，引脚排列如图7—1所示，其中D0，D1，D2，D3为四个数据输入端，Y为输出端，A1，A2为控制输入端(或称地址端)同时控制两个四选一数据选择器的工作，G为工作状态选择端(或称使能端)。74LS153的逻辑功能如表7—1所示，当1 =G G时电路不工作，此 1= 2 ) ( 时无论A1、A0处于什么状态，输出Y总为零，即禁止所有数据输出，当( =G G时，电路正常工作，被选择的数据送到输出端，如A1A0=01，则选1= ) 2 中数据D1输出。 图7—1 图7—2 表7—1
当G =0时，74LS153的逻辑表达式为 中规模集成芯片74LS151为八选一数据选择器，引脚排列如图7—2所示。其中D 0—D 7为数据输入端，)(Y Y 为输出端，A 2、A 1、A 0为地址端，74LS151的逻辑功能如表7—2所示。逻辑表达式为 数据选择器是一种通用性很强的中规模集成电路，除了能传递数据外，还可用它设计成数码比较器，变并行码为串行及组成函数发生器。本实验内容为用数据选择器设计函数发生器。 用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法简便，线路简单。对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现，同时对于四输入变量逻辑函数可以用八选一数据选择器来实现。应当指出，数据选择器实现逻辑函数时，要求逻辑函数式变换成最小项表达式，因此，对函数化简是没有意义的。 表7—2 例：用八选一数据选择器实现逻辑函数 CA BC AB F +== D A A D A A D A A D A A Y 3 1 2 1 1 1 1 +++= D A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y 7 2 6 1 2 5 1 2 4 1 2 3 1 2 2 1 2 1 1 2 1 2 +++ ++++=
集成电路设计实习Integrated Circuits Design Labs I t t d Ci it D i L b 单元实验三（第二次课） 模拟电路单元实验－差分放大器版图设计 2007-2008 Institute of Microelectronics Peking University
实验内容、实验目的、时间安排 z实验内容： z完成差分放大器的版图 z完成验证：DRC、LVS、后仿真 z目的： z掌握模拟集成电路单元模块的版图设计方法 z时间安排： z一次课完成差分放大器的版图与验证 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page1
实验步骤 1.完成上节课设计放大器对应的版图 对版图进行、检查 2.DRC LVS 3.创建后仿真电路 44.后仿真（进度慢的同学可只选做部分分析） z DC分析：直流功耗等 z AC分析：增益、GBW、PM z Tran分析：建立时间、瞬态功耗等 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page2
Display Option z Layout->Options ->Display z请按左图操作 Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page3
由Schematic创建Layout z Schematic->Tools->Design Synthesis->Layout XL->弹出窗口 ->Create New->OK >选择Create New>OK z Virtuoso XL->Design->Gen From Source->弹出窗口 z选择所有Pin z设置Pin的Layer z Update Institute of Microelectronics, Peking University集成电路设计实习－单元实验三Page4
实验三数据选择器及其应用 一、实验目的 1.掌握数据选择器的逻辑功能和使用方法。 2.学习用数据选择器构成组合逻辑电路的方法。 二、实验原理 数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开关，其示意图如下： 图9-1 4选1数据选择器示意图 图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中一路数据送至输出端Q。 1.八选一数据选择器74LS151 74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择I0~I78个数据源，具有两个互补输入端，同相输出端Z和反相输出端Z。其引脚图和功能表分别如下： 2.双四选一数据选择器74LS153
所谓双四选一数据选择器就是在一块集成芯片上有两个完全独立的4选1数据选择器，每个数据选择器有4个数据输入端I0~I3，2个地址输入端S0、S1，1个使能控制端E和一 个输出端Z，它们的功能表如表9-2，引脚逻辑图如图9-3所示。 图9-3 74LS153引脚逻辑图表9-2 74LS153的真值表 其中，EA、EB（1、15脚）分别为A路和B路的选通信号，I0、I1、I2、I3为四个 数据输入端，ZA（7脚）、ZB（9脚）分别为两路的输出端。S0（14脚）、S1（2脚）为地址信号，8脚为GND，16脚为VCC。 3.用74LS151组成16选1数据选择器 用低三位A2A1A0作每片74LS151的片内地址码, 用高位A3作两片74LS151的片选信号。当A3=0时，选中74LS151(1)工作, 74LS151(2)禁止；当A3=1时，选中74LS151(2)工作, 74LS151(1)禁止，如下图所示。 图9-4用74LS151组成16选1数据选择器
3.3 数据选择器与数据分配器 本次重点内容: 1、数据选择器的电路原理与功能。 2、用数据选择器实现函数。 3、数字分配器的电路和功能 教学过程 3.3.1 数据选择器 在多路数据传输过程中,经常需要将其中一路信号挑选出来进行传输,这就需要用到数据选择器。 在数据选择器中,通常用地址输入信号来完成挑选数据的任务。如一个4选1的数据选择器,应有两个地址输入端,它共有22=4种不同的组合,每一种组合可选择对应的一路输入数据输出。同理,对一个8选1的数据选择器,应有3个地址输入端。其余类推。 而多路数据分配器的功能正好和数据选择器的相反,它是根据地址码的不同,将一路数据分配到相应的一个输出端上输出。 根据地址码的要求,从多路输入信号中选择其中一路输出的电路,称为数据选择器。其功能相当于一个受控波段开关。多路输入信号:N个。输出:1个。地址码:n 位。应满足2n≥N。 (一、4选1数据选择器 1、逻辑电路:D3、D
2、D1、D0为数据输入端,A1、A0为地址信号输入端,Y为数据输出端,ST为使能端,又称选通端,输入低电平有效。 2、真值表:4选取1数据选择器的真值表。 3.由真值表可写出输出逻辑函数式 (二8选1数据选择器 MSI器件TTL 8:选1数据选择器CT74LS151 1.逻辑功能示意图:D 7、D
6 、D 5 、D 4 、D 3 、D 2 、D 1 、D 为数据输入端,A 2 、A 1 、A 为地址信 号输入端。Y和为互补输出端,ST为使能端,又称选通端,输入低电平有效。
2.数据选择器CT74LS151的真值表 3.输出逻辑函数: ?ST=1 , ??Y=0 , ??????????. ?ST=0 , ???????,??Y= (A 2A 1A 0D 0 +A 2A 1A 0D 1 +A 2A 1A 0D 2 +A 2A 1A 0D 3 +A 2A 1A 0D 4 +A 2A 1A 0D 5 +A 2A 1A 0D 6 + A 2A 1A 0D 7 ST Y= A 2A 1A 0D 0 +A 2A 1A 0D 1 +A 2A 1A 0D 2 +A 2A 1A 0D 3 +A 2A 1A 0D 4 +A 2A 1A 0D 5 +A 2A 1A 0D 6 + A 2A 1A 0D 7 (三用数据选择器实现组合逻辑函数 实现原理:数据选择器是一个逻辑函数的最小项输出器:
实验四数据选择器及应用 一、实验目的 （1）掌握采用中规模集成器件设计组合逻辑电路的方法。 （2）掌握数据选择器的工作原理。 （3）测定数据选择器的逻辑功能。 （4）设计并验证用数据选择器实现逻辑函数。 二、预习要求 （1）掌握数据选择器的工作原理。 （2）掌握用数据选择器实现逻辑函数的设计原则。 （3）片选端E'起什么作用？E'为何值时，选择器正常工作。 （4）如何用卡诺图分离出多余的变量？ 三、实验器材 （1）实验仪器：数字电路实验箱、万用表； （2）实验器件：74LS00、74LS32、74LS153、74LS151； 四、实验原理 以前所讨论的组合电路设计方法常称“四步法”，即列真值表，写出逻辑函数，简化逻辑函数和画逻辑图。一般只在使用小规模集成器件时使用。在中、大规模集成电路出现之后，逻辑设计方法有很大的改变。即可用中规模集成器件设计组合逻辑网络。 1. 数据选择器的工作原理 在数字信息的传输过程中，有时按要求从多路并行传送的数据中选通一路送到唯一的输出线上，形成总线传输。这时要用到数据选择器（多路转换器，可简称为MUX），逻辑符号如图4-1（a）所示。其功能类似于单刀多掷开关，如图4-1（b）所示。 由图4-1（a）看出，数据选择器有n条地址线，2n个输入线，一条输出线。其功能是根据地址线编码从2n个输入信号中选用一个信号输出。即可以把它看成二进制编码的可控开关，由编码控制选通信息，如图4-1（b）所示。
（a ）数据选择逻辑符号 （b ）单刀多掷开关 图4-1 数据选择器 图4-2是4选1数据选择器。图中1A 、0A 是地址变量，由地址代码来选择 数据通道；0123D D D D 是输入信号；F 是输出信号；E '是使能端或片选端，低电平有效。当E '为低电平时，数据选择器正常工作；E '为高电平时，数据选择器禁止工作。数据选择器的功能如表4-1所示。 （a ）电路 （b ）逻辑符号 图4-2 4选1数据选择器 表4-1 4选1 MUX 功能表
Project report 课程名称：VLSI版图设计 作业内容：差分放大器版图设计 任课教师：田应洪 学生姓名：刘毓达 学校院系：华东师范大学电子工程系所在班级：集成电路工程
一、设计目标 本次版图设计我做的是CMOS差分放大器的设计。CMOS差分放大器是模拟电路中最基本也是最重要的电路单元之一，掌握其版图对更进一步加深对电路的理解极为重要，更为关键的是，良好的版图能力是一个合格的模拟电路设计者所必须具备的素质。本次所画差分放大器的原理图如下： 二、设计要求
设计规则是设计人员与工艺人员之间的接口与“协议”，是版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规则主要包括几何规则、电学规则以及走线规则。 1.工艺 本次版图设计使用无锡上华CSMC 0.6um的工艺库。 2.DRC 在版图完成后必须要通过DRC规则检查。只有通过DRC的版图才初步具备实际的生产价值。DRC文件为工艺库中自带。以下为部分规则示意：
3.I/O端口 两个输入端口，两个输出端口，VDD及VSS接口。如原理图所示。 4.尺寸 差分放大器共使用了5个MOS管。两个PMOS，三个NMOS管。其
中P管尺寸为W/L=80/1，N管尺寸为W/L=64/1。均使用叉指结构。 P管分成8个W/L为10:1的管。 N管分成16个W/L为4:1的管。 PAD尺寸为： poly层：120*120um metal1和metal2层：110*110um nwell层：100*100um pad层：96*96um via层：88*88um 三、版图设计 首先考虑五个管子的布局。从上面所给的管子尺寸可以看到，每一个晶体管都是又细又长的一条。对于实际生产显然不合适，所以经过考虑将每个晶体管做成叉指结构，这样使版图密集紧凑，并且能很好的工作。对于总体布局，应充分考虑外部pad的连接，避免外部引线过长及交叉。
数据选择器及其应用
物联网工程 郭港国 26 一、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法 2、学习用数据选择器构成组合逻辑电路的方法 二、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择 器的功能类似一个多掷开关，有四路数据D 0～D 3 ，通过选择控制信号 A 1 、A （地 址码）从四路数据中选中某一路数据送至输出端Q。 1、双四选一数据选择器 74LS153 所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图4－1，功能如表4－1。 表4－1
图4－1 74LS153引脚功能 S1、S2为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～ 2D 3分别为两个4选1数据选择器的数据输入端；Q 1 、Q 2 为两个输出端。 1）当使能端S1（S2）＝1时，多路开关被禁止，无输出，Q＝0。 2）当使能端S1（S2）＝0时，多路开关正常工作，根据地址码A 1、A 的状态， 将相应的数据D 0～D 3 送到输出端Q。 如：A 1A ＝00 则选择D O 数据到输出端，即Q＝D 。 A 1A ＝01 则选择D 1 数据到输出端，即Q＝D 1 ，其余类推。 数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。 2、数据选择器的应用—实现逻辑函数 例：用4选1数据选择器74LS153实现函数：ABC C AB C B A BC A F+ + + = 函数F的功能如表（4－2）所示 表4－2 表4－3
数据选择器与数据分配器 本次重点内容： 1、数据选择器的电路原理与功能。 2、用数据选择器实现函数。 3、数字分配器的电路和功能 教学过程 3.3.1 数据选择器 在多路数据传输过程中，经常需要将其中一路信号挑选出来进行传输，这就需要用到数据选择器。 在数据选择器中，通常用地址输入信号来完成挑选数据的任务。如一个4选1的数据选择器，应有两个地址输入端，它共有22＝4种不同的组合，每一种组合可选择对应的一路输入数据输出。同理，对一个8选1的数据选择器，应有3个地址输入端。其余类推。 而多路数据分配器的功能正好和数据选择器的相反，它是根据地址码的不同，将一路数据分配到相应的一个输出端上输出。 根据地址码的要求，从多路输入信号中选择其中一路输出的电路，称为数据选择器。 其功能相当于一个受控波段开关。多路输入信号：N个。输出：1个。地址码：n 位。应满足2n≥N。 （一）、4选1数据选择器 1、逻辑电路：D3、D 2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y为数据输出端，ST为使能端，又称选通端，输入低电平有效。 2、真值表：4选取1数据选择器的真值表。
3．由真值表可写出输出逻辑函数式 （二）8选1数据选择器 MSI 器件TTL 8：选1数据选择器CT74LS151 1．逻辑功能示意图：D 7、D 6、D 5、D 4、D 3、D 2、D 1、D 0为数据输入端，A 2、A 1、A 0为地址信号输入端。Y 和 为互补输出端，ST 为使能端，又称选通端，输入低电平有效。 2．数据选择器CT74LS151的真值表
3．输出逻辑函数： Y= (A2A1A0D0 +A2A1A0D1 +A2A1A0D2 +A2A1A0D3 +A2A1A0D4 +A2A1A0D5 +A2A1A0D6 + A2A1A0D7 )ST ?ST=1 , ??Y=0 , ??????????. ?ST=0 , ???????,?? Y= A2A1A0D0 +A2A1A0D1 +A2A1A0D2 +A2A1A0D3 +A2A1A0D4 +A2A1A0D5 +A2A1A0D6 + A2A1A0D7 （三）用数据选择器实现组合逻辑函数 实现原理：数据选择器是一个逻辑函数的最小项输出器：
目录 摘要 (2) 第一章引言 (3) 第二章基础知识介绍 (4) 2.1 集成电路简介 (4) 2.2 CMOS运算放大器 (4) 2.2.1理想运放的模型 (4) 2.2.2非理想运算放大器 (5) 2.2.3运放的性能指标 (5) 2.3 CMOS运算放大器的常见结构 (6) 2.3.1单级运算放大器 (6) 2.3.2简单差分放大器 (6) 2.3.3折叠式共源共栅(Folded-cascode)放大器 (7) 2.4版图的相关知识 (8) 2.4.1版图介绍 (8) 2.4.2硅栅CMOS工艺版图和工艺的关系 (8) 2.4.3 Tanner介绍 (9) 第三章电路设计 (10) 3.1总体方案 (10) 3.2各级电路设计 (10) 3.2.1第三级电路设计 (10) 3.2.2第二级电路设计 (11) 3.2.3第一级电路设计 (12) 3.2.4三级运放整体电路图及仿真结果分析 (14) 第四章版图设计 (15) 4.1版图设计的流程 (15) 4.1.1参照所设计的电路图的宽长比，画出各MOS管 (15) 4.1.2 布局 (17) 4.1.3画保护环 (17) 4.1.4画电容 (17) 4.1.5画压焊点 (18) 4.2 整个版图 (19) 第五章 T-Spice仿真 (21) 5.1提取T-Spice文件 (21) 5.2用T-Spice仿真 (24) 5.3仿真结果分析 (26) 第六章总结 (27) 参考文献 (28)
摘要 本次专业综合课程设计的主要内容是设计一个CMOS三级运算跨导放大器，该放大器可根据不同的使用要求，通过开关的开和闭，选择单级、两级、三级组成放大器，以获得不同的增益和带宽。用ORCAD画电路图，设计、计算宽长比，仿真，达到要求的技术指标，逐级进行设计仿真。然后用L-Edit软件根据设计的宽长比画版图，最后通过T-Spice仿真，得到达到性能指标的仿真结果。 设计的主要结果归纳如下： （1）运算放大器的基本工作原理 （2）电路分析 （3）设计宽长比 （4）画版图 （5）仿真 （6）结果分析 关键词：CMOS运算跨导放大器；差分运放；宽长比；版图设计；T-Spice仿真
实验二数据选择器及其应用 一、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图4－1所示，图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 图4－1 4选1数据选择器示意图图4－2 74LS151引脚排列 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。
二、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法； 2、学习用数据选择器构成组合逻辑电路的方法。 三、实验设备与器件 1、+5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、74LS151(或CC4512) 74LS153(或CC4539) 四、实验内容 1、测试数据选择器74LS151的逻辑功能。 接图4－7接线，地址端A2、A1、A0、数据端D0～D7、使能端S接逻辑开关，输出端Q接逻辑电平显示器，按74LS151功能表逐项进行测试，记录测试结果。 图4－7 74LS151逻辑功能测试
2、测试74LS153的逻辑功能。 测试方法及步骤同上，记录之。 逻辑功能见下表： 3、用8选1数据选择器74LS151设计三输入多数表决电路。 1）写出设计过程 有三个人进行表决，当其中任意两个人赞同时，输出为真，否则输出为假。真值表如下:
学生实验报告 系别电子工程学院课程名称数字电子技术实验 班级11通信1班实验名称数据选择器及其应用 姓名钟伟纯实验时间2012年11月15日 学号201141302114 指导教师张宗念 报告内容 一、实验目的和任务 1、掌握数据选择器的逻辑功能和使用方法。 2、学习用数据选择器构成组合逻辑电路的方法。 二、实验原理介绍 数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开关，其示意图如下： 图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中一路数据送至输出端Q。 1、八选一数据选择器74LS151 74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0~D7这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端WN。其引脚图如下图11-2所示，功能表如下表11-1所示，功能表中‘H’表示逻辑高电平；‘L’表示逻辑低电平；‘×’表示逻辑高电平或低电平：
图11-2 74LS151的引脚图表表11-1 74LS151的功能表 2、双四选一数据选择器74LS153 74LS153数据选择器有两个完全独立的4选1数据选择器，每个数据选择器有4个数 据输入端I0~I3，2个地址输入端S0、S1，1个使能控制端E和一个输出端Z，它们的功能表如表11-2，引脚逻辑图如图11-3所示。其中，EA、EB使能控制端（1、15脚）分别为 A路和B路的选通信号，I0~I3为四个数据输入端，ZA（7脚）、ZB（9脚）分别为两路的输出端。S0、S1为地址信号，8脚为GND，16脚为V CC。 3、用74LS151组成16选1数据选择器 用低三位A2A1A0作每片74LS151的片内地址码, 用高位A3作两片74LS151的片选信号。当A3=0时，选中74LS151(1)工作, 74LS151(2)禁止；当A3=1时，选中74LS151(2)工作, 74LS151(1)禁止，如下图所示。
福州大学物信学院 《集成电路版图设计》 实验报告 姓名：席高照 学号：111000833 系别：物理与信息工程 专业：微电子学 年级：2010 指导老师：江浩
一、实验目的 1.掌握版图设计的基本理论。 2.掌握版图设计的常用技巧。 3.掌握定制集成电路的设计方法和流程。 4.熟悉Cadence Virtuoso Layout Edit软件的应用 5.学会用Cadence软件设计版图、版图的验证以及后仿真 6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。 二、实验要求 1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版图要通过DRC、LVS检测 三、有关于版图设计的基础知识 首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真 完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。 四、实验步骤 I.反相器部分： 反相器原理图：
反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。 注意事项： （1）画成插齿形状，增大了宽长比，可以提高电路速度 （2）尽可能使版图面积最小。面积越小，速度越高，功耗越小。 （3）尽可能减少寄生电容和寄生电阻。尽可能增加接触孔的数目可以减小接触电阻。（4）尽可能减少串扰，电荷分享。做好信号隔离。 反相器的版图： 原理图电路设计： 整体版图：
版图对电路的影响—差分放大器(一） 标准小信号模型 将Rss视为电流源，输出电阻无穷大，平衡状态下的小信号差动增益|Av|=gmRd，单边输出增益减半。尾流源让共模电平对偏置电流的影响尽可能的小。理想差分放大器共模增益为零，共模抑制比无穷大。 一、共模输入变化引起输出的变化 电路对称 Rd1=Rd2=Rd Vin1=Vin2 gm1=gm2=gm, Vgs1=Vgs2=Vgs Vin1=Vin2=Vin=Vgs+2gmVgsRss
Vx=Vy=Vout=-gmVgsRd Avc=Vout/Vin=(-gm)Rd/(1+2gmRss) 仅负载失配 Rd1≠Rd2 Vin1=Vin2=Vin Vgs1=Vgs2=Vgs beta1=beat2=beta gm=beta*(Vgs-Vth) gm1=gm2=gm Vin=Vgs+2gmVgsRss Vx=-gmVgsRd1 Vy=-gmVgsRd2 Vx-Vy=-gmVgs(Rd1-Rd2) Avc=(Vx-Vy)/Vin=(-gm)(Rd1-Rd2)/(1+2gmRss) 仅晶体管失配 beta1≠beta2 gm1≠gm2 Vgs1=Vgs2=Vgs Rd1=Rd2=Rd Vin1=Vin2=Vin Vin=Vgs+(gm1+gm2)VgsRss Vx=-gm1VgsRd Vy=-gm2VgsRd Vx-Vy=-VgsRd(gm1-gm2) Avc=Vx-Vy/Vin=-Rd(gm1-gm2)/[1+(gm1+gm2)Rss]
摘录自(1)： 1、共模扰动频率的增加与尾流源并联的电容会使电流产生很大的变化(即使 尾流源输出阻抗很大，在高频时也会变得很严重) 2、电路不对称既来自负载电阻，也来自输入晶体管。通常后者产生的失配要 大得多。 由i=q/t, q=cv, f=1/t得到i=cvf，所以尾流部分的寄生电容与输入频率会影响到尾流源，进而影响到整个差动电路的性能。 C=Eox * Area / Tox,很容易看出面积越大电容也越大。以W/L = 100 / 1的晶体管为例，画成finger =1时，diff_area_f1=100 * (1.5*2 + 1) = 400, all _area_f1=400 + (0.5*4*2) = 404；当finger =2 时，diff_area_f2 = 50 * (1.5*3 +1*2) = 325, all_area_f2=325 + (0.5*6.5*2) = 331.5。每次减小重合部分的面积。设MOS宽度为W,重合部分宽度为ds，channel长度为g，gate出diff为cap，finger 数目为n，有(W/n+2*cap)(n*ds+ds+n*g)>=(W+2*cap)(2*ds+g)，得出当n>=W*ds/[2*cap*(g+ds)]时，finger=n的整体面积大于finger=1的面积。 如果ds=x * cap, g=y *cap则 n = [W/(2*cap)] *[x / (x+y)]，finger=n 如果y=z*x，其中z=g/d，则 n=W/[2*(1+z)*cap]，将(1+z)*cap作为一个整体k，则
3线-8线数据分配器 08电信2班成员：罗俊麦文清徐宇詹天文张广平 一．电路名称 3线-8线数据分配器 二．电路功能及I/O口介绍 数据分配器的功能是将一路输入数据从多个输出通道中选择一个通道输出。 输入信号是一路数据D和三个地址输入端A2、A1、A0；输出信号是八路数据Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7。数据可以是一位二进制数，也可以是多位二进制数。 四．程序代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY DEMUX IS PORT( D :IN STD_LOGIC_VECTOR(7 DOWNTO 0); A : IN STD_LOGIC_VECTOR(2 DOWNTO 0); Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); end DEMUX; ARCHITECTURE STR OF DEMUX IS BEGIN PROCESS(D,A) BEGIN
Y0 <= "00000000"; Y1 <= "00000000"; Y2 <= "00000000";Y3 <= "00000000";Y4 <= "00000000"; Y5 <= "00000000";Y6 <= "00000000";Y7 <= "00000000"; CASE A IS WHEN "000" => Y0 <= D; WHEN "001" => Y1 <= D; WHEN "010" => Y2 <= D; WHEN "011" => Y3 <= D; WHEN "100" => Y4 <= D; WHEN "101" => Y5 <= D; WHEN "110" => Y6 <= D; WHEN "111" => Y7 <= D; END CASE; END PROCESS; END STR; 五．仿真结果
实验三数据选择器 实验人员：班号：学号： 一、实验目的 (1) 熟悉并掌握数据选择器的功能。 (2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。 (3) 用双4选1数据选择器74LS153 设计出一个全加法器。 二、实验设备 数字电路实验箱，74LS00，74LS153。 三、实验内容 (1) 测试双4选1数据选择器74LS153的逻辑功能。 74LS153含有两个4选1数据选择器，其中和为芯片的公共地址输入端，和分别为芯片的公共电源端和接地端。Figure1为其管脚图： Figure 1 按下图连接电路：
Figure 2 (2) 设某一导弹发射控制机构有两名司令员A 、B 和两名操作员C 、D ，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F 。利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。 思路： 由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一 个，进而实现选择该数据输入端中的数据的功能，即16选1。而公共的、两个地址输入端和使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端中。本实验可以降一维，也可以降两位。由于两位比较复杂，本实验选择使用降一维的方式。 做法： 画出如应用题中实现所需功能的卡诺图： 00 01 11 10 00 AB CD
01 0 0 1 0 11 0 0 1 0 10 0 1 将D 降到数据输入端中。对应的卡诺图如下： 00 01 11 10 0 1 0 0 D 0 0 1 按上述卡诺图连接电路，用开关控制送给各输入高低电平。其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。电路如Figure 3所示（图中即，后面的图均为如此）： Figure 3 (3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。 C AB
巢湖学院2014届本科毕业论文（设计） 共源级放大器的电路设计及版图实现 摘要 集成电路设计技术是现在信息时代的关键技术之一，当今的超大规模集成电路（VLSL）设计也已经离不开计算机辅助（CAD）。Tanner 就是CAD软件的一种，它是由Tanner Research公司开发的基于windows平台的用于集成电路设计的工具软件，该软件功能强大，从电路设计、分析模拟到电路布局都可实现。本设计就是基于tanner软件实现共源级放大器的电路图设计及版图绘制。共源极放大器是CMOS电路中的基本增益级。它是典型的反向放大器，负载可以是有源负载或者电流源。共源极放大器需要得到比有源负载放大器更大的增益。设计电流源负载共源极放大器对学习了解IC有着本质的帮助和提高，这是理论与实践的相结合。本论文主要设计三种情况的放大器电路，他们是电阻负载共源级放大器、二极管连接的负载的共源级放大器和电流源负载共源级放大器电路，通过这三种放大器的设计能让我们更好的使用共源级放大器。 关键词：共源级放大器；版图；Tanner Tools
共源级放大器的电路设计及版图实现 Circuit Design and Layout Implementation of the Dommon-source Amplifier Abstract IC design technology is now one of the key technologies of the information age, today's VLSI (VLSL) has been inseparable from computer-aided design (CAD). Tanner is a CAD software, which is based IC design software tools for windows platform, powerful functionality of the software developed by the Tanner Research, analog circuit design, analysis of the circuit layout can be realized. This design is the circuit diagram tanner common source software based amplifier design and layout drawing. Is a common-source amplifier circuit of the basic CMOS gain stage. It is a typical inverting amplifier, or the load may be an active load current source. Common-source amplifier needs to be greater than the active load amplifier gain. Design current source load common-source amplifier IC has to learn to understand the nature of the help and improve, which is a combination of theory and practice. This thesis amplifier circuit design three cases, they are a common source amplifier resistive load of source-level amplifier and a current source diode connected load of the load common source amplifier circuit, amplifier design by these three make us more Use good common source amplifier. Key word: CAD；TANNER；Common-source Amplifier
实验五数据选择器及其应用 [实验目的] 1、掌握中规模集成数据选择器的逻辑功能及使用方法。 2、学习用数据选择器构成组合逻辑电路的方法。 [实验原理] 数据选择器又叫“多路开关”。数据选择器在地址码(或叫选择控制)电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图4-5-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0(地址码)从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。 图4-5-1 4选1数据选择器示意图图4-5-2 74LS151引脚排列 表4-5-1 1、8选1数据选择器74LS151 74LS151为互补输出的8选1数据选择器，引脚排列如图4-5-2，功能如表4-5-1。 选择控制端(地址端)为A2~A0，按二进制译码，从8个输入数据D0~D7中，选择1个需要的数据送到输出端Q，S为使能端，低电平有效。 (1)使能端S——=1时，不论A2~A0状态如何，均无输出(Q=0，Q——=1)，多路开关被禁止。 (2)使能端S——=0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0~D7中
某一个通道的数据输送到输出端Q 。 如：A 2A 1A 0=000，则选择D 0数据到输出端，即Q=0。 如：A 2A 1A 0=001，则选择D 1数据到输出端，即Q=D 1，其余类推。 2、双四选一数据选择器74LS153 所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。74LS153的引脚排列如图4-5-3，功能如表4-5-2。 表4-5-2 图4-5-3 74LS153引脚功能 1S —— 、2S —— 为两个独立的使能端，A 1、A 0为公用的地址输入端；1D 0~1D 3和2D 0~2D 3 分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。 (1)当使能端1S —— (2S —— )=1时，多路开关被禁止，无输出，Q=0. (2)当使能端1S —— (2S —— )=0时，多路开关正常工作，根据地址码A 1、A 0的状态，将相应的数据D 0~D 3送到输出端Q 。 如：A 1A 0=00，则选择D 0数据到输出端，即Q=D 0。 A 1A 0=01，则选择D 1数据到输出端，即Q=D 1，其余类推。 数据选择器的用途很多，例如多通道传输、数码比较、并行码变串行码以及实现逻辑函数等。 3、数据选择器的应用-实现逻辑函数 例1：用8选1数据选择器74LS151实现函数F=AB — +A — B (1)列出函数F 的功能表如表4-5-4所示。 (2)将A 、B 加到地址端A 1、A 0，而A 2接地，由表4-5-3可见，将D 1、D 2接“1”及D 0、D 3接地，其余数据输入端D 4~D 7都接地，则8选1数据选择器的输出Q ，便实现了函数 F=AB — +A — B 接线图如图4-5-4所示。 表4-5-3 图4-5-4 8选1数据选择器实现F=AB — +A — B 的接线图 显然，当函数输入变量数小于数据选择器的地址端(A)时，应将不用的地址端及不用的数据输入端(D)都接地。 例2：用双4选1数据选择器74LS153实现函数F= A — BC + AB — C +ABC — +ABC 函数F 的功能如表4-5-4所示。