第二章
一、选择题
1．下列表达式中不存在竞争冒险的有 C D 。
A.Y =B +A B
B.Y =A B +B C
C.Y =A B C +A B
D.Y =(A +B )A D
2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。 A.5 B.6 C.10 D.50
3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。 A.1 B.2 C.4 D.16
4.下列各函数等式中无冒险现象的函数式有 D 。
A.B A AC C B F ++=
B.B A BC C A F ++=
C.B A B A BC C A F +++=
D.C A B A BC B A AC C B F +++++=
E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0
6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻
辑表达式为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++
B.001X A A
C.101X A A
D.3X A A 01
7.一个8选一数据选择器的数据输入端有 E 个。 A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有 D 。 A.译码器 B.编码器 C.全加器 D.寄存器 9．八路数据分配器，其地址输入端有 C 个。
A.1
B.2
C.3
D.4
E.8 10．组合逻辑电路消除竞争冒险的方法有 A B 。
A. 修改逻辑设计
B.在输出端接入滤波电容
C.后级加缓冲电路
D.屏蔽输入信号的尖峰干扰
11．101键盘的编码器输出 C 位二进制代码。 A.2 B.6 C.7 D.8
12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0
B. A ST =1，B ST =D ，C ST =D
C.A ST =1，B ST =0，C ST =D
D. A ST =D ，B ST =0，C ST =0
13．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
A.二进制译码器
B.数据选择器
C.数值比较器
D.七段显示译码器
14．用四选一数据选择器实现函数Y =0101A A A A +，应使 A 。 A.D 0=D 2=0，D 1=D 3=1 B.D 0=D 2=1，D 1=D 3=0 C.D 0=D 1=0，D 2=D 3=1 D.D 0=D 1=1，D 2=D 3=0
15．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +，应 B 。
A.用与非门，Y =765410Y Y Y Y Y Y
B.用与门，Y =32Y Y
C.用或门，Y =32Y Y +
D.用或门，Y =765410Y Y Y Y Y Y +++++
16.编码电路和译码电路中，（ B
）电路的输入是二进制代码
A.编码
B.译码
C.编码和译码 17.组合逻辑电路输出状态的改变（ A ）
A.仅与该时刻输入信号的状态有关
B.仅与时序电路的原状态有关
C.与A 、B 皆有关
18.16位输入的二进制编码器，其输出端有( C )位 A. 256 B. 128
C. 4
D. 3
19.对于四位二进制译码器，其相应的输出端共有( B ) A.4个
B. 16个
C. 8个
D. 10个
20.在下列逻辑电路中，不是组合逻辑电路的有( D )
A.译码器
B.编码器
C.全加器
D.寄存器
22.对于输出低电平有效的2—4线译码器来说要实现，Y=A B AB ''+的功能，应外加( D ) A.或门 B.与门 C.或非门 D.与非门 23.两片8-3线优先编码器(74148)可扩展成( A )线优先编码器。 A. 16-4 B. 10-5 C. 16-8 D. 10-8 24.两片3-8线译码器(74138)可扩展成( A )线译码器。 A. 4-16 B. 5-10 C. 8-16 D.8-10
25.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出
70~Y Y ''=( C )
A.11101111
B.10111111
C.11111101
D.11110011
26.对于三位二进制译码器，其相应的输出端共有( C )
A.4个
B. 16个
C. 8个
D. 10个
27.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=110时，输出
70~Y Y ''=( B )
A.11011111
B.10111111
C.11111101
D.11110011
28.具有3条地址输入线的选择器含（B ）条数据输入线。 A.4
B.8
C.12
D.16
29.八选一数据选择器74LS151的地址线为011时，输出Y=（ C ） A.0
B.1
C. 3D
D. 5D
30.1位半加器的输入和输出分别为（B ） A. ,,A B CI 和,S CO
B. ,A B 和S
C. ,A B 和,S CO
31.半加器的求和的逻辑关系是（D ）
A.与非
B.或非
C.与或非
D.异或
32.优先编码器74LS148输入为
—
，输出为
、
、
。当使能输入
，
,时，输出
应为（ A ）
A.001
B.010
C.110
D.011
33.在下列逻辑电路中，不是组合逻辑电路的有（ C ） A.译码器
B.数据选择器
C.计数器
D.数值比较器
34. 能起到多路开关作用的是（ C ）
A.编码器
B.译码器
C.数据选择器
D.数值比较器
35. 能实现对一系列高低电平编成对应的二值代码的器件是（A ）
A.编码器
B.译码器
C.加法器
D.数据选择器
36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ B ）
A.编码器
B.译码器
C.数据选择器
D.数值比较器
38. 用3-8译码器设计的组合逻辑函数变量最大数为（ B ）
A.2
B.3
C.4
D.5
39. 用8选1数据选择器可设计的组合逻辑函数变量最大数为（ C ）
A.2
B.3
C.4
D.5
40. 用4片74148可扩展成的编码器是（ D ）
A.8线-3线
B.16线-4线
C.24线-5线
D.32线-5线
41. 用4片74138可扩展成的译码器是（ D ）
A.3线-8线
B.4线-16线
C.5线-24线
D.5线-32线
42. 编码电路和译码电路中，（ A
）电路的输出是二进制代码。
A. 编码
B. 译码
C. 编码和译码
43. （ B ）是构成组合逻辑电路的基本单元。
A. 触发器
B. 门电路
C. 门电路和触发器
44. 下列说法错误的是（ C ）。
A. 74HC148的输入和输出均以低电平作为有效信号。
B. 74HC138的输出以低电平作为有效信号。
C. 7448的输出以低电平为有效信号。
45. 对于3位二进制译码器，其相应的输出端共有（ B ）个。
A. 3
B. 8
C. 6
D. 10
47. 两个1位二进制数A 和B 相比较，可以用（ A ）作为A > B 的输出信号Y （A>B ）。
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
48. 两个1位二进制数A 和B 相比较，可以用（ B ）作为A < B 的输出信号Y （A
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
49. 两个1位二进制数A 和B 相比较，可以用（ D ）作为A = B 的输出信号Y （A=B ）。
A. B A '
B. B A '
C. B A ⊕
D. )('⊕B A
50. 一个4选1数据选择器的地址端有（ D ）个。
A. 8
B. 1
C. 3
D. 2
51. 在8线－3线优先编码器74HC148中，扩展端EX Y '的低电平输出信号表示（ A ）。
A. “电路工作，但无编码输入”
B. “电路工作，而且有编码输入”
52．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（C ）。
A ．111 B. 010 C. 000 D. 101
54．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。
A. 11111101
B. 10111111
C. 11110111
D. 11111111 56、半加器和的输出端与输入端的逻辑关系是 （D ） A 、 与非 B 、或非 C 、 与或非 D 、异或
57、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为
A 2 A 1 A 0 =101 时，输出：
为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 00000100 58、属于组合逻辑电路的部件是（A ）。
A 、编码器
B 、寄存器
C 、触发器
D 、计数器 59．以下错误的是（B ）
a ．数字比较器可以比较数字大小
b ．实现两个一位二进制数相加的电路叫全加器
c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器
d ．编码器可分为普通全加器和优先编码器
二、判断题（正确打√，错误的打×）
1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（× ）
2.编码与译码是互逆的过程。（√ ）
3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（√ ）
4.液晶显示器的优点是功耗极小、工作电压低。（√ ）
5.液晶显示器可以在完全黑暗的工作环境中使用。（× ）
6.半导体数码显示器的工作电流大，约10mA 左右，因此，需要考虑电流驱动能力问题。（√ ）
7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（√）
8.数据选择器和数据分配器的功能正好相反，互为逆过程。（√ ）
9.用数据选择器可实现时序逻辑电路。（× ）
10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（× ） 11．八路数据分配器的地址输入（选择控制）端有8个。（× ）
12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （× ） 13．译码器哪个输出信号有效取决于译码器的地址输入信号（√） 14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。（×） 15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。（× ）
三、填空题
1．半导体数码显示器的部接法有两种形式：共 阴 接法和共 阳 接法。 2．对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。
3．消除竟争冒险的方法有修改逻辑设计 、 滤波电容 、 加入选通电路 4.优先编码器74L S 148输入为 —
，输出为
、
、
。当使能
输入
，
,时，输出 应为____001_________。
5、 4线－１０线译码器有 4个输入端， 10 个输出端， 6个不用的状态。
6、 组合电路与时序电路的主要区别：
7、74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出
01234567Y Y Y Y Y Y Y Y 应为10111111 。
8、驱动共阳极七段数码管的译码器的输出电平为 低 有效。
四、设计与分析题
1、用四输入数据选择器实现函数（本题目只作为了解，不需掌握）
解：用代数法求。根据逻辑表达式，其有四个输入变量A、B、C、D，而四选一数据选择器只需两位地址代码和，若选A和B作为选择器的地址输入，A =、B = ,余下的项可选作数据输入用。
于是将表达式进行变换，变化成每项都含有A和B原变量和反变量组成的表达式。
由此可知：D
0=0 D
1
=D D
2
= D
3
=1
根据得到的表达式可画出逻辑图
2、用八选一数据选择器T576实现函数F。
解：由于八选一数据选择器的地址输入（通道选择）信号有：A2 A1 A0三个。
因此将ABC三个变量做地址输入信号，而D作为数据输入。因而实现函数F的关键是根据函数式确定数据输入D0 ～D7
求数据输入D0～D7可以采用代数法也可采用卡诺图来求
本题采用卡诺图法来求：
1．首先分别画出函数和选择器的卡诺图如图5（a）、（b）。
图（b）为取A、B、C作地址选择画出的选择器卡诺图，当ABC由000～111变化，其相应的输出数据为D0～D7，因此反映在卡诺图上相应的方格分别填入D0～D7，其余的一个变量D可组成余函数。
对照图5（a）和（b）可确定D0～D7，其方法是：
图（b）中D i对应于图（a）中的方格全为1，则此D i= 1；反之，若方格全为0，则D i= 0。
图（b）中D i对应于图（a）中的方格有0也有1，则D i应为1格对应的输入变量的积之和（此积之和式中只能含余下变量D）。
由此得Di为
D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1
其逻辑图如图6所示。
3、用四选一数据选择器及门电路实现一位二进制全减运算。
S i=
4、如图所示为由八选一数据选择器实现的函数F。（1）试写出F的表达式。
（2）用3-8译码器74LS138及与非门实现函数F。
解:(1)
(2) F(ABCD)=m(0,1,2,3,5,7,8,10)
5.写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。（7分）
6.用8选1数据选择器74HC151产生逻辑函数Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′(7分)
(7分)
7.用译码器74LS138实现逻辑函数F(A,B,C)＝(1,2,3,5,6)
m
9.试设计一个监视交通信号灯工作状态，逻辑电路正常工作时，任何时刻必须有一盏灯亮，而其它点亮状态时，电路发生故障，这时要求能发出故障信号,要求采用四选一数据选择器74153来实现（信号灯为红R、黄A、绿G）(7分)
10.设输入变量A、B、C、D，输出为F。当A、B、C、D有三个或三个以上为1时，输出为1，输入为其它状态时，输出为0。试用与非门设计四变量的多数表决电路。(7分)
11.设8421BCD码对应的十进制数为X，当X ≤2,或≥7时电路输出F为高电平,否则为低电平。试设计该电路，并用与非门实现之。（1）列出真值表；（2）试写出输出信号的逻辑表达式；（3）画出逻辑电路图。（7分）
12.试用8选1数据选择器74LS151产生逻辑函数Y=AB+BC+AC，写出分析过程，画出逻辑电路图。（7分）
13. 分析组合逻辑电路功能（图中门电路为与非门）。(7分)
（1）输出逻辑函数式；
（2）真值表；
（3）功能判断。
14. 设计一个判断输入的3位代码能否被3整除的电路，用译码器74138实现，可适当加门电路。(7分)
（1）逻辑抽象及真值表；
（2）逻辑函数式；
（3）形式变换。
（4）逻辑电路图。
15. 设计一个3人表决电路，A具有一票否决权，用2输入端四或非门7402实现。(7分) （1）逻辑抽象及真值表；
（2）逻辑函数式；
（3）形式变换。
（4）逻辑电路图。
16. 设计一个判断输入的4位代码能否被3整除的电路，用译码器74151实现。(7分)
（1）逻辑抽象及真值表；
（2）逻辑函数式；
（3）形式变换。
（4）逻辑电路图。
17. 分析下图电路，写出输出Z 的逻辑函数式。74HC151为8选1数据选择器，输出的逻辑函
数式为+''+'+''+''+'''=)()()()()(0124012301220121012
0A A A D A A A D A A A D A A A D A A A D Y )()()(0127012601
25A A A D A A A D A A A D +'+'。
18. 试画出用3线－8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。
??
?
'+''==C
AB C B Y AC Y 21
19. 试用4选1数据选择器74HC153产生逻辑函数BC C A C B A Y +''+''=。
20. 试用8选1数据选择器74HC151产生逻辑函数C B A C B A AC Y ''+''+=。
21．试用3线—8线译码器74LS138和门电路实现下列函数。（8分）
Z（A、B、C）=AB+A C
解：Z（A、B、C）=AB+A C=AB(C+C)+A C（B+B）
=ABC+AB C+A BC+A B C
= m1+ m3+ m6+ m7
=7
6
3
1m
m
m
m?
?
?
22、用如图所示的8选1数据选择器74LS151实现下列函数。（8分）
Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)
ST A
Y7
Y5
Y6
Y4
Y3
Y2
Y1
Y0
ST C
ST B
A0
A1
A2
74LS138
ST A
Y7
Y5
Y6
Y4
Y3
Y2
Y1
Y0
ST C
ST B
A0
A1
A2
74LS138
C
B
A
“1”
&
Z
解：
23．有一水箱，由大、小两台水泵M L 和M S 供水，如图所示。水箱中设置了3个水位检测元件A 、B 、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。试用74LS138加上适当的74LS138的逻辑功能表
输 入
输 出
S 1 32S S
A 2 A 1 A 0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y
0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0
1 1 1
1 1 1 1 1 1 1 0
1． 解：（1）输入A 、B 、C 按题中设定，并设输出
M L ＝1时，开小水泵 M L ＝0时，关小水泵 M S ＝1时，开大水泵 M S ＝1时，关大水泵； （2）根据题意列出真值表：
A B C M L M S 0 0 0 0 0 0 0 1 0 1 0 1 0 × × 0 1 1 1 0 1 0 0 × × 1 0 1 × × 1 1 0 × × 1
1
1
1
1
（3）由真值表化简整理得到：
ABC C AB BC A C B A B M L +++==
76327632m m m m m m m m M L ???=+++=
C B A ABC C AB C B A C B A C B A M S ++++=+=
7654176541m m m m m m m m m m M S ????=++++=
（4）令A=A,B=B,C=C ，画出电路图：
（1）“0101” “1111” “1111” （2）“0110”时复位
24．分析如下74LS153数据选择器构成电路的输出逻辑函数式。（4分）
解：A AB B A F =+=
25．试用图示3线－8线译码器74LS138和必要的门电路产生如下多输出逻辑函数。要求：（1）写出表达式的转换过程（6分）；（2）在给定的逻辑符号图上完成最终电路图。（6分）
?
??
??+=++=+=C B A C B Y BC C B A C B A Y BC
AC Y 321 解：
F
A
B
Y
D 0 D 1 D 2 D 3
A 1 A 0 5
403743127531m m m Y m m m m Y m m m Y ??=???=??=
第二章 一、选择题 1．下列表达式中不存在竞争冒险的有 C D 。 A.Y =B +A B B.Y =A B +B C C.Y =A B C +A B D.Y =(A +B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。 A.5 B.6 C.10 D.50 3.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有 D 。 A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。 A.B =C =1 B.B =C =0 C.A =1，C =0 D.A =0，B =0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表 达式为Y = A 。 A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A A D.3X A A 01 7.一个8选一数据选择器的数据输入端有 E 个。 A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有 D 。 A.译码器 B.编码器 C.全加器 D.寄存器 9．八路数据分配器，其地址输入端有 C 个。 A.1 B.2 C.3 D.4 E.8 10．组合逻辑电路消除竞争冒险的方法有 A B 。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 C 位二进制代码。 A.2 B.6 C.7 D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。 A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，B ST =0，C ST =D D. A ST =D ，B ST =0，C ST =0 13．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
第二章 组合逻辑电路 习题参考答案 2-1 写出图2-29所示各逻辑电路输出的逻辑表达式，列出真值表。 解：(a) BC AB Z +=1 (b) D C B A D C B A Z =+?+=2 真值表： (3) E D C B A E D C B A Z +++++++=)(3 E D C B A E D C B A +++?+++= ))((E D C B A E D C B A ++++++++=
+ + B C D ? + ] = + + E A+ ] ) A ( ) ( [ [E B C D A+ B A + + C = + + A (E )( D D ) B E B C BE C A+ A + D = + + B E D E E B C A E 真值表： 2-2分析图2-30所示的各逻辑电路，写出输出的逻辑表达式，列出真值表。
解：(a) )()(AC C B A C B A Z ?+?⊕+⊕= C B A C A B A C B A ⊕++=)( C B A C A B A C B A C B A C A B A C B A +++++=)( C B A A C B A C B A C A B A C B A +=+=+++= 真值表： (b) C B A ABC C B A C B A C B C B A C B A X +++=+⊕=⊕⊕=)()( C A BC B A Y ++= 2-3分析图2-31所示的逻辑电路，画出电路输出的波形图。 解：由逻辑图可以得到其输出表达式 C A D D BC B AD C AD D BC B AD Z +++==)( C AD D C B B D A +++++=)()( C AD D C D B D B B A +++++= C AD D B D B B A ++++=
【题2.1】试用真值表的方法证明下列异或运算公式。（1）A⊕0=A （2）A⊕1=A’ （3）A⊕A=0 （4）A⊕A’=1 （5）(A⊕B)⊕C=A⊕(B⊕C) （6）A(B⊕C)=AB⊕AC （7）A⊕B’=(A⊕B)’=A⊕B⊕1 【题2.2】证明下列逻辑恒等式（方法不限） （1）AB’+B+A’B=A+B （2）(A+C’)(B+D)(B+D’)=AB+BC’ （3）((A+B+C’)C’D)+(B+C’)(AB’D+B’C’)=1 （4）A’B’C’+A(B+C)+BC=(AB’C’+A’B’C+A’BC’) 【题2.3】已知逻辑函数Y1和Y2的真值表如表P2.3(a)、 P2.3(a)
【题2.4】已知逻辑函数和的真值表如表P2.4(a)、（b）所示，试写出对应的逻辑函数式。 P2.4(b) 【题2.5】列出下列逻辑函数的真值表。 （1）Y1=A’B+BC+ACD’ （2）Y2=A’B’CD’+(B⊕C)’D+AD 【题2.10】将下列各函数式化为最小项之和的形式。 （1）Y=A’BC+AC+B’C （2）Y=AB’C’D+BCD+A’D （2）Y=A+B+CD （4）Y=AB+((BC)’(C’+D’))’ （5）Y=LM’+MN’+NL’（6）Y=((A⊙B)(C⊙D))’ 【题2.15】用卡诺图化简法化简以下逻辑函数 （1）Y1=C+ABC （2）Y2=AB’C+BC+A’BC’D （3）Y3(A,B,C)=∑m（1，2，3，7） （4）Y4(A,B,C,D)=∑m（0，1，2，3，4，6，8，9，10，11，14） 【题2.27】将下列逻辑函数化为或非—或非形式，并画出全部用或非逻辑单元组成的逻辑电路图。（1）Y=AB’C+BC’ （2）Y=(A+C)(A’+B+C’)(A’+B’+C) （3）Y=(ABC’+B’C)’D’+A’B’D （4）Y=((CD’)’(BC)’(ABC)’D’)’
第二章逻辑门电路 第一节重点与难点 一、重点： 1．TTL与非门外特性 （1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。 （2）输入特性：描述与非门对信号源的负载效应。根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。 （3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥?开门电阻R ON时，相应的输入端相当于输入高电平。 2．其它类型的TTL门电路 （1）集电极开路与非门（OC门） 多个TTL与非门输出端不能直接并联使用，实现线与功能。而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。 （2）三态门TSL 三态门即保持推拉式输出级的优点，又能实现线与功能。它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。处于何种状态由使能端控制。 3．CMOS逻辑门电路 CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。 二、难点： 1．根据TTL与非门特性，正确分析和设计电路； 2．ECL门电路的逻辑功能分析； 3．CMOS电路的分析与设计； 4．正确使用逻辑门。 三、考核题型与考核重点 1．概念 题型为填空、判断和选择。
第二章 逻辑代数 作业参考答案 【题2-1】 试用代数法将如下逻辑函数式化简成最简与或式。 （1） （2） （3） （4） （5） （6） （7） （8） 解：（1） （2） （3） （4） （5） （6） （7） （8） 【题2-2】按要求完成以下任务： （1）根据对偶规则，若函数表达式 ，则其对偶式 （2）根据反演规则，若函数表达式 【题2-3】 试用卡诺图法将如下逻辑函数式化简成最简与或式。 （1） （2） DE B A D BC A C B A D C D B C B AC Y +++++++=)(8CD AB CD AB ABCD Y ++=2D C B A C B A C B A Y ++++=1D C AB Y ++=C D C B A Y +++=D B D B C A C A Y +++=6D B D B C A C A Y +++=6D C B A D AC D C B D C A Y +++⊕=)( 5D B A AC C B A Y ++ =3D C B A C B A C B A Y ++++=1 CD AB CD AB ABCD Y ++=2D B A A C C B A Y ++=3)) ((4AC BC C AB ABC Y ++=D AC D C B D C A Y ++⊕=)(5A D C D B C B AC Y ++++=(8)((7A C B A C B A Y ++++=))((4AC BC C AB ABC Y ++=) )((7C B A C B A C B A Y ++++++=B C AB ABC C B A Y ++=),,(1∑= ) 15,14,13,12,10,9,8,2,1,0(),,,(2m D C B A Y Y CD AB 1110001 1 00110 1 1 111 1001 1 1 Y A BC
第二章 一、选择题 1 .下列表达式中不存在竞争冒险的有_CD ___________________ 。 A. Y= B+ AB B. Y=AB+ B C C. Y=AB C +AB D.Y=(A+^B)A D 2?若在编码器中有50个编码对象，则要求输出二进制代码位数为B ________________________ 位。 A. 5 B. 6 C. 1 0 D. 50 3. 一个1 6选一的数据选择器，其地址输入(选择控制输入)端有C 个。 A. 1 B. 2 C. 4 D. 1 6 4. 下列各函数等式中无冒险现象的函数式有D 。 A. F =BC AC AB B. F =AC BC AB C. F =AC BC AB AB D. F =BC AC AB BC AB AC E. F=BC AC AB AB 5 .函数F =AC ? AB ? BC ,当变量的取值为ACD 时，将出现冒险现象。 A. B=C=1 B. B=C=0 C. A= 1 , C=0 D.A=0, B=0 6 .四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻 辑表达式为Y= A 。 A. A I A Q X O A I A O X I A1A O X2A1A O X3 B. A I A Q X O C. A I A O X I D. A I A0X3 7. 一个8选一数据选择器的数据输入端有E 个。 A. 1 B. 2 C. 3 D. 4 E. 8 8 .在下列逻辑电路中，不是组合逻辑电路的有_D _______________________ 。 A.译码器 B.编码器 C.全加器 D.寄存器 9.八路数据分配器，其地址输入端有C 个。 A. 1 B. 2 C. 3 D. 4 E. 8 10 .组合逻辑电路消除竞争冒险的方法有AB 。 A.修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 1 1 . 101键盘的编码器输出C 位二进制代码。 A. 2 B. 6 C. 7 D. 8 1 2 . 用三线 ■-八线译码器74LS138实现原码输出的8路数据分配器，应_ ABC。 A.ST A =1, ST B =D, Sl C =0 B.ST A = 1 , ST B =D, ST C=D C.S T A =1, ST B = 0 , ST C = :D D.ST A = D, ST B =0 , ST C =0 1 3 . 以下电路中，加以适当辅助门电路，AB 适于实现单输出组合逻辑电路。
第二章逻辑门电路 1.有一分立元件门电路如图P 2.1 ( a ) 所示，歌输入端控制信号如图p2.1 ( b ) 所示.。请 V(F)的波形。 对应图( b ) 画出输出电压0 ( a ) 图P2.1 =+ 解:F ABC D
图P2.2 ( a ) 解: 1F ab = 2F b c b c ==+ 3F (a b c)ad =+++ 4F b c d b c b c d =+++=++ 3.试分析图P2.3
( a ) ( b ) 图P2.3 解: 图P2.3 ( a ) F AB CD =+ 图P2.3 ( b ) F A B =⊕ 4. C=1时，F B =，电路应如何改动。 解: 当C=1时，三态门呈高阻状态，相当于断开，或非门对应输入端悬空相当于”1”所示 F B 10=+=，为使其完成F B =应在三态门输入端接一个off R R <的电阻即可,电路图如 图P2.A4所示 图P2.4 图P2.A4 5. 输入波形如图P2.5 ( b ) 所示，试画出P2.5 ( a ) 所示逻辑门的输出波形 ( a ) ( b ) 图P2.5 F 1,F 2为 图P2.A5 解: 1F A B =⊕ C = 1时，2F 为高阻状态，C = 0时，2F AB = 6. 改正图P2.6所示TTL 电路中的错误
1F A B (a) = 2F A B (b) =+ 3F AB (c)= 4F A B (d) =+ 图P2.6 解: (a) 三极管基极应加接基极电阻B R .否则与非门输出高电平3.6V 时，将三极管损坏。 (b) TTL 非门的输出端不能并联,应换为集电极开路门。 (c) 输入端所接电阻off R 200R =Ω<，相当于”0”，使3F =1，必须使off R R >，如取 R 5K =Ω (d) 输入端所接电阻on R 5K R =>相当于”1”，使4F 1=，必须使off R R <，如取 R 100=Ω，相当于”0”，这时4F A B =+ 7. 电路如图P2.7 ( a ) ~ ( f ) 所示,已知输入信号A ，B 波形如图P2.7 ( g ) 所示，试画出各个电路输入电压波形。 ( a ) ( b ) ( f ) ( d ) ( e ) ( f )
第二章 2.1解: V v v V V v T I m A I m A V v T V v a o B o B BS B o B 10T 3.0~0(2.017.02 30103.020 7.101.57.05I V 5v 1021.520 1.510V 0v )(i i ≈≈∴<=?≈=-≈∴-=?+-=截止，负值，悬空时，都行）饱和－＝时，＝当截止时，＝当 都行） ＝饱和，，－＝悬空时，都行）饱和。－＝ 时，＝当＝截止为负值时，＝当V V v I m A I m A V V v T I m A I m A V v T v b o B BS B o B BS B o B 3.0~0(2.0T 05.008.018 7.87.47.05I 3.0~0(2.005.02 50542.0187.87547.05I V 5v 5V 0v )(i i ∴<==-≈∴<=?≈=-∴ 2.3解： s 闭合时，输入低电平，此时 ΩΩ=='≤≤'?=20020024.054.04.05222的最大允许值为R mA V I R V I R V IL IL IL s 断开时，输入为高电平，此时 212121R K 10101.015445)(－最大允许值为R K mA V I V V R R V I R R V V IH cc IH cc IH ∴Ω==-≤+≥?+-= 2.4解： 2002.04.0I (max)I N 204.08I (max)I N OH OL ====IH M IL M G G ＝系数输出为高电平时，扇出＝ 系数输出为低电平时，扇出 所以，N ＝20 2.5解： 为输入端的个数）分母中的＝ 系数输出为高电平时，扇出＝ 系数输出为低电平时，扇出2(504.024.02I (max)I N 106.116I (max)I N OH OL =?===IH M IL M G G 所以，N ＝5
2.1由TTL 门组成的电路如图2.1所示，已知它们的输入短路电流为I is =1.6mA ，高电平输入漏电流I iH =40μA 。试问：当A=B=1时，G 1的 灌 电流（拉，灌）为 3.2mA ；A=0时，G 1的 拉 电流（拉，灌）为120μA 。 2.2图2.2中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH =3V ；输出低电平U OL = 0.3V ；输入短路电流I iS = 1.4mA ；高电平输入漏电流I iH =0.02mA ；阈值电平U T =1.5V ；开门电平U ON = 1.5V ；关门电平U OFF = 1.5V ；低电平噪声容限U NL = 1.2V ；高电平噪声容限U NH = 1.5V ；最大灌电流I OLmax = 15mA ；扇出系数N= 10 . 2.3 TTL 门电路输入端悬空时，应视为 高电平 ；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 1.4V （ 3.6V ，0V ，1.4V ）。 2.4 CT74、CT74H 、CT74S 、CT74LS 四个系列的TTL 集成电路，其中功耗最小的为 CT74LS ；速度最快的为 CT74S ；综合性能指标最好的为 CT74LS 。 2.5 CMOS 门电路的特点：静态功耗 极低 （很大，极低）；而动态功耗随着工作频率的提高而 增加 （增加，减小，不变）；输入电阻 很大 （很大，很小）；噪声容限 高 （高，低，等）于TTL 门。 2.6 集电极开路门（OC 门）在使用时须在 输出与电源 之间接一电阻（输出与地，输出与输入，输出与电源）。 2.7 R E U 3I 6I .k L max C OHmin cex iH =-+≈62 R E U I 3I Lmin C OLmax OLmax iL =--=680Ω ，结果如下表 2.9输入悬空时为高电平，M=“0” ，V M =0.2V ,三态门输出为高阻，M 点电位由后面“与或非”门的输入状态决定，后面与门中有一输入为0，所以V M =0V 。 2.10 A=“0”时，M=“1”，门1为外接拉电流负载，流入门1的电流为： “0
2.1由TTL门组成的电路如图2.1所示，已知它们的输入短路电流为I is=1.6mA，高电平输入漏电流I iH=40μA。试问：当A=B=1时，G1的灌电流（拉，灌）为 3.2mA ；A=0时，G1的拉电流（拉，灌）为120μA。 2.2图2.2中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH=3V ；输出低电平U OL= 0.3V ；输入短路电流I iS= 1.4mA ；高电平输入漏电流I iH=0.02mA ；阈值电平U T=1.5V ；开门电平U ON= 1.5V ；关门电平U OFF= 1.5V ；低电平噪声容限U NL= 1.2V ；高电平噪声容限U NH= 1.5V ；最大灌电流I OLmax= 15mA ；扇出系数N= 10 . 2.3 TTL门电路输入端悬空时，应视为高电平；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 1.4V （ 3.6V，0V，1.4V）。 2.4 CT74、CT74H、CT74S、CT74LS四个系列的TTL集成电路，其中功耗最小的为CT74LS ；速度最快的为CT74S ；综合性能指标最好的为CT74LS 。2.5 CMOS门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低，等）于TTL门。 2.6 集电极开路门（OC门）在使用时须在输出与电源之间接一电阻（输出与地，输出与输入，输出与电源）。 2.7 R E U 3I6I .k L max C OHmin cex iH = - + ≈62R E U I3I Lmin C OLmax OLmax iL = - - =680Ω ，结果如下表 2.9输入悬空时为高电平，M=“0”，V M=0.2V ,三态门输出为高阻，M点电位由后面“与或非”门的输入状态决定，后面与门中有一输入为0，所以V M=0V。 “0 3
2.1 (5) ()A B C A B C ⊕⊕=⊕⊕ （6）()A B C AB AC ⊕=⊕ （1）AB ’+B+A ’B=A+B 左边=(A+B)(B+B ’)+A ’B=A+B+A ’B=A+B=右边 （2）（A+C ’）(B+D)(B+D ’)=AB+BC ’ 左边=（A+C ’）（BB+BD ’+DB+DD ’）=（A+C ’）B= AB+BC ’ 右边 2.6.写出逻辑函数式 (a).Y=((AB ’)’(A ’B)’)’=AB ’+A ’B=A ⊕ B 2.7.写出逻辑函数式 (()')'(')'('')(')'+(A+B+C')C'D Y A B C CD ABC CD =+⊕= =A'B'C+A'B'CD'+AC'D+BC'D+C'D|=A'B'C+C'D 2.10将下列函数式化为最小项的形式 (1). 23567'''''''Y ABC AC BC ABC ABC ABC ABC ABC M M M M M =++=++++=++++ (2).(')(')(')(')(')(')(')(')Y A B CD A B B C C D D A A B C C D D A A B B CD =++=++++++++++=
34567891011121314M M M M M M M M M M M M +++++++++++ (3). '''''N'+LMN'+L'MN'+L'MN+L'M'N Y LM MN NL LM N LM =++=+ 123456=M M M M M M +++++ 2.11将下列各式化为最大项之积 (1).017()(''')(')(''')Y A B A B C A B CC A B C M M M =+++=++++= (3). '''C+AB'C=(A'+B')(B'+C')(A'+C)(B+C)=Y ABC B =+ (A'+B'+C)(A+B'+C')(A'+B'+C')(A'+B+C)(A+B+C)= 03467M +M +M +M +M (4).逻辑函数化为与非-与非形式，并画出全部有与非逻辑单位组成的逻辑电路图。 （1）.Y=AB+BC+AC （2）.Y=(ABC ’+AB ’C+A ’BC)’ 解：（1）.Y=((AB)’(BC)’(AC)’)’ (2).Y= 01247(''''')M M M M M ++++
例1．改正图2.5中TTL电路的错误。 图2.5 解图2.5（a）中，因为TTL与非门不能“线与”，所以应改为OC门。 图2.5（b）中，由TTL与非门的输入特性可知，当输入端接小电阻(R i＜1．4kΩ时)，相当于输入端接低电平，故应将100Ω改为4．7kΩ或5．1kΩ。 图2.5（c）中，因电路不满足所给的逻辑表达式，故应将接电源V CC改为接地。 知识点：TTL三态与非门与TTL普通与非门的特性 例2：电路如图2.10(a)、(b)、(c)、(d)所示，试找出电路中的错误，并说明为什么。 图2.10 解：图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为1，输出即为1。 图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为0，输出即为0。。 图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。因为当两个与非门的输出电平不相等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。 图(d)：电路中两OC门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。
自我测试题 1、TTL 门电路如图，说明各电路的输出状态。 （每空3分） 2．TTL 三态门电路及符号如图,当输入变量A 、B 及E 的状态为已知时，说明输出Y 的状态。（每空3分） A B E Y E 3．请写出图中F 1、F 2和F 3的逻辑表达式。（10分） 1 Vcc V IH Y1= Y2= V IH 10Y3= V IL 10K Y4= 1 Vcc V IH V IL Vcc
4．写出图中各电路输出F的逻辑表达式。（10分） 5．分别写出图中所示电路当X=0和X=1时输出F2的表达式。（10分） （b）