射频电路板设计技巧
射频电路板设计技巧
2008-10-07 14:53
随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。
电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。
设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。
1射频电路板设计
1. 1元器件的布局
由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。
根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有0.5mm的间距才能满足元器件的熔锡要求,若PCB板的空间允许,元器件的间距应尽可能宽。对于双面板一般应设计一面为SMD及SMC元件,另一面则为分立元件。
布局中应注意 :
1)首先确定与其他PCB 板或系统的接口元器件在PCB板上的位置,必须注意接口元器件间的配合问题(加元器件的方向等) ;
2)因为掌上用品的体积都很小,元器件间排列很紧凑,因此对于体积较大的元器件,必须优先考虑,确定出相应位置,并考虑相互间的配合问题;
易受干扰部分的元器件在布局时还应尽量避开干扰源(比如来自数据处理板上CPU的干扰等) 。
1. 2布线
在基本完成元器件的布局后,就可开始布线了。布线的基本原则为:在组装密度许可情况下,尽量选用低密度布线设计,并且信号走线尽量粗细一致,有利于阻抗匹配。
对于射频电路,信号线的走向、宽度、线间距的不合理设计,可能造成信号传输线之间的交叉干扰;另外,系统电源自身还存在噪声干扰,所以在设计时频电路PCB时一定要综合考虑,合理布线。布线时,所有走线应远离PCB板的边框2 mm 左右,以免PCB板制作时造成断线或有断线的隐患。
在需要拐角的地方应以135°角为宜,避免拐直角。
布线时与焊盘直接相连的线条不宜太宽,走线应尽量离开不相连的元器件,以免短路;过孔不宜画在元器件上,且应尽量远离不相连的元器件,以免在生产中出现虚焊、连焊、短路等现象。在射频电路PCB设计中,电源线和地线的正确布线显得尤其重要,合理的设计是克服电磁干扰的最重要的手段。
PCB上相当多的干扰源是通过电源和地线产生的,其中地线引起的噪声干扰最大。地线容易形成电磁干扰的主要原因在于地线存在阻抗。当有电流流过地线时,就会在地线上产生电压,从而产生地线环路电流,形成地线的环路干扰。当多个电路共用一段地线时,就会形成公共阻抗耦合,从而产生所谓的地线噪声。
因此,在对射频电路PCB的地线进行布线时应该做到:
1)对电路进行分块处理时,射频电路基本上可分成高频放大、混频、解调、本振等部分,要为各个电路模块提供一个公共电位参考点,即各模块电路各自的地线,这样信号就可以在不同的电路模块之间传输。然后,汇总于射频电路PCB 接入地线的地方,即汇总于总地线。由于只存在一个参考点,因此没有公共阻抗耦合存在,从而也就没有相互干扰问题;
2)数字区与模拟区尽可能以地线进行隔离,并且数字地与模拟地要分离,最后接于电源地;
3)在各部分电路内部的地线也要注意单点接地原则,尽量减小信号环路面积,并与相应的滤波电路的地线就近相接;
4)在空间允许的情况下,各模块之间最好能以地线进行隔离,防止相互之间的信号耦合效应。
2实验测试
下面几个实验测试事例,说明了不同原因带来的干扰及其实际的解决办法。
2. 1电源线和地线带来的干扰
图1取自某高压控制保护PCB的部分电路。图1a为原设计电路。由于电源线和地线的印制导线宽度太细,电路在工作时局受外界干扰;图1b是经过改进后的电路,其电源线和地线加粗至5 mm,解决了电路的干扰问题。
图1某高压控制保护PCB的部分电路
2. 2元器件布局不合理带来的干扰
图2取自某雷达发射机磁场控制保护PCB的部分电路。重新布局元器件后改进的PCB 电路(如图2b)较改进前的PCB 电路(如图2a)在抗干扰性能上有很大的改善。
图2某雷达发射机磁场控制保护PCB的部分电路
2. 3布线不合理带来的干扰
图3取自某雷达CFA电源控制保护PCB的部分电路。图3a为原设计电路。由于布线时将高压取样信号线布于闭环取样回路中,使闭环取样电路在工作时易受外界的干扰,造成经常误报过压故障;而图3b是经过改进后的PCB电路,由于避开了高压取样信号线带来的干扰,改进后的PCB电路工作可靠稳定。
图3某雷达CFA电源控制保护PCB的部分电路结语
射频电路PCB设计的关键在于如何减少辐射能力以及如何提高抗干扰能力,合理的布局与布线是设计时频电路PCB的保证。文中所述方法有利于提高射频电路PCB设计的可靠性,解决好电磁干扰问题,进而达到电磁兼容的目的。
转自PCB 收藏天地https://www.doczj.com/doc/df6217944.html,
射频电路板设计技巧
成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节这意味着必须在设计开始阶段就要进行彻底的仔细的规划并对每个设计步骤的进展进行全面持续的评估.
近几年来由于蓝芽设备无线局域网络(WLAN)设备和行动电话的需求与成长促使业者越来越关注RF电路设计的技巧从过去到现在RF电路板设计如同电磁干扰(EMI)问题一样一直是工程师们最难掌控的部份甚至是梦魇若想要一次就设计成功必须事先仔细规划和注重细节才能奏效
射频(RF)电路板设计由于在理论上还有很多不确定性因此常被形容为一种黑色艺术(black art) 但这只是一种以偏盖全的观点RF电路板设计还是有许多可以遵循的法则不过在实际设计时真正实用的技巧是当这些法则因各种限制而无法实施时如何对它们进行折衷处理重要的RF设计课题包括阻抗和阻抗匹配绝缘层材料和
层迭板波长和谐波...等本文将集中探讨与RF电路板分区设计有关的各种问题. 微过孔的种类
电路板上不同性质的电路必须分隔但是又要在不产生电磁干扰的最佳情况下连接这就需要用到微过孔(microvia)通常微过孔直径为0.05mm至0.20mm这些过孔一般分为三类即盲孔(blind via)埋孔(bury via)和通孔(through via)盲孔位于印刷线路板的顶层和底层表面具有一定深度用于表层线路和下面的内层线路的连接孔的深度通常不超过一定的比率(孔径)埋孔是指位于印刷线路板内层的连接孔它不会延伸到线路板的表面上述两类孔都位于线路板的内层层压前利用通孔成型制程完成在过孔形成过程中可能还会重迭做好几个内层第三种称为通孔这种孔穿过整个线路板可用于实现内部互连或作为组件的黏着定位孔
采用分区技巧
在设计RF电路板时应尽可能把高功率RF放大器 (HPA)和低噪音放大器(LNA)隔离开来简单的说RF接就是让高功率RF发射电路远离低功率收电路如果PCB板上有很多空间那幺可以很容易地做到这一点但通常零组件很多时PCB空间就会变的很小因此这是很难达到的可以把它们放在PCB板的两面或者让它们交替工作而不是同时工作高功率电路有时还可包括 RF缓冲器(buffer)和压控振荡器(VCO)
设计分区可以分成实体分区(physical partitioning)和电气分区(Electrical partitioning)实体分区主要涉及零组件布局方位和屏蔽等问题电气分区可以继续分成电源分配RF走线敏感电路和信号接地等分区
实体分区
零组件布局是实现一个优异RF设计的关键最有效的技术是首先固定位于RF路径上的零组件并调整其方位使RF路径的长度减到最小并使RF输入远离RF输出并尽可能远离高功率电路和低功率电路
最有效的电路板堆栈方法是将主接地安排在表层下的第二层并尽可能将RF线走在表层上将RF路径上的过孔尺寸减到最小不仅可以减少路径电感而且还可以减少主接地上的虚焊点并可减少RF能量泄漏到层迭板内其它区域的机会
在实体空间上像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来但是双工器混频器和中频放大器总是有多个RF/IF信号相互干扰因此必须小心地将这一影响减到最小RF与IF走线应尽可能走十字交叉并尽可能在它们之间隔一块接地面积正确的RF路径对整块PCB板的性能而言非常重要这也就是为什幺零组件布局通常在行动电话PCB板设计中占大部份时间的原因
在行动电话PCB板上通常可以将低噪音放大器电路放在PCB板的某一面而高功率放大器放在另一面并最终藉由双工器在同一面上将它们连接到RF天线的一端和基频处理器的另一端这需要一些技巧来确保RF能量不会藉由过孔从板的一面传递到另一面常用的技术是在两面都使用盲孔可以藉由将盲孔安排在PCB板两面都不受RF干扰的区域来将过孔的不利影响减到最小
金属屏蔽罩
有时不太可能在多个电路区块之间保留足够的区隔在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内但金属屏蔽罩也有副作用例如制造成本和装配成本都很高
外形不规则的金属屏蔽罩在制造时很难保证高精密度长方形或正方形金属屏蔽罩又使零组件布局受到一些限制金属屏蔽罩不利于零组件更换和故障移位由于金属屏蔽罩必须焊在接地面上而且必须与零组件保持一个适当的距离因此需要占用宝贵的PCB板空间
尽可能保证金属屏蔽罩的完整非常重要所以进入金属屏蔽罩的数字信号线应该尽可能走内层而且最好将信号线路层的下一层设为接地层RF信号线可以从金属屏蔽罩底部的小缺口和接地缺口处的布线层走线出去不过缺口处周围要尽可能被广大的接地面积包围不同信号层上的接地可藉由多个过孔连在一起
尽管有以上的缺点但是金属屏蔽罩仍然非常有效而且常常是隔离关键电路的唯一解决方案
电源去耦电路
此外恰当而有效的芯片电源去耦(decouple)电路也非常重要许多整合了线性线路的RF芯片对电源的噪音非常敏感通常每个芯片都需要采用高达四个电容和一个隔离电感来滤除全部的电源噪音
最小电容值通常取决于电容本身的谐振频率和接脚电感C4的值就是据此选择的C3和C2的值由于其自身接脚电感的关系而相对比较大从而RF去耦效果要差一些不过它们较适合于滤除较低频率的噪音信号RF去耦则是由电感L1完成的它使RF信号无法从电源线耦合到芯片中因为所有的走线都是一条潜在的既可接收也可发射 RF信号的天线所以将射频信号与关键线路零组件隔离是必须的
图一芯片电源去耦电路
这些去耦组件的实体位置通常也很关键这几个重要组件的布局原则是C4要尽可能靠近IC接脚并接地C3必须最靠近C4C2必须最靠近C3而且IC接脚与C4的连接走线要尽可能短这几个组件的接地端(尤其是 C4)通常应当藉由板面下第一个接地层与芯片的接地脚相连将组件与接地层相连的过孔应该尽可能靠近PCB板上的组件焊盘最好是使用打在焊盘上的盲孔将连接线电感减到最小电感L1应该靠近C1
一个集成电路或放大器常常具有一个开集极(open collector)输出因此需要一个上拉电感(pullup inductor)来提供一个高阻抗RF负载和一个低阻抗直流电源同样的原则也适用于对这一电感的电源端进行去耦有些芯片需要多个电源才能工作因此可能需要两到三套电容和电感来分别对它们进行去耦处理如果该芯片周围没有足够的空间那幺去耦效果可能不佳尤其需要特别注意的是:电感极少平行靠在一起因为这将形成一个空芯变压器并相互感应产生干扰信号因此它们之间的距离至少要相当于其中之一的高度或者成直角排列以使其互感减到最小
电气分区
电气分区原则上与实体分区相同但还包含一些其它因素现代行动电话的某些部份采用不同工作电压并借助软件对其进行控制以延长电池工作寿命这意味着行动电话需要运行多种电源而这产生更多的隔离问题电源通常由连接线(connector)引入并立即进行去耦处理以滤除任何来自电路板外部的噪音然后经过一组开关或稳压器之后进行电源分配
在行动电话里大多数电路的直流电流都相当小因此走线宽度通常不是问题不过必须为高功率放大器的电源单独设计出一条尽可能宽的大电流线路以使发射时的压降(voltage drop)能减到最低为了避免太多电流损耗需要利用多个过孔将电流从
某一层传递到另一层此外如果不能在高功率放大器的电源接脚端对它进行充分的去耦那幺高功率噪音将会辐射到整块电路板上并带来各种各样的问题高功率放大器的接地相当重要并经常需要为其设计一个金属屏蔽罩
RF输出必须远离RF输入
在大多数情况下必须做到RF输出远离RF输入这原则也适用于放大器缓冲器和滤波器在最坏的情况下如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端那幺它们就有可能产生自激振荡它们可能会变得不稳定并将噪音和互调相乘信号 (intermodulation products)添加到RF信号上
如果射频信号线从滤波器的输入端绕回输出端这可能会严重损害滤波器的带通特性为了使输入和输出得到良好的隔离首先在滤波器周围必须是一块主接地面积其次滤波器下层区域也必须是一块接地面积并且此接地面积必须与围绕滤波器的主接地连接起来把需要穿过滤波器的信号线尽可能远离滤波器接脚也是个好方法此外整块电路板上各个地方的接地都要十分小心否则可能会在不知不觉中引入一条不希望发生的耦合信道(图二)详细说明了这一接地办法
有时可以选择走单端(single-ended)或平衡的RF信号线(balanced RF traces)有关串音(crosstalk)和EMC/EMI的原则在这里同样适用平衡RF信号线如果走线正确的话可以减少噪音和串音但是它们的阻抗通常比较高而且为了得到一个阻抗匹配的信号源走线和负载需要保持一个合理的线宽这在实际布线时可能会有困难
缓冲器
缓冲器可以用来提高隔离效果因为它可把同一个信号分为两个部份并用于驱动不同的电路尤其是本地振荡器可能需要缓冲器来驱动多个混频器当混频器在RF频率处到达共模隔离 (common mode isolation)状态时它将无法正常工作缓冲器可以很好地隔离不同频率处的阻抗变化从而电路之间不会相互干扰
图二滤波器四周被接地面绿色区域包围
缓冲器对设计的帮助很大它们可以紧跟在需要被驱动电路的后面从而使高功率输出走线非常短由于缓冲器的输入信号电平比较低因此它们不易对板上的其它电路造成干扰
压控振荡器
压控振荡器(VCO)可将变化的电压转换为变化的频率这一特性被用于高速频道切换但它们同样也将控制电压上的微量噪音转换为微小的频率变化而这就给RF信号增加了噪音总之在压控振荡器处理过以后再也没有办法从RF输出信号中将噪音去掉困难在于VCO控制线(control line)的期望频宽范围可能从DC到2MHz而藉由滤波器来去掉这幺宽的频带噪音几乎是不可能的其次VCO控制线通常是一个控制频率的反馈回路的一部份它在很多地方都有可能引入噪音因此必须非常小心处理VCO控制线
谐振电路
谐振电路(tank circuit)用于发射机和接收机它与VCO有关但也有它自己的特点简单地说谐振电路是由一连串具有电感电容的二极管并连而成的谐振电路它有助于设定VCO工作频率和将语音或数据调变到RF载波上
所有VCO的设计原则同样适用于谐振电路由于谐振电路含有数量相当多的零组件占据面积大通常运行在一个很高的RF频率下因此谐振电路通常对噪音非常敏
射频电路板抗干扰设计摘要:为保证电路性能,在进行射频电路印制电路板( PCB)设计时应考虑电磁兼容性,这对于减小系统电磁信息辐射具有重要的意义。文中重点讨论按元器件的布局与布线原则来最大限度地实现电路的性能指标,达到抗干扰的设计目的。通过几个实验测试事例,分析了影响印制板抗干扰性能的几个不同因素,说明了印制板制作过程中应采取的实际的解决办法。 引言随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。 电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。 设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。 1 射频电路板设计 1. 1 元器件的布局 由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。 根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有
射频电路p c b设计-- 新手请进
射频电路PCB设计--新手请进射频电路PCB设计介绍采用Protel99 SE进行射频电路PCB设计的流程。为保证电路性能，在进行射频电路PCB设计时应考虑电磁兼容性，因而重点讨论元器件的布线原则来达到电磁兼容的目的。 关键词：射频电路 PCB 电磁兼容布局 随着通信技术的发展，手持无线射频电路技术运用越来越广，如：无线寻呼机、手机、无线PDA等，其中的射频电路的性能指标直接影响整个产品的质量。这些掌上产品的一个最大特点就是小型化，而小型化意味着元器件的密度很大，这使得元器件（包括SMD、SMC、裸片等）的相互干扰十分突出。电磁干扰信号如果处理不当，可能造成整个电路系统的无法正常工作，因此，如何防止和抑制电磁干扰，提高电磁兼容性，就成为设计射频电路PCB时的一个非常重要的课题。同一电路，不同的PCB设计结构，其性能指标会相差很大。本讨论采用Protel99 SE软件进行掌上产品的射频电路PCB设计时，如果最大限度地实现电路的性能指标，以达到电磁兼容要求。 1 板材的选择 印刷电路板的基材包括有机类与无机类两大类。基材中最重要的性能是介电常数εr、耗散因子（或称介质损耗）tanδ、热膨胀系数CET和吸湿率。其中εr影响电路阻抗及信号传输速率。对于高频电路，介电常数公差是首要考虑的更关键因素，应选择介电常数公差小的基材。 2 PCB设计流程由于Protel99 SE软件的使用与Protel 98等软件不同，因此，首先简要讨论采用Protel99 SE软件进行PCB设计的流程。①由于Protel99 SE采用的是工程（PROJECT）数据库模式管理，在Windows 99下是隐含的，所以应先键立1个数据库文件用于管理所设计的电路原理图与PCB版图。 ②原理图的设计。为了可以实现网络连接，在进行原理设计之间，所用到的元器件都必须在元器件库中存在，否则，应在SCHLIB中做出所需的元器件并存入库文件中。然后，只需从元器件库中调用所需的元器件，并根据所设计的电路图进行连接即可。 ③原理图设计完成后，可形成一个网络表以备进行PCB设计时使用。 ④PCB的设计。a.PCB外形及尺寸的确定。根据所设计的PCB在产品的位置、空间的大小、形状以及与其它部件的配合来确定PCB的外形与尺寸。在MECHANICAL LAYER层用PLACE
射频电路PCB的设计技巧 摘要：针对多层线路板中射频电路板的布局和布线，根据本人在射频电路PCB设计中的经验积累，总结了一些布局布线的设计技巧。并就这些技巧向行业里的同行和前辈咨询，同时查阅相关资料，得到认可，是该行业里的普遍做法。多次在射频电路的PCB设计中采用这些技巧，在后期PCB的硬件调试中得到证实，对减少射频电路中的干扰有很不错的效果，是较优的方案。 关键词：射频电路；PCB；布局；布线 由于射频(RF)电路为分布参数电路，在电路的实际工作中容易产生趋肤效应和耦合效应，所以在实际的PCB设计中，会发现电路中的干扰辐射难以控制，如：数字电路和模拟电路之间相互干扰、供电电源的噪声干扰、地线不合理带来的干扰等问题。正因为如此，如何在PCB的设计过程中，权衡利弊寻求一个合适的折中点，尽可能地减少这些干扰，甚至能够避免部分电路的干涉，是射频电路PCB设计成败的关键。文中从PCB的LAYOUT角度，提供了一些处理的技巧，对提高射频电路的抗干扰能力有较大的用处。 1 RF布局 这里讨论的主要是多层板的元器件位置布局。元器件位置布局的关键是固定位于RF路径上的元器件，通过调整其方向，使RF路径的长度最小，并使输入远离输出，尽可能远地分离高功率电路和低功率电路，敏感的模拟信号远离高速数字信号和RF信号。 在布局中常采用以下一些技巧。 1．1 一字形布局 RF主信号的元器件尽可能采用一字形布局，如图1所示。但是由于PCB板和腔体空间的限制，很多时候不能布成一字形，这时候可采用L形，最好不要采用U字形布局(如图2所示)，有时候实在避免不了的情况下，尽可能拉大输入和输出之间的距离，至少1．5 cm 以上。
射频电路板抗干扰设 计
射频电路板抗干扰设计摘要:为保证电路性能,在进行射频电路印制电路板( PCB)设计时应考虑电磁兼容性,这对于减小系统电磁信息辐射具有重要的意义。文中重点讨论按元器件的布局与布线原则来最大限度地实现电路的性能指标,达到抗干扰的设计目的。通过几个实验测试事例,分析了影响印制板抗干扰性能的几个不同因素,说明了印制板制作过程中应采取的实际的解决办法。 引言随着通信技术的发展,无线射频电路技术运用越来越广,其中的射频电路的性能指标直接影响整个产品的质量,射频电路印制电路板( PCB)的抗干扰设计对于减小系统电磁信息辐射具有重要的意义。射频电路PCB的密度越来越高, PCB设计的好坏对抗干扰能力影响很大,同一电路,不同的PCB设计结构,其性能指标会相差很大。电磁干扰信号如果处理不当,可能造成整个电路系统的无法正常工作,因此如何防止和抑制电磁干扰,提高电磁兼容性,就成为设计射频电路PCB时的一个非常重要的课题。 电磁兼容性EMC是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。电子系统所受的电磁干扰不仅来自电场和磁场的辐射,也有线路公共阻抗、导线间耦合和电路结构的影响。在研制设计电路时,希望设计的印制电路板尽可能不易受外界干扰的影响,而且也尽可能小地干扰影响别的电子系统。 设计印制板首要的任务是对电路进行分析,确定关键电路。这就是要识别哪些电路是干扰源,哪些电路是敏感电路,弄清干扰源可能通过什么路径干扰敏感电路。射频电路工作频率高,干扰源主要是通过电磁辐射来干扰敏感电路,因此射频电路PCB板抗干扰设计的目的是减小PCB板的电磁辐射和PCB 板上电路之间的串扰。 1 射频电路板设计 1. 1 元器件的布局 由于SMT一般采用红外炉热流焊来实现元器件的焊接,因而元器件的布局影响到焊点的质量,进而影响到产品的成品率。而对于射频电路PCB设计而言, 电磁兼容性要求每个电路模块尽量不产生电磁辐射,并且具有一定的抗电磁干扰能力,因此元器件的布局也影响到电路本身的干扰及抗干扰能力,直接关系到所设计电路的性能。故在进行射频电路PCB 设计时除了要考虑普通PCB设计时的布局外,主要还须考虑如何减小射频电路中各部分之间的相互干扰、如何减小电路本身对其他电路的干扰以及电路本身的抗干扰能力。 根据经验,射频电路效果的好坏不仅取决于射频电路板本身的性能指标,很大部分还取决于与CPU处理板间的相互影响,因此在进行PCB设计时,合理布局显得尤为重要。布局的总原则是元器件应尽可能同一方向排列,通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;根据经验元器件间最少要有
射频电路中的电源设计要点 看到文章的标题“射频电路中的电源设计要点”，相信有部分读者已经想到了，本文即将讲述的是一个综合的问题：结合和射频电路设计与电源电路设计。在我接触的同事，朋友当中，很多射频工程师都是埋头苦干，专心研究射频技术领域，却往往忽略了其他部分可能会造成的影响，电源电路就是其中的很重要的部分。所以我坚持认为，射频工程师要考虑到系统级别，包括时钟，电源，甚至数字电路部分，这样才能实现最优化设计，最佳性能与最高效率。我抛出这样的观点也许会遭到很多人的反对，不过不要紧，遇到问题时再来看这篇文章吧。 我准备重点讲述两部分的内容，第一部分是低噪声放大器的电源电路设计要点，第二部分是射频功率放大器的电源电路设计要点。由于近几年的产品设计采用的都是SoC方案，所以很少有机会接触独立的VCO，PLL，混频器，调制/解调器等，以后有机会接触再做总结。关于射频SoC的电源电路设计，过段时间我会单独撰写。低噪声放大器电源电路设计低噪声放大器位于接收机的最前端，对于整体的接收灵敏度的影响是最大的。从灵敏度表达式可以看出，对于给定的通信协议，提高灵敏度的方法是尽可能降低放大器的噪声系数NF，当然我们还需要尽可能高的增益，这是很矛盾的。为了
降低低噪声放大器的噪声系数，我们首先要选用合适的管子，然后选择合适的直流工作点，进行合理的射频电路设计，进行反复的测试，调试……但是你是否想过，低噪声放大器的电源设计？1. 排除不确定因素，使用LDO为LNA供电在现有的基于SoC的设计方案中，LNA的供电都是由SoC上相应的控制管脚实现的，如下图中的LNA_PE_G0就是用于控制LNA供电的。那么，如果LNA_PE_G0携带着很多噪声，射频电路设计的再好也没用了，而且可悲的是，我们没有任何手段保证LNA_PE_G0这种来自SoC的信号的纯净度。所以，我认为，LNA的供电最好使用具有较高PSRR（电源抑制比）的LDO（线性稳压器）来实现。例如，TI的TPS718xx，TPS719xx就是一种高性能的LDO，电源抑制比可达65dB@1kHz, 45dB@1MHz，比较适合在低噪声放大器中使用。2. 电源走线依据“先过电容”的原则不会Layout 的工程师不是好工程师，射频电路性能的好坏与Layout关系很大。在PCB Layout过程中，要时刻建立一种电流流向的概念，即电流从哪里来，要到哪里去，怎样让电流回路最小……对于低噪声放大器，滤波电容是少不了的，我们一定要保证电流先流过滤波电容，再进入放大器。看看下面的两张图片，自己体会一下。 3. 不要去做LDO的使能如果听取了我的建议，在设计中选用了LDO为低噪声放大器供电，那么你就千万别想着通过
浅谈射频PCB设计 一、布局注意事项 （1）结构设计要求 在PCB布局之前需要弄清楚产品的结构。结构需要在 PCB板上体现出来。比如腔壳的外边厚度大小，中间隔腔的厚度大小，倒角半径大小和隔腔上的螺钉大小等等(换句话说，结构设计是根据 完成后的PCB上所画的轮廓（结构部分）进行具体设计的)。一般情况，外边腔厚度为4mm；内腔宽度为3mm；点胶工艺的为2mm；倒角 半径2.5mm。以PCB板的左下角为原点，隔腔需在栅格0.5的整数倍，最少需要做到栅格为0.1的整数倍。这样有利于结构加工商进行加工，误差控制比较精确些。当然，这需要根据客户的要求来设计。下图 01所示为PCB设计完成后的结构轮廓图： 图01 PCB上的结构轮廓图 （2）布局要求 布局优先对射频链路进行布局，然后对其它电路进行布局。
A 射频链路布局注意事项 完全根据原理图的先后顺序（输入到输出，包括每个元件的先后位置和元件与元件之间的间距都有讲究的。有的元件与元件之间距离不宜过大，比如π网。）进行布局，布局成“一”字形或者“L”形。 在实际的射频链路布局中，因受产品的空间限制，不可能完全实现，这就迫使我们将布局成“U”形。布局成U形并不是不可以，但需要在中间加隔腔将其左右进行隔离，做好屏蔽。至于为什么要做屏蔽我就不多讲了。如下图02所示： 图02 U形加隔腔图
还有一种在横向也需要添加隔腔。即，用隔腔把一字形左右进行隔离。这主要是因为需要隔离部分非常敏感或易干扰其它电路；另外，还有一种可能就是一字形输入端到输出端这段电路的增益过大，也需要用隔腔将其分开（若增益过大，腔体太大，可能会引起自激。）。如图03所示： 图03 一字形隔腔图 B 芯片外围电路布局 射频器件外围电路布局严格参照datasheet上面的要求进行布
射频电路设计对特性阻抗Z的经验公式做公式化处理，参见P61 波阻抗公式： E H =Z= μ/ε=377Ω? 相速公式： v=ω β = 1 εμ 电抗公式： Xc= 1 Xl=ωL 直流电阻公式： R= l σS = l πa2σ 高频电阻公式： R′=a R 高频电感公式： L=R′ω 趋肤厚度公式： δ= 1πfμσ 铜线电感实用公式： L′=R a πfμσ= 2l 2 ? 1 πδμσ= 2l μ0/πσf= 1.54 f uH 高频电容公式： C=εA d 高频电导率： G=σA = ωεA = ωC 电容引线电感经验公式： L′=Rd?a πfμ.σ= 2lμ. = 771 f nH
电容引线串联电阻公式： R′=R?a 2δ = 2l 2πaσ πfμ.σ= l a μ.f πσ =4.8 fμΩ 电容漏电阻： R=1 G = 1 2πfC?tanΔ = 33.9exp6 f MΩ TanΔ的定义： ESR=tanΔωC 空气芯螺旋管的电感公式： L= πr2μ.N2螺旋管的电容： C=ε.?2πrN?2a l N =4πε.? raN2 l 微分算符的意义： ? x= 0? ? ?z ? ?y ? 0? ?? ? ?y ? ?x 电容，电感，电导，电阻的定义： C=εw d L= d G= σw R= d σw 特性阻抗表达式：
Z=L C 若是平行板传输线： Z=μεd w 关于微带线设计的若干公式： w/h < 1时， Z= Z. 2π ε′ 8? w + w 4? 其中， Z.=376.8Ω ε′=εr+1 + εr?1 1+ 12h? 1 2 +0.041? w2 w/h>1时 Z= Z. ε′? 1.39+ w h+ 2 3ln w h+1.444 其中， ε′=εr+1 + εr?1 1+ 12h? 1 2 如何设计微带线w/h<2时： w h = 8e A e2A?2 其中， A=2πZ Z. εr+1 2 + εr?1 εr+1 0.23+ 0.11 εr w/h>2时： W =2 (B?1?ln2B?1+ εr?1 (ln B?1 +0.39? 0.61 )) 其中， B= Z.π2Zεr 反射系数的定义：
PCB设计中射频电路的特性解析 射频电路（RF circuit）的许多特殊特性，很难用简短的几句话来说明，也无法使用传统的模拟仿真软件来分析，譬如SPICE。不过，目前市面上有一些EDA软件具有谐波平衡（harmonic balance）、投射法（shooting method）…等复杂的算法，可以快速和准确地仿真射频电路。但在学习这些EDA软件之前，必须先了解射频电路的特性，尤其要了解一些专有名词和物理现象的意义，因为这是射频工程的基础知识。 射频的界面 无线发射器和接收器在概念上，可分为基频与射频两个部份。基频包含发射器的输入信号之频率范围，也包含接收器的输出信号之频率范围。基频的频宽决定了数据在系统中可流动的基本速率。基频是用来改善数据流的可靠度，并在特定的数据传输率之下，减少发射器施加在传输媒介（transmission medium）的负荷。因此，PCB设计基频电路时，需要大量的信号处理工程知识。发射器的射频电路能将已处理过的基频信号转换、升频至指定的频道中，并将此信号注入至传输媒体中。相反的，接收器的射频电路能自传输媒体中取得信号，并转换、降频成基频。 发射器有两个主要的PCB设计目标：第一是它们必须尽可能在消耗最少功率的情况下，发射特定的功率。第二是它们不能干扰相邻频道内的收发机之正常运作。就接收器而言，有三个主要的PCB设计目标：首先，它们必须准确地还原小信号；第二，它们必须能去除期望频道以外的干扰信号；最后一点与发射器一样，它们消耗的功率必须很小。 小的期望信号 接收器必须很灵敏地侦测到小的输入信号。一般而言，接收器的输入功率可以小到1 μV。接收器的灵敏度被它的输入电路所产生的噪声所限制。因此，噪声是PCB设计接收器时的一个重要考虑因素。而且，具备以仿真工具来预测噪声的能力是不可或缺的。附图一是一个典型的超外差（superheterodyne）接收器。接收到的信号先经过滤波，再以低噪声放大器（LNA）将输入信号放大。然后利用第一个本地振荡器（LO）与此信号混合，以使此信号转换成中频（IF）。前端（front-end）电路的噪声效能主要取决于LNA、混合器（mixer）
射频电路设计地困境及对策 hc360慧聪网通信行业频道 2004-04-16 11:23:41 射频电路地设计技术一度专属于少数专家掌握并拥有其自己地专用芯片组,如今已能和数字电路模块及模拟电路模块集成在同一块 IC 里了.再则,射频电路设计中固有地临界尺寸要求,更增加了工程压力. 要点●射频电路设计师必须经常采用间接测量电路性能地方式,来推断电路故障地原因. ●射频电路设计问题正在影响数字电路设计和模拟电路设计. ●将射频电路集成在同一块印制电路板或 IC 上,这会促使人们使用一种新地设计方法. ● EDA 厂商正在开始提供集成时域仿真和频域仿真地分析工具. 射频电路设计就是对发射电磁信号地电路进行设计.射频意为无线电频率,因为射频电路在其初期,只能发射调幅和调频两个波段地无线电信号.今天,把高频电路设计称为“射频电路设计”,只是沿用了历史名称.图1表明,自从 20 世纪 60 年代使用 UHF 电视技术以来,广播设备使用高于 300000 MHz地频率.从那时以来,通信设备地内容、频率和带宽都增加了.安捷伦科技
实用资料——射频电路板设计技巧成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的进展进行全面持续的评估。而这种细致的设计技巧正是国内大多数电子企业文化所欠缺的。 近几年来，由于蓝牙设备、无线局域网络(WLAN)设备，和移动电话的需求与成长，促使业者越来越关注RF电路设计的技巧。从过去到现在，RF电路板设计如同电磁干扰(EMI)问题一样，一直是工程师们最难掌控的部份，甚至是梦魇。若想要一次就设计成功，必须事先仔细规划和注重细节才能奏效。 射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种「黑色艺术」(black art) 。但这只是一种以偏盖全的观点，RF电路板设计还是有许多可以遵循的法则。不过，在实际设计时，真正实用的技巧是当这些法则因各种限制而无法实施时，如何对它们进行折衷处理。重要的RF设计课题包括：阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波...等，本文将集中探讨与RF电路板分区设计有关的各种问题。 微过孔的种类 电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连接，这就需要用到微过孔(microvia)。通常微过孔直径为0.05mm至0.20mm，这些过孔一般分为三类，即盲孔(blind via)、埋孔(bury via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为组件的黏着定位孔。 采用分区技巧 在设计RF电路板时，应尽可能把高功率RF放大器(HPA)和低噪音放
射频PCB设计规则 1射频PCB设计中的丝印设计 1.1器件封装丝印 1.1.1器件封装丝印线不得穿越器件焊盘和其他焊接区域，且间距焊盘必须大于20mil。 1.1.2对于有方向性规定的器件，丝印标志必须表明其方向。 1.1.3对于集成器件封装，须表明引脚序号和计数方向。 1.2项目代号丝印 1.2.1项目代号丝印字符的大小按照实际情况进行设置，以辨认清晰为原则。 1.2.2字符丝印的位置必须靠近归属元素，但不能和封装丝印和焊盘重叠。 1.2.3字符丝印的方向性必须符合国家标准。 1.3说明、注释丝印对于说明、注释的丝印大小依据4. 2.1条规定，放置位置不得覆盖其 他元素的丝印、焊盘、项目代号。 1.4丝印线参数设计 1.4.1所有丝印标志必须设置在丝印层上。 1.4.2丝印线宽度设置必须大于8mil。 2射频PCB设计中焊盘和过孔设计 2.1SMT焊盘和过孔间距设置射频PCB设计中，SMT焊盘和过孔的间距不得小于 10mil,SMT焊盘接地过孔和焊盘的间距不得大于10mil。 2.2SMT焊盘和过孔。SMT焊盘之间不得重叠、覆盖，和过孔之间也不得重叠和覆盖。
2.3射频板接地过孔的设计要求 2.3.1射频板接地过孔的设计应当遵循不分割电源和接地平面的基本规则。 2.3.2射频板设计中，要尽量减少过孔类型的数量，整板过孔种类不得超过6类。 3射频PCB覆铜规则 3.1自由灌水（flood） 3.1.1大面积覆铜首要规则要保证设计平面的封闭性要求。 3.1.2自由灌水覆铜要保证封闭线的光滑性，避免尖角和毛刺的产生。 3.1.3在微带板上进行自由灌水时，要注意对微带线信号的平衡性要求，以及敏感信号的 隔离区间设置。 3.1.4在其他功能的设计中，自由灌水时要注意遵循国际安全规范原则，达到耐压测试要 求和静电要求。测试条件按照系统特点确定。 3.2定向填充(fill) 3.2.1定向填充也要遵循6.1.1～6.1.4的要求。 3.2.2对于射频板，不允许将填充区设计为网格和开窗形式，实现全平面填充。 3.2.3定向填充要和一定的网络联系，避免设计中造成短路和其他设计错误。 3.2.4振荡 器和其他特殊器件下面的填充区要注意阻焊的设置，以及大小的设计。
射频板设计经验总结 一、传输线 图1：直角补偿 1.根据50Ω特性阻抗所需的线宽和铺地间距，选择正确的传输线类型（微带线或带状线）； 2.通过阻抗计算工具确保阻抗线路安装50Ω特性阻抗设计，并确定线宽和铺地间距以及结构； 3.为保持射频线路特性阻抗的连续性，保持射频布线宽度和线间距保持一致，不发生突变。 4.针对带状线，铺地间距应小于传输线与参考面的厚度，否则带状线将变为微带线； 5.针对带状线，确保镜像地面积尽量大，至少要大于传输线与地的间隙； 6.为射频传输线提供一个干净，没有干扰的，同时没有任何射频信号线通过其下穿过的镜像 地，以提供一个良好的射频信号信号回路； 7.尽量缩短传输线的长度，长的传输线将带来衰减； 8.避免射频传输线的直角，必须需要拐角时应进行直角补偿，见附图1； 9.射频信号线上尽量不要出现分叉或者之脚，都会对射频阻抗产生影响； 10.不要在射频传输线上平行布置任何线路，这样的线路会增加线与线之间的额耦合； 11.不要在射频传输线上设置测试点；
二、PCB叠层 推荐使用四层板结构，层设置架构如下： 【Top layer】射频IC和元件、射频传输线、天线、去耦电容和其他信号线，见附图2；【Layer2】地平面 【Layer3】电源平面 【Bottomlayer】非射频元件和信号线 完整的电源平面提供极低的电源阻抗和分布的去耦电容，同时射频信号线有一个完整的参考地，为射频信号提供完整恒定不变的参考，有利于射频传输线阻抗的连续性。 两层板主要用于低成本，简单的电路板。为是设计50Ω特性阻抗，一般电路板厚度要很小，同时电路板的也无法提供完整的地平面。 图2：Top layer 1、地平面 地平面设计在射频电路板设计中十分重要，见图3。射频信号的返回路径就是射频信号线下的地平面，良好的地设计是完整的且尽可能宽的不存在中断地平面，一旦返回路径的地平面被中断，返回信号就会找一个更小阻抗的路径回流，这样就加大电流环路，增加了电感引起不必要的EMI 的干扰。同时增加了阻抗匹配的难度同时产生一定的衰减。过窄的地平面是传输线的性能改变，
射频PCB设计（修订版20130624） -----lap 在电子产品和设备中，电路板是一个不可缺少的部件，它起着电路系统的电气和机械等的连接作用。如何将电路中的元器件按照一定的要求，在PCB上排列组合起来，是PCB设计师的主要任务之一。布局设计不是简单的将元器件在PCB上排列起来，或者电路得以连通就行的。实践证明一个良好的电路设计，必须有合理的元器件布局，才能使电路系统在实体组合后达到稳定、可靠的工作。反之，如果元器件布局不合理，它将影响到电路板的工作性能，乃至不能工作。尤其是在广泛采用集成器件的今天，如果集成电路仍用接线板的方式进行安装，那么，不仅电路的体积庞大，而且无法稳定的进行工作。因此，在产品设计过程中，布局设计和电路设计前具有同样重要的地位。 下面就射频PCB设计注意事项做个简单的介绍。 一、布局注意事项 （1）结构设计要求 在PCB布局之前需要弄清楚产品的结构。结构需要在 PCB板上体现出来（结构与PCB接触部分，即腔壳位置及形状）。比如腔壳的外边厚度大小，中间隔腔的厚度大小，倒角半径大小和隔腔
上的螺钉大小等等(换句话说，结构设计是根据完成后的PCB上所画的轮廓（结构部分）进行具体设计的（如果结构已批量开模具，就另当别论了）)(螺钉类型有M2\M2.5\M3\M4等)。一般情况，外边腔厚度为4mm；内腔宽度为3mm（点胶工艺的为2mm）；倒角半径2.5mm。以PCB板的左下角为原点，隔腔在PCB上的位置需在格点0.5的整数倍上，最少需要做到格点为0.1的整数倍上。这样有利于结构加工，误差控制比较精确。当然，这需要根据具体产品的类型来设计。如下图所示：（PCB设计完成后的结构轮廓图）
PCB设计流程 元器件的布局 PCB布线注意事项 随着通信技术的发展，手持无线射频电路技术运用越来越广，如：无线寻呼机、手机、无线PDA等，其中的射频电路的性能指标直接影响整个产品的质量。这些掌上产品的一个最大特点就是小型化，而小型化意味着元器件的密度很大，这使得元器件（包括SMD、SMC、裸片等）的相互干扰十分突出。 电磁干扰信号如果处理不当，可能造成整个电路系统的无法正常工作，因此，如何防止和抑制电磁干扰，提高电磁兼容性，就成为设计射频电路PCB时的一个非常重要的课题。同一电路，不同的PCB设计结构，其性能指标会相差很大。本讨论采用Protel99SE软件进行掌上产品的射频电路PCB设计时，如果最大限度地实现电路的性能指标，以达到电磁兼容要求。 板材的选择 印刷电路板的基材包括有机类与无机类两大类。基材中最重要的性能是介电常数εr、耗散因子（或称介质损耗）tanδ、热膨胀系数CET和吸湿率。其中εr影响电路阻抗及信号传输速率。对于高频电路，介电常数公差是首要考虑的更关键因素，应选择介电常数公差小的基材。 PCB设计流程 由于Protel99SE软件的使用与Protel98等软件不同，因此，首先简要讨论采用Protel99SE 软件进行PCB设计的流程。 ①由于Protel99SE采用的是工程（PROJECT）数据库模式管理，在Windows99下是隐含的，所以应先键立1个数据库文件用于管理所设计的电路原理图与PCB版图。 ②原理图的设计。为了可以实现网络连接，在进行原理设计之间，所用到的元器件都必须在元器件库中存在，否则，应在SCHLIB中做出所需的元器件并存入库文件中。然后，只需从元器件库中调用所需的元器件，并根据所设计的电路图进行连接即可。 ③原理图设计完成后，可形成一个网络表以备进行PCB设计时使用。 ④PCB的设计。
射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。 不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，所以这些对手机的EMC、EMI影响都很大，下面就对手机PCB板的在设计RF 布局时必须满足的条件加以总结： 1.1尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来。 简单地说，就是让高功率RF发射电路远离低功率RF接收电路。手机功能比较多、元器件很多，但是PCB空间较小，同时考虑到布线的设计过程限定最高，所有的这一些对设计技巧的要求就比较高。这时候可能需要设计四层到六层PCB了，让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器和压控制振荡器(VCO)。确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。敏感的模拟信号应该尽可能远离高速数字信号和RF信号。 1.2 设计分区可以分解为物理分区和电气分区。 物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。 1.2.5 要保证不增加噪声必须从以下几个方面考虑：首先，控制线的期望频宽范围可能从DC直到2MHz，而通过滤波来去掉这么宽频带的噪声几乎是不可能的；其次，VCO控制线通常是一个控制频率的反馈回路的一部分，它在很多地方都有可能引入噪声，因此必须非常小心处理VCO控制线。要确保RF走线下层的地是实心的，而且所有的元器件都牢固地连到主地上，并与其它可能带来噪声的走线隔离开来。此外，要确保VCO的电源已得到充分去耦，由于VCO 的RF输出往往是一个相对较高的电平，VCO输出信号很容易干扰其它电路，因此必须对VCO加以特别注意。事实上，VCO往往布放在RF区域的末端，有时它还需要一个金属屏蔽罩。谐振电路(一个用于发射机，另一个用于接收机)与VCO有关，但也有它自己的特点。简单地讲，谐振电路是一个带有容性二极管的并行谐振电路，它有助于设置VCO工作频率和将语音或数据调制到RF 信号上。所有VCO的设计原则同样适用于谐振电路。由于谐振电路含有数量
射频电路设计的常见问题及五大经验总结射频电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。 不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF 设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波等，在全面掌握各类设计原则前提下的仔细规划是一次性成功设计的保证。 RF电路设计的常见问题 1、数字电路模块和模拟电路模块之间的干扰 如果模拟电路(射频)和数字电路单独工作，可能各自工作良好。但是，一旦将二者放在同一块电路板上，使用同一个电源一起工作，整个系统很可能就不稳定。这主要是因为数字信号频繁地在地和正电源(>3 V)之间摆动，而且周期特别短，常常是纳秒级的。由于较大的振幅和较短的切换时间。使得这些数字信号包含大量且独立于切换频率的高频成分。在模拟部分，从无线调谐回路传到无线设备接收部分的信号一般小于lμV。因此数字信号与射频信号之间的差别会达到120 dB。显然.如果不能使数字信号与射频信号很
好地分离。微弱的射频信号可能遭到破坏，这样一来，无线设备工作性能就会恶化，甚至完全不能工作。 2、供电电源的噪声干扰 射频电路对于电源噪声相当敏感，尤其是对毛刺电压和其他高频谐波。微控制器会在每个内部时钟周期内短时间突然吸人大部分电流，这是由于现代微控制器都采用CMOS工艺制造。因此。假设一个微控制器以lMHz的内部时钟频率运行，它将以此频率从电源提取电流。如果不采取合适的电源去耦.必将引起电源线上的电压毛刺。如果这些电压毛刺到达电路RF部分的电源引脚，严重时可能导致工作失效。 3、不合理的地线 如果RF电路的地线处理不当，可能产生一些奇怪的现象。对于数字电路设计，即使没有地线层，大多数数字电路功能也表现良好。而在RF频段，即使一根很短的地线也会如电感器一样作用。粗略地计算，每毫米长度的电感量约为l nH，433 MHz时10 toni PCB线路的感抗约27Ω。如果不采用地线层，大多数地线将会较长，电路将无法具有设计的特性。 4、天线对其他模拟电路部分的辐射干扰 在 PCB电路设计中，板上通常还有其他模拟电路。例如，许多电路上都有模，数转换(ADC)或数/模转换器(DAC)。射频发送器的天线发出的高频信号可能会到达ADC的模拟淙攵恕R蛭魏蔚缏废呗范伎赡苋缣煜咭谎⒊龌蚪邮誖
射频电路°￡￠设计 吴建辉 茅洁 东南大学 江苏南京 摘要 介绍了采用°2ˉ′￥? 3￥进行射频电路°￡￠设计的设计流程 为了保证电路的性能 在进行射频电路°￡￠设计时应考虑电磁兼容性 因而重点讨论了元器件的布局与布线原则来达到电磁兼容的目的" 关键词 射频电路 °￡￠ 电磁兼容 布局 中图分类号 ′? 文献标识码 ?文章编号 The PCB De s ign of Radio F requency C i rcu i t W U J ian hu i,MAO J i e (Sou th Ea s t Un iv e r s i ty,Nanj ing ,Ch ina) Abs tra c t:μóé??°2ˉ′￥? 3￥??ò?è?°￡￠??óé????òá?é? ?ò??????ù?éò??é?èáó????ò???íí????? ???ò??ò??áóó?ò??è?Dò?D?ò?ù ?è?￥-￡í?ó??????óé??ò????ò?è?°￡￠??óé????òá?é? ?ò??????ù?éò??é? ′è?ò?ì?ó??òìáù???á???òá??èá??????íáé?ìù?éó??óó?? ke y words:2á?é? ?ò??????ùò???é??ò °￡￠ ￥-￡ ?áù??? Docum en t Code:?A r t i c l e ID: 随着通信技术的发展 手持无线射频电路技术运用也越来越广 如无线寻呼机!手机!无线°¤?等 其中的射频电路的性能指标直接影响整个产品的质量"对于这些掌上产品的一个最大特点就是小型化 而小型化也就意味着元器件的密度很大 表面贴装工艺 3-′ 和板载芯片技术 ￡ˉ￠ 因而得到广泛应用 元器件 包括3-¤!3-￡!裸片等 的相互干扰也就十分突出 电磁干扰信号如果处理不当 可能造成整个电路系统的无法正常工作 因此 如何防止和抑制电磁干扰 提高电磁兼容性 就成为设计射频电路°￡￠时的一个非常重要的课题 同一电路 不同的°￡￠设计结构 则其性能指标会相差很大"本文讨论采用°2ˉ′￥? 3￥软件进行掌上产品的射频电路°￡￠设计时 如何才能最大限度地实现电路的性能指标 从而达到电磁兼容要求" 板材的选择 印制电路板的基材有有机类与无机类两大类 而基材中最重要的性能是介电常数Eò 影响电路的阻抗以及信号的传输速率 !耗散因子 或称介质损耗 ?á?D!热膨胀系数￡￥′和吸湿率 其中Eò 影响电路阻抗及信号传输速率 对于高频电路 介电常数公差是首要考虑的更关键因素 应选择介电常数公差小的基材" °￡￠设计流程 由于°2ˉ′￥? 3￥软件的使用与°2ˉ′￥? 等软件不同 因此首先简要讨论采用°2ˉ′￥? 3￥软件进行°￡￠设计的流程" 由于°2ˉ′￥? 3￥采用的是工程 °2ˉ2a￥￡′ 数据库模式管理 在·é???× 下是隐含的 所以应先建立一个数据库文件用于管理所设计的电路原理图与°￡￠版图" 原理图的设计 为了可以实现网络连接 在进行原理设计前对所用到的元器件都必须在元器件库中存在 否则就在3￡¨??￠中做出所需的元器件并存入库文件中 然后只需从元器件库中调用所需的元器件根据所设计的电路图进行连接即可" 第 卷第 期 年 月 电子工艺技术￥ì???ò??é?ó°ò???óó′??è??ì??ù
射频电路板设计常见的问题分析和解决办法 射频电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波等，在全面掌握各类设计原则前提下的仔细规划是一次性成功设计的保证。 RF电路设计的常见问题1、数字电路模块和模拟电路模块之间的干扰如果模拟电路（射频）和数字电路单独工作，可能各自工作良好。但是，一旦将二者放在同一块电路板上，使用同一个电源一起工作，整个系统很可能就不稳定。这主要是因为数字信号频繁地在地和正电源（>3 V）之间摆动，而且周期特别短，常常是纳秒级的。由于较大的振幅和较短的切换时间。使得这些数字信号包含大量且独立于切换频率的高频成分。在模拟部分，从无线调谐回路传到无线设备接收部分的信号一般小于lμV。因此数字信号与射频信号之间的差别会达到120 dB。显然．如果不能使数字信号与射频信号很好地分离。微弱的射频信号可能遭到破坏，这样一来，无线设备工作性能就会恶化，甚至完全不能工作。2、供电电源的噪声干扰射频电路对于电源噪声相当敏感，尤其是对毛刺电压和其他高频谐波。微控制器会在每个内部时钟周期内短时间突然吸人大部分电流，这是由于现代微控制器都采用 CMOS工艺制造。因此。假设一个微控制器以lMHz的内部时钟频率运行，它将以此频率从电源提取电流。如果不采取合适的电源去耦．必将引起电源线上的电压毛刺。如果这些电压毛刺到达电路RF部分的电源引脚，严重时可能导致工作失效。3、不合理的地线如果RF电路的地线处理不当，可能产生一些奇怪的现象。对于数字电路设计，即使没有地线层，大多数数字电路功能也表现良好。而在RF频段，即使一根很短的地线也会如电感器一样作用。粗略地计算，每毫米长度的电感量约为l nH，433 MHz时10 toni PCB线路的感抗约27Ω。如果不采用地线层，大多数地线将会较长，电路将无法具有设计的特性。 4、天线对其他模拟电路部分的辐射干扰在PCB电路设计中，板上通常
RF电路板分区设计的5个要点详细概述 射频（RF）电路板设计虽然在理论上还有很多不确定性，但RF电路板设计还是有许多可以遵循的法则。不过，在实际设计时，真正实用的技巧是当这些法则因各种限制而无法实施时，如何对它们进行折衷处理，本文将集中探讨与RF电路板分区设计有关的各种问题。 01 微过孔的种类 电路板上不同性质的电路必须分隔，但是又要在不产生电磁干扰的最佳情况下连接，这就需要用到微过孔（microvia）。通常微过孔直径为0.05mm~0.20mm，这些过孔一般分为三类，即盲孔（blind via）、埋孔（bury via）和通孔（through via）。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率（孔径）。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型制程完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为组件的黏着定位孔。 02 采用分区技巧 在设计RF电路板时，应尽可能把高功率RF放大器（HPA）和低噪音放大器（LNA）隔离开来，简单的说，就是让高功率RF发射电路远离低噪音接收电路。如果PCB板上有很多空间，那么可以很容易地做到这一点。但通常零组件很多时，PCB制造空间就会变的很小，因此这是很难达到的。可以把它们放在PCB板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括RF缓冲器（buffer）和压控振荡器（VCO）。 设计分区可以分成实体分区（physical partitioning）和电气分区（Electrical partitioning）。实体分区主要涉及零组件布局、方位和屏蔽等问题；电气分区可以继续分成电源分配、RF 走线、敏感电路和信号、接地等分区。