ＰCM编译码器设计及应用的设计
摘要:在科学技术高速发展的今天，通信原理技术已广泛运用于制造业、农业、交通、航
空航天等众多部门，极大的提高了社会劳动生产率,改善了人们的劳动环境，丰富和提高了人民的生活水平。在今天的社会生活中，自动化装置已经无所不在，为人类文明进步做出了重要的贡献。通信原理系统的课程设计是检验我们学过知识扎实程度的好机会，也让我们的知识体系更加系统,更加完善。在不断学习新知识的基础上得到了动手能力的训练,启发创新思维及独立解决实际问题的能力，提高设计、装配、调试能力。
关键词:ＰCM；编译码器;simｕlｉｎk;抽样；量化;脉冲
引言
随着电子技术和计算机技术的发展，仿真技术得到了广泛的应用。基于信号的用于通信系统的动态仿真软件simulink具有强大的功能,可以满足从底层到高层不同层次的设计、分析使用，形成多层系统,使系统设计更加简洁明了，便于完成复杂系统的设计。
simulinｋ具有良好的交互界面，通过分析窗口和示波器模拟等方法，提供了一个可视的仿真过程,不仅在工程上得到应用，在教学领域也得到认可,尤其在信号分析、通信系统等领域。其可以实现复杂的模拟、数字及数模混合电路及各种速率系统。本文主要阐述了如何利用ｓiｍulink实现脉冲编码调制(PCM)。系统的实现通过模块分层实现，模块主要由PCM编码模块、PCM译码模块、及逻辑时钟控制信号构成。通过仿真设计电路,分析电路仿真结果,为最终硬件实现提供理论依据。
１、系统介绍
PCM即脉冲编码调制，在通信系统中完成将语音信号数字化功能。ＰCM的实现主要包括三个步骤完成：抽样、量化、编码。分别完成时间上离散、幅度上离散、及量化信号的二进制表示。根据CCITT的建议，为改善小信号量化性能，采用压扩非均匀量化,有两种建议方式，分别为Ａ律和μ律方式，我国采用了A律方式,由于A律压缩实现复杂,常使用 13 折线法编码,采用非均匀量化PCM编码示意图见图1。
图1－１ PCM原理框图
2、PCM 编码中抽样、量化及编码的原理
2．1抽样
所谓抽样,就是对模拟信号进行周期性扫描,把时间上连续的信号变成时间上离散的信号。该模拟信号经过抽样后还应当包含原信号中所有信息，也就是说能无失真的恢复原模拟信号。它的抽样速率的下限是由抽样定理确定的。
２.２ 量化
从数学上来看，量化就是把一个连续幅度值的无限数集合映射成一个离散幅度值的有限数集合。如图1-２所示，量化器Q 输出L 个量化值k y ,k ＝1,2，3,…,Ｌ。k y 常称为重建电平或量化电平。当量化器输入信号幅度x 落在k x 与1+k x 之间时，量化器输出电平为k y 。这个量化过程可以表达为:{}1(),
1,2,3,,k k k y Q x Q x x x y k L +==<≤==
这里k x 称为分层电平或判决阈值。通常k k k x x -=?+1称为量化间隔。
图1-2 模拟信号的量化
模拟信号的量化分为均匀量化和非均匀量化。由于均匀量化存在的主要缺点是：无论抽样值大小如何，量化噪声的均方根值都固定不变。因此,当信号()m t 较小时，则信号量化噪声功率比也就很小,这样,对于弱信号时的量化信噪比就难以达到给定的要求。通常,把满足信噪比要求的输入信号取值范围定义为动态范围，可见，均匀量化时的信号动态范围将受到较大的限制。为了克服这个缺点，实际中,往往采用非均匀量化。
非均匀量化是根据信号的不同区间来确定量化间隔的。对于信号取值小的区间，其量化间隔v ?也小;反之,量化间隔就大。它与均匀量化相比，有两个突出的优点。首先,当输入量化器的信号具有非均匀分布的概率密度(实际中常常是这样)时，非均匀量化器的输出端可以得到较高的平均信号量化噪声功率比；其次,非均匀量化时,量化噪声功率的均方根值基本上与信号抽样值成比例。因此量化噪声对大、小信号的影响大致相同,即改善了小信号时的量化信噪比。
实际中，非均匀量化的实际方法通常是将抽样值通过压缩再进行均匀量化。通常使用的压缩器中,大多采用对数式压缩。广泛采用的两种对数压缩律是μ压缩律和Ａ压缩律。美国采用μ压缩律，我国和欧洲各国均采用A 压缩律，因此,PC Ｍ编码方式采用的也是Ａ压缩律。
所谓Ａ压缩律也就是压缩器具有如下特性的压缩律：
A X A Ax y 1
0,ln 1≤<+=
11,ln 1ln 1<≤++=X A A Ax y
Ａ律压扩特性是连续曲线,A 值不同压扩特性亦不同,在电路上实现这样的函数规律是相当复杂的。实际中，往往都采用近似于Ａ律函数规律的13折线(A=87.6）的压扩特性。这样,它基本上保持了连续压扩特性曲线的优点，又便于用数字电路实现,本设计中所用到
的ＰCM 编码正是采用这种压扩特性来进行编码的。图1-3示出了这种压扩特性。
图１－3 13折线
表1-1列出了13折线时的x 值与计算x 值的比较。
表1中第二行的x 值是根据6.87=A 时计算得到的，第三行的x 值是13折线分段时的值。可见，１3折线各段落的分界点与6.87=A 曲线十分逼近,同时x 按2的幂次分割有利于数字化。
2.３ 编码
所谓编码就是把量化后的信号变换成代码，其相反的过程称为译码。当然，这里的编码和译码与差错控制编码和译码是完全不同的，前者是属于信源编码的范畴。
在现有的编码方法中,若按编码的速度来分,大致可分为两大类：低速编码和高速编码。通信中一般都采用第二类。编码器的种类大体上可以归结为三类:逐次比较型、折叠级联型、混合型。在逐次比较型编码方式中，无论采用几位码，一般均按极性码、段落码、段内码的顺序排列。下面结合1３折线的量化来加以说明。
表１-2 段落码
表1－3 段内码
3 010 5 01０1 ４01０0
2 001
3 ０01１2 00１0
1 000 １0001 ０0000
在13折线法中,无论输入信号是正是负,均按8段折线(8个段落）进行编码。若用8位折叠二进制码来表示输入信号的抽样量化值，其中用第一位表示量化值的极性，其余七位（第二位至第八位）则表示抽样量化值的绝对大小。具体的做法是：用第二至第四位表示段落码，它的8种可能状态来分别代表8个段落的起点电平。其它四位表示段内码，它的1６种可能状态来分别代表每一段落的１6个均匀划分的量化级。这样处理的结果,8个段落被划分成27＝128个量化级。段落码和8个段落之间的关系如表2所示；段内码与１6个量化级之间的关系见表1-3。
3、基于ｓimｕｌinｋ的PCM编码和解码的仿真
图1-4Ｓiｍuｌink PＣM编码和解码组成的框图
3．1仿真框图中各部分的简介
１．信源
在通信系统中假定我们仅用来传送语音信号，因语音信号的频带范围为300Hz23４00H ｚ ,为了更好的体现人的语音的频率的变化以及观察所采用的系统对语音频带范围内的信号恢复程度,我们采用了Chrip 函数。Chrip 函数是其频率时间线性增长的函数，在雷达系统中这样的信号称为线性调频信号,并用专用词汇Chrｉp 表示。
２.模拟低通滤波器
按照采样定理的要求选择采样频率，即Ωs ≥2Ωc ,但考虑到信号的频谱不是锐止的,最高截止频率以上还有较小的高频分量,为此可选Ωs = （３24) Ωc 。另外可以在采样之前加一保护性的低通滤波器,滤去高于Ωｓ/ 2 的一些无用的高频分量,以及其他的一些杂散信号，因此在采样前加入一低通滤波器。
3.矩形脉冲序列
由于产生和传输单位冲激函数难以实现,因此实际中通常采用矩形脉冲抽样,根据CC ＩTT 标准,留一定的防卫带则采样频率f s = ８0０0Hｚ , Ｔ= １／80０0 = 125μs 用占空比为50 ％的矩形脉冲序列。
4.相乘器
通过相乘器使语音信号与矩形脉冲相乘从而获得时域离散信号,此即信号的抽样过程。
5.A率压缩
由于实现困难,因此工程上通常用十三折曲线来近似地表示A 律曲线。
6.均匀量化和编码
根据语音信号的统计结果:在信号动态范围≥４0dB 的情况下信噪比不应低于2６dB。因此用8 位
量化器，量化间隔为125μｓ。
7.编码器
编码器是将量化后信号编成适合信道传输的信号。
8.解码器
将从信道接受到信息进行解码
9.A率解压
对解码后的信号量化值进行扩展,得到重建信号。
10.零阶保持
零阶保持完成将重建信号转换为连续信号。
11.浮点示波器
将产生的信号波形显示出来。在本实验中将原信号波形与恢复后的信号波形同时显示在同一滤波器中,这样可以直观的比较信号的恢复程度。
３.2各部分参数设置
图1－5 Chirｐ Sｉｇnaｌ的参数设置
图1-６ Pulse Genｅrator的参数设置3.３示波器的显示波形
图1－７ Scopｅ的显示波形（编码后输出波形）
图1－8 Fｌoａting Scope显示波形(仿真结果)
4.误差产生原因分析
由于实际取样脉冲不可能是理想的冲激函数而引入的孔径失真;由于无穷内插公式和许多高频
分量而混入了插入噪声；以及因解码端再生取样脉冲时而导致的定时抖动失真等。表现在恢复的图
像成阶梯形,而不圆滑。
结束语
这次为时两周的课程设计过程中，让我感觉紧张而忙碌，不过我感觉还是收获了很多，我去图书馆查阅资料，去网上搜索相关材料,请教老师、同学，并且把教科书也好好的温习了一遍，同时通过这次课程设计我们更好地巩固和加深对了PCＭ脉冲编码调制原理的进一步理解。
在本次设计中，使我印象最深的是要要用simｕｌinｋ对系统建模和仿真，必须要有耐心，要有坚持的毅力。在整个建模和仿真过程中,花费时间最多的是了解各个模块的功能及其工作特点。
在这次的课程设计中感受到了一定的收获,巩固了这学期所学知识，对siｍulink有了进一步的了解。学会了如何查找资料，养成了独立思考和解决问题的能力。
基于Matlab的卷积码译码器的 设计与仿真 学生姓名：指导老师：** 摘要本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出, 并通过Matlab软件进行设计与仿真，并进行误码率分析。在课程设计中，系统开发平台为Windows Vista Ultimate，程序设计与仿真均采用Matlab R2007a(7.4)，最后仿真详单与理论分析一致。 关键词课程设计；卷积码译码器；Matlab；Simulink；设计与仿真 1引言 本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通 过Matlab软件进行设计与仿真。卷积码的译码有两种方法——软判决和硬判决，此课程设计采用硬判决的维特比译码。 1.1课程设计目的 卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。对于某个特定的应用，采用分组编码还是采用卷积编码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术[1]。 本课程设计便是通过Matlab设计一个硬判决维特比译码输出的完整电路，并进行误码率分析。
1.2 课程设计的原理 卷积码，又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。 卷积编码的最佳译码准则为：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。对于二进制对称信道，最相似传送序列就是在汉明距离上与接收序列最近的序列。 卷积码的译码方法有两大类：一类是大数逻辑译码，又称门限译码(硬判决，编者注)；另一种是概率译码(软判决，编者注)，概率译码又分为维特比译码和序列译码两种。门限译码方法是以分组码理论为基础的，其译码设备简单，速度快，但其误码性能要比概率译码法差[2]。 当卷积码的约束长度不太大时，与序列译码相比，维特比译码器比较简单，计算速度快。维特比译码算法是1967年由Viterbi提出，近年来有大的发展。目前在数字通信的前向纠错系统中用的较多，而且在卫星深空通信中应用更多，该算法在卫星通信中已被采用作为标准技术。 2维特比译码原理 采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。如果发送L组信息比特，那么对于(n,k)卷积码来说，可能发送的序列有2kL个，计算机或译码器需存储这些序列并进行比较，以找到码距最小的那个序列。当传信率和信息组数L较大时，使得译码器难以实现。维特比算法则对上述概率译码做了简化，以至成为了一种实用化的概率算法。它并不是在网格图上一次比较所有可能的2kL条路径(序列)，而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。 下面以图2.1的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。为了能说明解码过程，这里给出该码的状态图，如图2.2所
湖南文理学院 课程设计报告 课程名称：通信系统课程设计 专业班级：通信工程11102班09 学生姓名：朱涛 指导教师：侯清莲 完成时间：2014-11-18 报告成绩：
目录 一、设计要求 (1) 二、设计作用与目的 (1) 三、所用设备及软件 (1) 四、卷积码编码的概念 (1) 4.1卷积码的编码描述方法 (1) 4.2 卷积编码 (2) 4.3 卷积码的树状图 (3) 4.4 卷积码的网格图 (3) 五、 EDA设计方法及工具软件QUARTUSⅡ (4) 六、改变卷积编码器的参数仿真以及结论 (4) 6.1 不同回溯长度对卷积编码器性能的影响 (4) 6.2 不同码率对卷积编码器误码性能的影响 (5) 6.3 不同约束长度对卷积编码器的误码性能影响 (6) 七、卷积码编码器的VHDL设计与仿真 (8) 7.1 VHDL设计的优点与设计方法 (8) 7.2 卷积码编码器的VHDL实现 (10) 八、心得体会 (10) 九、参考文献 (11)
卷积编码器的设计 一、设计要求 （1）画出卷积码的原理框图，说明系统中各主要组成部分的功能。 （2）使用EDA技术及VHDL语言对卷积编码器进行设计与仿真并对结果分析。 二、设计作用与目的 （1）巩固加深对通信基本知识分析以及卷积码的掌握，提高综合运用通信知识的能力。（2）掌握采用仿真软件对系统进行仿真分析。 （3）培养学生查阅参考文献，独立思考，设计，钻研电子技术相关问题的能力。 （4）掌握相关电子线路工程技术规范以及常规电子元器件的性能技术指标。 （5）培养严肃认真的工作作风与科学态度，建立严谨的工程技术观念。 （6）了解电气图国家标准，并利用电子CAD等正确绘制电路图。 （7）培养工程实践能力，创新能力与综合设计能力。 三、所用设备及软件 （1）QUARTUSⅡ （2）PC机 四、卷积码编码的概念 4.1卷积码的编码描述方法 编码描述方法有5种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述法和网格图描述法。卷积码的纠错能力随着N的增加而增大，而差错率随着N的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。分组码有严格的代数结构，但卷积码至今尚未找到如此严密的数学手段。分组码的译码算法可以由其代数特性得到。卷积码虽然可以采用适用于分组码的门限译码（即大数逻辑译码），但性能不如维特比译码和序列译码[2]。 以二元码为例，输入信息序列为u＝(u0，u1，…)，其多项式表示为u(x)＝u0+u1x＋…＋…。编码器的连接可用多项式表示为g (1,1) (x)＝1+x+x2和g(1,2)(x)＝1+x2，称为码的子生 成多项式。它们的系数矢量g (1,1)=(111)和g (1,2) =(101)称作码的子生成元。以子生成多项式 为阵元构成的多项式矩阵G(x)＝[g (1,1)(x),g (1,2) (x)]，称为码的生成多项式矩阵。由生成 元构成的半无限矩阵。
湖南文理学院课程设计报告 课程名称：通信系统课程设计 院部：电气与信息工程学院 专业班级： 学生姓名： 指导教师： 完成时间： 2011 年 12 月 29日 报告成绩：
目录 目录 (2) 摘要 (3) Abstract (4) 一、引言 (5) 1.1设计任务及基本要求 (5) 1.2设计目的 (6) 1.3 设计所用仪器设备.................................................................................. 错误！未定义书签。 二、基本概念 (6) 2.1 卷积码的编码原理 (6) 2.2 卷积码编码描述 (6) 2.3 卷积码译码描述 (6) 三、卷积码的编译码原理 (6) 3.1卷积码的图形描述 (6) 3.1.1 树状图 (8) 3.1.2 网格图 (8) 3.1.3 状态图 (9) 3.2 卷积积码的编码算法 (9) 3.3卷积码的Viterbi译码 (10) 四、卷积码的仿真及性能分析 (12) 4.1 SIMULINK仿真模块 (12) 4.2 卷积码的参数对误码率的影响 (13) 4.2.1 码率对误码性能的影响 (13) 4.2.2 约束长度对误码性能的影响 (15) 4.2.3 回溯长度对卷积码性能的影响 (16) 4.3 仿真分析 (17) 总结 (18) 参考文献： (19)
摘要 卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。在编码过程中,卷积码充分利用了各码字间的相关性。在与分组码同样的码率和设备复杂性的条件下,无论从理论上还是从实践上都证明,卷积码的性能都比分组码具有优势。而且卷积码在实现最佳译码方面也较分组码容易。因此卷积码广泛应用于卫星通信，CDMA数字移动通信等通信系统，是很有前途的一种编码方式。对其进行研究有很大的现实意义。为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA 特点，路径存储于译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显著提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。 关键词：卷积码；误码性能；原理
实验九 (2,1,5）卷积码编码译码技术 一、实验目的 1、掌握(2,1,5）卷积码编码译码技术 2、了解纠错编码原理。 二、实验内容 1、(2,1,5）卷积码编码。 2、(2,1,5）卷积码译码。 三、预备知识 1、纠错编码原理。 2、(2,1,5）卷积码的工作原理。 四、实验原理 卷积码是将发送的信息序列通过一个线性的，有限状态的移位寄存器而产生的编码。通常卷积码的编码器由K级（每级K比特）的移位寄存器和n个线性代数函数发生器（这里是模2加法器）组成。 若以（n,k,m）来描述卷积码，其中k为每次输入到卷积编码器的bit数，n 为每个k元组码字对应的卷积码输出n元组码字，m为编码存储度，也就是卷积编码器的k元组的级数，称m+1= K为编码约束度m称为约束长度。卷积码将k 元组输入码元编成n元组输出码元，但k和n通常很小，特别适合以串行形式进行传输，时延小。与分组码不同，卷积码编码生成的n元组元不仅与当前输入的k元组有关，还与前面m-1个输入的k元组有关，编码过程中互相关联的码元个数为n*m。卷积码的纠错性能随m的增加而增大，而差错率随N的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。 编码器 随着信息序列不断输入，编码器就不断从一个状态转移到另一个状态并同时输出相应的码序列，所以图3所示状态图可以简单直观的描述编码器的编码过程。因此通过状态图很容易给出输入信息序列的编码结果，假定输入序列为110100，首先从零状态开始即图示a状态，由于输入信息为“1”，所以下一状态为b并输出“11”，继续输入信息“1”，由图知下一状态为d、输出“01”……其它输入信息依次类推，按照状态转移路径a->b->d->c->b->c->a输出其对应的编码结果“110101001011”。 译码方法 ⒈代数 代数译码是将卷积码的一个编码约束长度的码段看作是[n0(m+1），k0(m+1)]线性分组码，每次根据（m+1）分支长接收数字，对相应的最早的那个分支上的信息数字进行估计，然后向前推进一个分支。上例中信息序列 =(10111），相应的码序列 c=(11100001100111）。若接收序列R=(10100001110111），先根据R 的前三个分支（101000）和码树中前三个分支长的所有可能的 8条路径(000000…）、（000011…）、（001110…）、（001101…）、（111011…）、（111000…）、（110101…）和（110110…）进行比较，可知（111001）与接收
西南科技大学 方向设计报告 课程名称：通信工程方向设计 设计名称：2/3卷积码编译码器仿真与性能分析 姓名： 学号: 班级： 指导教师： 起止日期：2011.12.12-2012.1.6 西南科技大学信息工程学院制
方向设计任务书 学生班级：学生姓名：学号： 设计名称：2/3卷积码编译码器仿真与性能分析 起止日期：2011.12.12-2012.1.6指导教师： 设计要求： （1）分析2/3卷积码编码器结构； （2）分析2/3卷积码译码的Viterbi算法； （3）基于SIMULINK进行2/3卷积码的纠错性能仿真； 方向设计学生日志 时间设计内容 12.15-12.17 查看题目及设计要求。 12.18-12.23 查阅相关资料，设计方案。 12.23-12.27 编写报告及调试程序。 12.28-12.29 完善修改课程设计报告。 12.30-12.31 答辩。
方向设计考勤表 周星期一星期二星期三星期四星期五 方向设计评语表 指导教师评语： 成绩：指导教师： 年月日
2/3卷积码编译码器仿真与性能分析 摘要： 卷积码是一种性能优越的信道编码。它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。本文简明地介绍了卷积码的编码原理和Viterbi译码原理。并在SIMULINK模块设计中，完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。最后，通过在仿真过程中分别改变卷积码的重要参数来加深理解卷积码的这些参数对卷积码的误码性能的影响。经过仿真和实测，并对测试结果作了分析。 关键词： 卷积码编码器、viterbi译码器、SIMULINK
基于System View的卷积码译码器的设计 摘要本课程设计在SystemView 平台上设计了卷积码译码器，SystemView系统中提供了专门的卷积码编码和译码图符，使用户能快速地建立基于卷积码的仿真系统，本课程设计对(2,1,6)的大数逻辑译码原理，以及维比特译码原理进行了解释，利用SystemView 进行了(2,1,3)卷积码译码器的仿真。系统运行以后将译码后得到的波形与原始的码元输入信号进行比较，系统参数经过修改以后能够正确地将编码后的信号译码为原始的码元。 关键字卷积码译码器，System View，(2,1,3)卷积码译码器 1 引言 卷积码的译码方法主要有两类，代数译码和概率译码。代数译码是根据卷积码的本身编码结构进行译码，译码时不考虑信道的统计特性。概率译码在计算时要考虑信道的统计特性。典型的算法如：最大似然译码、维比特译码、序列译码等。本课程设计利用SystemView 平台进行卷积码译码器的实现，SystemView系统中提供了专门的卷积码编码和译码图符，使用户能快速地建立基于卷积码的仿真系统，本课程设计对(2,1,6)的大数逻辑译码原理，以及维比特译码原理进行了解释，利用System View进行了(2,1,3)卷积码译码仿真，系统参数经过修改以后能够正确地将编码后的信号译码为原始的码元。 1.1 卷积码简介 卷积码也称为连环码是一种非分组码，分组码编码时，先将输入的信息序列分为长度为k的码元的字段，然后按照一定的编码规则，给含k个信息元的段附加上r长的监督元，于是生成n 长的码组。在编码时，各n长码组是分别编码的，各码组之间没有约束关系，因此译码时各码组之间是分别独立进行的。卷积码则不同于此，卷积编码属于信道编码，主要用来纠正码元的随机差错，它是以牺牲效率来换取可靠性的，利用增加监督位，进行检错和纠错。卷积码把k个信息位编成n位，k和n通常很小，特别适宜于串行形式传输，延时小，n个码元与当前段的k个信息位有关，而且与前N-1段的信息有关，编码过程相互关联的码元为Nn个，N或Nn称为卷积码的约束长度，常把卷
本科生毕业论文（设计） 题目：MATLAB实现卷积码编译码 专业代码： 作者姓名： 学号： 单位： 指导教师： 年月日
目录 前言----------------------------------------------------- 1 1. 纠错码基本理论---------------------------------------- 2 1.1纠错码基本理论 ----------------------------------------------- 2 1.1.1纠错码概念 ------------------------------------------------- 2 1.1.2基本原理和性能参数 ----------------------------------------- 2 1.2几种常用的纠错码 --------------------------------------------- 6 2. 卷积码的基本理论-------------------------------------- 8 2.1卷积码介绍 --------------------------------------------------- 8 2.1.1卷积码的差错控制原理----------------------------------- 8 2.2卷积码编码原理 ---------------------------------------------- 10 2.2.1卷积码解析表示法-------------------------------------- 10 2.2.2卷积码图形表示法-------------------------------------- 11 2.3卷积码译码原理---------------------------------------------- 15 2.3.1卷积码三种译码方式------------------------------------ 15 2.3.2V ITERBI译码原理---------------------------------------- 16 3. 卷积码编译码及MATLAB仿真---------------------------- 18 3.1M ATLAB概述-------------------------------------------------- 18 3.1.1M ATLAB的特点------------------------------------------ 19 3.1.2M ATLAB工具箱和内容------------------------------------ 19 3.2卷积码编码及仿真 -------------------------------------------- 20 3.2.1编码程序 ---------------------------------------------- 20 3.3信道传输过程仿真-------------------------------------------- 21 3.4维特比译码程序及仿真 ---------------------------------------- 22 3.4.1维特比译码算法解析------------------------------------ 23 3.4.2V ITERBI译码程序--------------------------------------- 25 3.4.3 VITERBI译码MATLAB仿真----------------------------------- 28 3.4.4信噪比对卷积码译码性能的影响 -------------------------- 28
数字通信原理课程设计报告书
基于matlab的卷积码译码器的仿真设计 ） 1设计目的 卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。对于某个特定的应用，采用分组编码还是采用卷积编码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术。 本课程设计便是通过Matlab设计一个硬判决维特比译码输出的完整电路，并进行误码率分析。 2设计的主要内容和要求 （1）要求能熟练地运用Matlab技术对卷积码译码器进行仿真。 （2）运用Matlab中Simulink单元来创建信源模块、信道模块、信宿模块、简易译码器模块等，并运用所有设计的模块来进行仿真。 3 设计原理 3.1卷积码 卷积码，又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。 卷积编码的最佳译码准则为：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。对于二进制对称信道，最相似传送序列就是在汉明距离上与接收序列最近的序列。 卷积码的译码方法有两大类：一类是大数逻辑译码，又称门限译码(硬判决，编者注)；另一种是概率译码(软判决，编者注)，概率译码又分为维特比译码和序列译码两种。门限译码方法是以分组码理论为基础的，其译码设备简单，速度快，但其误码性能要比概率译码法差。
当卷积码的约束长度不太大时，与序列译码相比，维特比译码器比较简单，计算速度快。维特比译码算法是1967年由Viterbi 提出，近年来有大的发展。目前在数字通信的前向纠错系统中用的较多，而且在卫星深空通信中应用更多，该算法在卫星通信中已被采用作为标准技术。 3.2 维特比译码原理 采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。如果发送L 组信息比特，那么对于(n,k )卷积码来说，可能发送的序列有2kL 个，计算机或译码器需存储这些序列并进行比较，以找到码距最小的那个序列。当传信率和信息组数L 较大时，使得译码器难以实现。维特比算法则对上述概率译码做了简化，以至成为了一种实用化的概率算法。它并不是在网格图上一次比较所有可能的2kL 条路径(序列)，而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。 下面以图3.2.1的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。为了能说明解码过程，这里给出该码的状态图，如图3.2.2 示。维特比译码需要利用图来说明移码过程。根据卷积码画网格的方法，我们可以画出该码的网格图，如图3.2.3所示。该图设输入信息数目L=5，所以画L+N=8个时间单位，图中分别标以0至7。这里设编码器从a 状态开始运作。该网格图的每一条路径都对应着不同的输入信息序列。由于所有可能输入信息序列共有2kL 个，因而网格图中所有可能的路径也为2kL 条。这里节点a=00，b=01，c=10， b 图3.2.1 (2,1,3)卷积码编码器 图3.2.2 (2,1,3)卷积码状态图
湖南科技大学 信息与电气工程学院 课程设计报告 课程：通信原理 题目：卷积码的仿真 专业：电子信息工程 班级：电子二班 姓名：高二奎 学号： 1104030205
任务书
目录 一、任务与要求 (4) 1.1设计的目的 (4) 1.2 设计的基本内容 (4) 二、卷积码的介绍 (4) 2.1 卷积码的介绍 (4) 2.2 编码原理 (4) 2.3 译码原理 (7) 三、SystemView软件简介 (8) 3.1 SystemView基本特点 (8) 3.2 各单元模块功能介绍及电路设计 (8) 3.3 各模块的原理及介绍 (10) 3.4 图符库选择按钮 (10) 3.5 system view 的操作步骤 (11) 3.6 分析窗的接收计算器 (12) 四、系统仿真和调试 (12) 4.1 系统仿真 (12) 4.2 调试结果 (13) 五、总结 (15) 5.1 设计小结 (15) 5.2 心得体会 (15) 参考文献 (16)
一、任务与要求 1.1设计的目的 这次的课程设计就是基于SystemView软件的卷积码仿真设计，要学会运用SystemView，理解卷积码系统的原理，并用SystemView进行仿真设计。 1.2 设计的基本内容 SystemView是一种动态系统分析软件，也是一个非常好的仿真工具。它能按照物理概念直接建立分析和仿真，对通信技术的发展起到很大的作用。本次课程设计就是利用软件SystemView对卷积码进行可视化仿真，对信息数据的编码，传输及译码等功能的实现，充分展示了SystemView在通信仿真中灵活的应用实例。 二、卷积码的简介 2.1 卷积码介绍 非分组码的卷积码的编码器是在任一段规定时间内产生n个码元，但它不仅取决于这段时间中的k个信息位，还取决于前(K-1)段规定时间内的信息位，这K段时间内的码元数目为K·k，称参数K为卷积码的约束长度，每k 个比特输入，得到n比特输出，编码效率为k/n，约束长度为K。在k=1的条件下，移位寄存器级数m=K-1。 卷积码一般可用(n，k，K)来表示，其中k为输入码元数，n为输出码元数，而K则为编码器的约束长度。典型的卷积码一般选n和k ( k< n ) 值较小，但约束长度K可取较大值(K<10)，以获得既简单又高性能的信道编码 [6]。 卷积码是1955年Elias最早提出，1957年Wozencraft提出了序列译码。 1963年Massey提出了一种性能稍差，但比较实用的门限译码方法。1967年维特比(Viterbi)提出了最大似然译码。它对存储器级数较小的卷积码的译码很容易实现，称为维特比算法或维特比译码。
删余卷积码的维特比译码器的设计与实现 在数字通信系统中,特别是面向IEEE802.11ac标准的无线通信系统中,删余卷积码与对应的维特比译码算法作为一种必选的提高信息传输可靠性的技术,具有严重的研究价值。随着人们对数据传输速率要求的不断提升,硬件设备的复杂度也在不断提高,而译码复杂度、硬件系统功耗与资源消耗问题制约了删余卷积码的维特比译码器在数字通信中的进一步发展与应用。本文基于IEEE802.11ac标准,以降低算法计算复杂度、减小硬件设计的系统功耗和硬件资源消耗为目标,对信道编译码算法(包括二进制卷积编译码、交织与扰码算法)进行设计并改进;在完成算法设计的基础上对信道编码各模块进行硬件设计,本文针对传统设计方法的高功耗和高硬件消耗问题提出优化方案。 本文的主要研究成果如下:1.针对删余卷积码的维特比译码算法在高码率下计算复杂度高的问题,提出改进的维特比译码算法。为了解决删余卷积码在码率高于的情况下,译码的计算复杂度较高,且随着码率的增大,译码复杂度也不断提高的问题,本文在传统的维特比译码算法中引入调整因子,可实现当码率大于时有用减少计算分支度量值的步骤,并且随着码率增大,改进算法对译码复杂度的优化更加明明,通过正交频分复用系统环路的搭建,可评估系统的误码率性能;2.针对删余卷积码的译码硬件设计复杂度随码率增高而提高的问题,提出在硬件设计过程中,增设存储删余位置指示信息的寄存器。该寄存器用来指示译码的输入数据是否为补零后的数据。 在计算分支度量值时,该寄存器中的数据与度量值计算结果进行相与,得到加比选模块的输入度量值,可有用减少删余卷积码的维特比译码器在计算分支度量值时的计算步骤。本文搭建FPGA验证平台,并运用QuartusⅡ软件和SignalTapⅡ在线逻辑分析仪可验证硬件设计结果;3.针对删余卷积码的维特比译码器效率低和系统延时较大的问题,提出在译码器内部对加比选模块的设计采用4个加比选子模块并行同步运算的基4方法,可有用提高系统译码效率,并降低译码延时;4.针对信道编码的硬件设计在硬件资源消耗、系统功耗和编译码性能三者之间不平均问题,本文提出串并结合的硬件设计方法。信道编码发送端采用全并行和组合逻辑进行硬件设计,可大幅降低系统功耗;信道编码接收端采用串并结合的处理方法,通过250KHz和20MHz双时钟折中处理硬件资源消耗与系统功耗问题。
北京邮电大学 ASIC原理课程实验 实验报告 设计要求：（3,1,8）卷积码编码器 学院：电子工程学院 专业：电子信息科学与技术 班级： 学号： 姓名： 2013年6月20日
一、设计要求 运用verilog语言编写一个（3,1,8）卷积码编码器，并对其进行仿真。 二、卷积码编码器原理 卷积码拥有良好的纠错性能，是一种被广泛应用于移动通信的信道编码系统。一个（n,k,m）卷积码编码器由k个输入，具有m阶存储的n个输出的线形时序电路实现。通常，n和k是较小的整数，且k＜n，但m比较大。当k＝1时，信息序列不再分成小块，以便可以连续处理。卷积码（n,k,m）表示码率R＝k/n，编码器级数m＝s－1，其中s是码约束长度。 反向CDMA信道使用（3，1，8）卷积码，码率R＝1/3,约束长度为9，由于k＝1，n＝3，m＝8，则该卷积编码器包含单个输入端，一个8级移位寄存器，三个模2加法器和一个3向编码器输出的连续转向器。编码器每输入一位信息比特将产生三位编码输出。这些编码符号中，第一个输出符号G0是生成序列g1⑴编码产生的符号，第二个输出符号G1是由生成序列g1⑵编码产生的符号，最后一个输出符号G2是由生成序列g1⑶编码产生的符号，如下图所示。 该电路由一个八位寄存器、三个码生成逻辑、一个时隙发生器和一个四选一复用器构成。mux的输入为G0、G1和G2，码选择信号C[1:0]和clk1由时隙发生器产生，输出信号即为整个电路的输出Yout。 卷积编码器的初始状态用rst异步清零信号置为0，rst=0时，电路清零。 卷积编码器的初始状态全为0，初始状态之后输出的第一个编码符号由生成序列g1⑴编码产生。这里，三个生成序列分别为g1⑴=（101101111），g1⑵=(110110011), g1⑶=(111001001)。
3/4卷积码编码原理分析与建模仿真 一、摘要 卷积码是一种性能优越的信道编码。它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。本文简明地介绍了卷积码的编码原理和Viterbi译码原理。并在SIMULINK模块设计中，完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。最后，通过在仿真过程中分析了卷积码误比特率与信噪比之间的关系，及卷积码与非卷积码的对比。经过仿真和实测，并对测试结果作了分析。 关键词：卷积码编码建模 SIMULINK仿真
目录 一、摘要 ................................................................................................................................................................. - 1 - 二、设计目的和意义 ............................................................................................................................................. - 2 - 三、设计原理 ......................................................................................................................................................... - 3 - 3.1 卷积码基本概念 ...................................................................................................................................... - 3 - 3.2 卷积码的结构 .......................................................................................................................................... - 3 - 3.3 卷积码的解析表示 .................................................................................................................................. - 4 - 3.4 卷积码的译码 .......................................................................................................................................... - 4 - 3.4.1 卷积码译码的方式........................................................................................................................ - 4 - 3.5.2 卷积码的Viterbi译码 .................................................................................................................. - 5 - 四、详细设计步骤 ................................................................................................................................................. - 6 - 4.1 卷积码的仿真 .......................................................................................................................................... - 6 - 4.1.1 SIMULINK仿真模块的参数设置及意义 ................................................................................. - 6 - 五、设计结果及分析 ........................................................................................................................................... - 11 - 5.1不同信噪比对卷积码的影响.................................................................................................................. - 11 - 5.2卷积码的对比 ........................................................................................................................................ - 12 - 六、总结 ............................................................................................................................................................... - 14 - 七、体会 ............................................................................................................................................................... - 14 - 八、参考文献 ....................................................................................................................................................... - 14 - 二、设计目的和意义 因为信道中信号不可避免会受到干扰而出错。为实现可靠性通信，主要有两种途径:一种
毕业设计 基于MATLAB的卷积码的分析与应用
东北大学本科毕业设计（论文）毕业设计（论文）任务书毕业设计（论文）任务书 毕业设计（论文）题目： 基于MATLAB的卷积码的分析与应用 设计(论文)的基本内容： (1)介绍纠错控制编码的相关理论，重点分析卷积码的相关编码和解码理论。 (2)在MATLAB中编写卷积码的编码和解码程序，模拟通信系统，针对TD-SCDMA系统中的卷积码进行仿真。 (3) 进行纠错译码验证，纠错比较及误码率相关因素分析。 毕业设计（论文）专题部分： 题目： 设计或论文专题的基本内容： 学生接受毕业设计（论文）题目日期 第2周 指导教师签字： 2010年3月8日
基于MATLAB的卷积码的分析与应用 摘要 随着现代通信的发展，特别是在未来4G通信网络中，高速信息传输和高可靠性传输成为信息传输的两个主要方面，而可靠性尤其重要。因为信道状况的恶劣，信号不可避免会受到干扰而出错。为实现可靠性通信，主要有两种途径：一种是增加发送信号的功率，提高接收端的信号噪声比；另一种是采用编码的方法对信道差错进行控制。前者常常受条件限制，不是所有情况都能采用。因此差错控制编码得到了广泛应用。 介绍了多种信道编码方式，着重介绍了卷积码的编码方法和解码方式。介绍了MATLAB的使用方法、编程方法、语句、变量、函数、矩阵等。介绍了TD-SCDMA通信系统和该系统下的卷积码，搭建了系统通信模型。编写卷积码的编码和解码程序。用MATLAB仿真软件对TD-SCDMA系统的卷积码编解码进行仿真。对其纠正错码性能进行验证，并且对误码率进行仿真和分析。卷积码的编码解码方式有很多，重点仿真Viterbi算法。Viterbi算法就是利用卷积码编码器的格图来计算路径度量，选择从起始时刻到终止时刻的惟一幸存路径作为最大似然路径。沿着最大似然路径回溯到开始时刻，所走过的路径对应的编码输出就是最大似然译码输出序列。它是一种最大似然译码方法，当编码约束长度不大、或者误码率要求不是很高的情况下，Viterbi译码器设备比较简单，计算速度快，因而Viterbi译码器被广泛应用于各种领域。 关键词：卷积码；信道编码；TD-SCDMA；MATLAB
卷积编码设计与仿真实验报告 一、实验目的 了解卷积码对信号的纠错性能，掌握维特比译码算法，分析卷积码不同码 率下纠错能力的强弱，深刻理解CCSDS标准、信道编译码等相关概念和算法。 二、实验内容 1、自己编码实现（2,1,3）卷积码的编译码，对比不同信噪比条件下，是否采用编码对于误码率性能的影响； 2、基于MATLAB自带的vitdec函数实现对（2,1,7）卷积码以及2/ 3、3/4码率删除码的编译码，并对于不同码率抗噪声能力的强弱； 3、构造BPSK调制、加性高斯白噪声的传输环境。 三、实验原理 卷积码一般表示为(n,k,N)的形式，即将k个信息比特编码为n个比特的码组，N为编码约束长度，说明编码过程中相互约束的码段个数。卷积码编码后的n个码元不仅与当前组的k个信息比特有关，还与前N-1个输入组的信息比特有关。编码过程中相互关联的码元有N*n个。R=k/n是编码效率。编码效率和约束长度是衡量卷积码的两个重要参数。典型的卷积码一般选n,k较小，但 N值可取较大(>10)，以获得简单而高性能的卷积码。 1、卷积码的编码原理 卷积码的编码器一般比较简单，为一个具有k个输入端，n个输出端，m 级移位寄存器的有限状态有记忆系统。下图所示为(2,1,7)卷积码的编码器。 图1 （2,1,7）卷积码编码器
若输入序列为u=(u0u1u2u3……),则对应两个码字序列 C1=(ca0ca1ca2ca3……)和C2=(cb0cb1cb2cb3……)，相应的编码方程可写为 P1=u*C1，P2=u*C2，P=(P1,P2)。“*”符号表示卷积运算，P1，P2表示编码器的两个冲激响应，即编码器的输出可以由输入序列和编码器的两个冲击响应卷积而得到，故称为卷积码。这里的冲激响应指：当输入为[1 0 0 0 0 … … ]序列时，所观察到的两个输出序列值。由于上图N 值为7，故冲激响应至多可持续到第7位，可写为P1=[1 1 1 1 0 0 1]，P2=[1 0 1 1 0 1 1]然后将两个输出端的码字序列合并为一个码字序列为C=(ca0cb0ca1cb1ca2cb2……)。若输入信息序列为[1 1 0 1]；则P1=[1 0 0 1 0 1 0 1 0 1]，P2=[1 1 1 1 1 0 1 1 1 1],C=[1 1 0 1 0 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1]。 2、卷积码维特比译码 网格图可以描述卷积码的状态随时间推移而转移的情况。该图纵坐标表示所有状态，横坐标表示时间。网格图在卷积码的概率译码，特别是Viterbi 译码中非常重要，它综合了状态图法直观简单和树图法时序关系清晰的特点。 图2 译码器网格图 图中实线表示输入0时所走分支，虚线表示输入1时所走分支，编码时只需从起始状态开始依次选择路线并读出输出即可。假设从a 状态开始，输入为[1 0 1 1]，则可由图中读出输出为[11 10 10 01]。 维特比译码是根据接收序列在码的格图上找出一条与接收序列距离（或其他量度）为最小的一种算法。它和运筹学中求最短路径的算法相类似。译码器从某个状态,例如从状态ɑ出发,每次向右延伸一个分支（对于l ＜L,从每个节点出发都有2种可能的延伸,其中L 是信息序列段数,对l≥L ，只有一种可能）,并与接收数字相应分支进行比较,计算它们之间的距离，然后将计算所得距离加到被延伸路径的累积距离值中。对到达每个状态的各条路径的距离累积值进行比较，保留距离值最小的一条路径，称为幸存路径（当有两条以上取最小值时，可任 状态 t 1 t 2 t 3 t 4 t 5 t 6 10 00 01 11
前言 卷积码是由伊莱亚斯(Elias)于1954 年首先提出来的。它充分利用了各组之间的相关性，本组的信息元不但决定本组的监督元，而且也参与决定以后若干组的监督元。同时在译码过程中，不但从该时刻所收到的码组中提取译码信息，而且还利用以后若干时刻内所收到的码组来提取有关信息。无论从理论上还是实际上均已证明其性能优于线性分组码。近年来众多有关卷积码研究结果表明，卷积码最有希望实现香农信道编码定理。但卷积码在译码理论及实际应用较为复杂，这些缺点限制了其进一步发展和应用。 维特比译码算法由维特比（Viterbi）1964年提出，算法实质是最大似然译码，但它利用了编码网格图的特殊结构，在网格图中选择一条路径，使相应的译码序列与接收到的序列之间的汉明距(即量度)最小的一种最大似然译码方法，从而大大降低了计算的复杂性。 目前，第三代移动通信系统(3G) 在我国已经开始紧锣密鼓地实施，它带来的高速度、高品质的无线通信服务，将使我们领略到信息技术的无穷魅力。信道纠错编码技术作为保证信息可靠传输的技术，在3G各系统中广泛采用，并且我们现在所使用的第二代移动通信系统，如GSM、 CDMA 通信系统，还有卫星与空间通信系统广泛采用了卷积码信道编、译码技术。 本次设计将以（2，1，2）卷积码为例，通过单片机，实现卷积码的译码，借助RS232完成单片机与单片机、单片机与计算机的串口通信，借助7279完成键盘扫描和数码管显示。
第一章系统组成及工作原理 本次设计的（2，1，2）卷积码的译码由89C52单片机为工具，接收来自另一单片机或计算机的编码信息，通过7279的键盘扫描和数码管显示功能可以方便地观察到单片机接收的信息和译码结果。其系统框图如下图1－1所示。 MAX232芯片能实现EIA-RS-232C的正负电压与TTL的高低电平之间的转换，通过它能够方便实现单片机与单片机、单片机与计算机间的串口通信。 HD7279是一片具有串行接口的, 可同时驱动8位共阴极数码管的智能显示驱动芯片, 该芯片同时还可连接多达64键的键盘矩阵, 单片即可独立完成显示、键盘接口的全部功能。采用7279芯片能够节省单片机资源，降低编程复杂度。 1.1 总体系统分析 本系统的具体设计要求为：系统框图 1. 用汇编语音进行（2，1，2）卷积码的译码，并要求在数码管上显示输入的信 息； 2. 用RS232串行芯片实现单片机与计算机的信息传输； 3. 用RS232串行芯片实现单片机与单片机的信息传输； 4. 在上位机上显示所传输的译码结果。 1.2 系统单元功能模块 本系统具有以下单元功能模块： 1. 单片机译码部分； 2. RS232串口通信部分； 3. 数据显示部分。